JP2866324B2 - 動きベクトル探索装置 - Google Patents
動きベクトル探索装置Info
- Publication number
- JP2866324B2 JP2866324B2 JP17611795A JP17611795A JP2866324B2 JP 2866324 B2 JP2866324 B2 JP 2866324B2 JP 17611795 A JP17611795 A JP 17611795A JP 17611795 A JP17611795 A JP 17611795A JP 2866324 B2 JP2866324 B2 JP 2866324B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- block
- distortion
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル動画像の情
報圧縮に適用される動きベクトル探索装置に係り、特
に、現画像の一部を構成する現符号化ブロックの画素デ
ータと前符号化画像上のサーチウィンドウ内の複数の候
補ブロックの画素データとに基づいて算出されたそれぞ
れのディストーションによって動きベクトルを探索する
動きベクトル探索装置に関する。
報圧縮に適用される動きベクトル探索装置に係り、特
に、現画像の一部を構成する現符号化ブロックの画素デ
ータと前符号化画像上のサーチウィンドウ内の複数の候
補ブロックの画素データとに基づいて算出されたそれぞ
れのディストーションによって動きベクトルを探索する
動きベクトル探索装置に関する。
【０００２】
【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。
【０００５】図７４は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１２０の各画素デー
タと前符号化画像３２０の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像３２０から現画像１２０を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像３２０から現画像１２０を予測する際に削減すること
が可能なデータである。
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１２０の各画素デー
タと前符号化画像３２０の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像３２０から現画像１２０を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像３２０から現画像１２０を予測する際に削減すること
が可能なデータである。
【０００６】なお、前符号化画像３２０は、現画像１２
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１２０よりも時間的に先に符号化される
画像である。例えば、図７４に示すように、前符号化画
像３２０における人物像１０が現画像１２０において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１２０上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表すことがで
き、有意画素領域２１に位置的に対応する現画像１２０
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表すことが
できる。残りの非有意画素領域は、この非有意画素領域
と位置的に対応する前符号化画像３２０の画素データそ
のものによって表すことができる。
０よりも過去の画像であっても、未来の画像であっても
よいが、現画像１２０よりも時間的に先に符号化される
画像である。例えば、図７４に示すように、前符号化画
像３２０における人物像１０が現画像１２０において右
方向に移動してる場合、有意画素データを示す領域は、
２つの有意画素領域２０および２１によって示される。
有意画素領域２０に位置的に対応する現画像１２０上の
画素データは、この画素データと有意画素領域２０との
差分値および有意画素領域２０によって表すことがで
き、有意画素領域２１に位置的に対応する現画像１２０
上の画素データは、この画素データと有意画素領域２１
との差分値および有意画素領域２１によって表すことが
できる。残りの非有意画素領域は、この非有意画素領域
と位置的に対応する前符号化画像３２０の画素データそ
のものによって表すことができる。
【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素数を少なくして圧縮効率をさらに向上することも
できるが、閾値を高くしすぎると、画像の動きがぎくし
ゃくして不自然になったり、動くべき画像の一部が残像
として現れたりするため、画像品質が著しく劣化すると
いった不具合が発生する。
【０００８】このように、単純フレーム間予測符号化方
式では、現画像１２０を前符号化画像３２０の同一位置
の画素データに基づいて予測するので、現画像１２０と
前符号化画像３２０との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図７４に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。
式では、現画像１２０を前符号化画像３２０の同一位置
の画素データに基づいて予測するので、現画像１２０と
前符号化画像３２０との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図７４に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。
【０００９】動き補償フレーム間予測符号化方式では、
図７５に示されるように、人物像１０が移動した場合、
図７５に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表し、この動きベクトルＭＶと前符号化画像３２０の人
物像１０を形成する画素データとによって、現画像１２
０上の人物像１０を予測する。この場合、有意画素領域
は領域２０のみになる。したがって、動き補償フレーム
間予測符号化方式のほうが、有意画素数を大幅に少なく
することができるので、画像情報の圧縮効率を大幅に向
上することができる。
図７５に示されるように、人物像１０が移動した場合、
図７５に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表し、この動きベクトルＭＶと前符号化画像３２０の人
物像１０を形成する画素データとによって、現画像１２
０上の人物像１０を予測する。この場合、有意画素領域
は領域２０のみになる。したがって、動き補償フレーム
間予測符号化方式のほうが、有意画素数を大幅に少なく
することができるので、画像情報の圧縮効率を大幅に向
上することができる。
【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図７６に示すよ
うに、現画像１３０を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）２３０
に類似した同一サイズの複数のブロック５３０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ４３０を
前符号化画像３３０上で特定し、サーチウインド４３０
内に含まれる複数の候補ブロック５３０と現符号化ブロ
ック２３０とのディストーションを算出する。
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図７６に示すよ
うに、現画像１３０を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）２３０
に類似した同一サイズの複数のブロック５３０（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ４３０を
前符号化画像３３０上で特定し、サーチウインド４３０
内に含まれる複数の候補ブロック５３０と現符号化ブロ
ック２３０とのディストーションを算出する。
【００１１】ここで、ディストーションとは、各候補ブ
ロック５３０と現符号化ブロック２３０との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック５３０と現符号化ブロック２３０に基づ
いて動きベクトルＭＶが算出される。
ロック５３０と現符号化ブロック２３０との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック５３０と現符号化ブロック２３０に基づ
いて動きベクトルＭＶが算出される。
【００１２】さらに、現符号化ブロック２３０、サーチ
ウィンドウ４３０、候補ブロック５３０の関係について
説明する。図７７（ｂ）に示すように、現符号化ブロッ
ク２３０がＮ行Ｍ列の画素から構成され、図７７（ａ）
に示すように、サーチウィンドウ４３０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック２３０に
類似した候補ブロック５３０は、サーチウィンドウ４３
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
ウィンドウ４３０、候補ブロック５３０の関係について
説明する。図７７（ｂ）に示すように、現符号化ブロッ
ク２３０がＮ行Ｍ列の画素から構成され、図７７（ａ）
に示すように、サーチウィンドウ４３０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック２３０に
類似した候補ブロック５３０は、サーチウィンドウ４３
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
【００１３】また、現符号化ブロック２３０の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ４３０内でこの画素データａ（０，０）と位置
的に対応する各候補ブロック５３０の画素の取り得る範
囲は、図７７（ａ）の斜線領域で示される。現符号化ブ
ロック２３０内の画素データと各候補ブロック５３０内
の画素データとの位置的な対応関係を図７８に示す。図
７８に示すように、現符号化ブロック２３０内の画素デ
ータａ（ｍ，ｎ）と位置的に対応する各候補ブロック５
３０内の画素データは、サーチウィンドウ４３０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ４３０内の各候補ブロック
５３０を特定する値であり、サーチウィンドウ４３０内
の画素データｂ（ｌ，ｈ）は候補ブロック５３０の左上
角の画素データであり、現符号化ブロック２３０の左上
角の画素データａ（０，０）と位置的に対応する。
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ４３０内でこの画素データａ（０，０）と位置
的に対応する各候補ブロック５３０の画素の取り得る範
囲は、図７７（ａ）の斜線領域で示される。現符号化ブ
ロック２３０内の画素データと各候補ブロック５３０内
の画素データとの位置的な対応関係を図７８に示す。図
７８に示すように、現符号化ブロック２３０内の画素デ
ータａ（ｍ，ｎ）と位置的に対応する各候補ブロック５
３０内の画素データは、サーチウィンドウ４３０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ４３０内の各候補ブロック
５３０を特定する値であり、サーチウィンドウ４３０内
の画素データｂ（ｌ，ｈ）は候補ブロック５３０の左上
角の画素データであり、現符号化ブロック２３０の左上
角の画素データａ（０，０）と位置的に対応する。
【００１４】図７７および図７８に示された現符号化ブ
ロック２３０、サーチウィンドウ４３０および複数の候
補ブロック５３０において、現符号化ブロック２３０と
各候補ブロック５３０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表され
る。
ロック２３０、サーチウィンドウ４３０および複数の候
補ブロック５３０において、現符号化ブロック２３０と
各候補ブロック５３０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表され
る。
【００１５】
【数１】
【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック２３０の画素データおよび
位置的に対応する各候補ブロック５３０の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック２３０の画素データおよび
位置的に対応する各候補ブロック５３０の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。
【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。
【００１９】すなわち、図７９および図８０に示すよう
に、ｌ＝０，１，２，３およびｈ＝０，１，２，３で表
すとすると、まず、各プロセッサエレメントにサーチウ
ィンドウの画素データが入力されるとともに、現符号化
ブロックの画素データａ（０，０）が入力されたサイク
ル０では、各プロセッサエレメントでは、局所ディスト
ーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
に、ｌ＝０，１，２，３およびｈ＝０，１，２，３で表
すとすると、まず、各プロセッサエレメントにサーチウ
ィンドウの画素データが入力されるとともに、現符号化
ブロックの画素データａ（０，０）が入力されたサイク
ル０では、各プロセッサエレメントでは、局所ディスト
ーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。
【００２３】次いで、これらの９個のディストーション
の中から検出された最小ディストーションに基づいて動
きベクトルが求められる。また、国際標準ＩＴＵ−Ｔの
Ｈ．２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、
順次走査方式の画像の符号化のみを取り扱っていたのに
対して、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８
１８−２では、さらに、インターレース走査方式の画像
の符号化も取扱っている。
の中から検出された最小ディストーションに基づいて動
きベクトルが求められる。また、国際標準ＩＴＵ−Ｔの
Ｈ．２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、
順次走査方式の画像の符号化のみを取り扱っていたのに
対して、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８
１８−２では、さらに、インターレース走査方式の画像
の符号化も取扱っている。
【００２４】インターレース走査方式は、単純に順次１
ライン毎に垂直走査を行う順次走査方式に対して、所定
の走査ライン毎に飛び越して垂直走査を行い、飛び越し
た走査ラインの本数に対応した走査回数によってフレー
ムを構成するものである。例えば、２：１インターレー
ス走査方式は、１枚のフレームを奇数走査ラインからな
るフィールドと偶数走査ラインからなるフィールドとの
２枚のフィールドで構成し、まず一方のフィールドの走
査を行ってから他方のフィールドの走査を行うものであ
る。このインターレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
ライン毎に垂直走査を行う順次走査方式に対して、所定
の走査ライン毎に飛び越して垂直走査を行い、飛び越し
た走査ラインの本数に対応した走査回数によってフレー
ムを構成するものである。例えば、２：１インターレー
ス走査方式は、１枚のフレームを奇数走査ラインからな
るフィールドと偶数走査ラインからなるフィールドとの
２枚のフィールドで構成し、まず一方のフィールドの走
査を行ってから他方のフィールドの走査を行うものであ
る。このインターレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
【００２５】インターレース走査方式の画像には、フレ
ームを符号化の単位とするフレーム構造とフィールドを
符号化の単位とするフィールド構造との両方が提供さ
れ、さらに、予測方式には、フレーム予測方式とフィー
ルド予測方式とがある。ただし、フィールド構造の場合
には、フレーム予測方式は使えない。以下、フレーム構
造におけるそれぞれの予測方式の例を説明する。
ームを符号化の単位とするフレーム構造とフィールドを
符号化の単位とするフィールド構造との両方が提供さ
れ、さらに、予測方式には、フレーム予測方式とフィー
ルド予測方式とがある。ただし、フィールド構造の場合
には、フレーム予測方式は使えない。以下、フレーム構
造におけるそれぞれの予測方式の例を説明する。
【００２６】ここで、図８１に示すように、現画像フレ
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図８１に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図８１に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
【００２７】フレーム構造におけるフィールド予測方式
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって前符号化画像フレーム７００から現
画像フレーム６００を予測する。
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって前符号化画像フレーム７００から現
画像フレーム６００を予測する。
【００２８】フレーム構造におけるフレーム予測方式
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図８２に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図８２に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
【００２９】さらに、動きベクトルを求める方法は、現
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図８３に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィルドブロック８１２からなるとする
と、同一パリティーフェーズは、現画像第１フィールド
ブロック８１１の画素データと前符号化画像の第１フィ
ールドの複数の候補ブロック９１１の画素データに基づ
いて動きベクトルＭＶ１１を求めるとともに、現画像第
２フィールドブロック８１２の画素データと前符号化画
像の第２フィールドの複数の候補ブロック９１２の画素
データに基づいて動きベクトルＭＶ２１を求め、現画像
フレームブロック８１０の画素データと第１フィールド
候補ブロック９１１および第２フィールド候補ブロック
９１２を含む複数のフレーム候補ブロック９１０の画素
データに基づいて動きベクトルを求めるものである。
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図８３に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィルドブロック８１２からなるとする
と、同一パリティーフェーズは、現画像第１フィールド
ブロック８１１の画素データと前符号化画像の第１フィ
ールドの複数の候補ブロック９１１の画素データに基づ
いて動きベクトルＭＶ１１を求めるとともに、現画像第
２フィールドブロック８１２の画素データと前符号化画
像の第２フィールドの複数の候補ブロック９１２の画素
データに基づいて動きベクトルＭＶ２１を求め、現画像
フレームブロック８１０の画素データと第１フィールド
候補ブロック９１１および第２フィールド候補ブロック
９１２を含む複数のフレーム候補ブロック９１０の画素
データに基づいて動きベクトルを求めるものである。
【００３０】一方、異パリティーフェーズは、現画像第
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
【００３１】最終的には、これらの動きベクトルの中か
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶが選択される。ところで、例えば図８２に示され
た現画像フレームブロック８００の動きベクトルＭＶ
は、現画像フレームブロック８００をそれぞれ現符号化
ブロックとし、この現画像フレームブロック８００の画
素データと前符号化画像の複数の候補ブロック９００の
画素データに基づいて求めることができるが、現画像第
１フィールドブロック８０１および現画像第２フィール
ドブロック８０２のそれぞれの動きベクトルＭＶ１，Ｍ
Ｖ２を求めるときに算出された第１フィールドの複数の
ディストーションと第２フィールドの複数のディストー
ションとを複数の候補ブロック９００に対応するように
加算された複数のディストーションに基づいて求めるこ
とができる。
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶが選択される。ところで、例えば図８２に示され
た現画像フレームブロック８００の動きベクトルＭＶ
は、現画像フレームブロック８００をそれぞれ現符号化
ブロックとし、この現画像フレームブロック８００の画
素データと前符号化画像の複数の候補ブロック９００の
画素データに基づいて求めることができるが、現画像第
１フィールドブロック８０１および現画像第２フィール
ドブロック８０２のそれぞれの動きベクトルＭＶ１，Ｍ
Ｖ２を求めるときに算出された第１フィールドの複数の
ディストーションと第２フィールドの複数のディストー
ションとを複数の候補ブロック９００に対応するように
加算された複数のディストーションに基づいて求めるこ
とができる。
【００３２】
【発明が解決しようとする課題】しかしながら、従来の
動きベクトル探索装置にあっては、現画像第１フィール
ド、現画像第２フィールドおよび現画像フレームのそれ
ぞれの動きベクトルをほとんど同時に短時間で求める場
合には、現画像の第１フィールドの動きベクトルを求め
る第１フィールド動きベクトル探索装置と現画像の第２
フィールドの動きベクトルを求める第２フィールド動き
ベクトル探索装置との２つの回路を構成し、並列動作に
よって、第１フィールド動きベクトル探索装置において
第１フィールドの現符号化ブロックに対応する複数のデ
ィストーションを算出すると同時に、第２フィールド動
きベクトル探索装置において第２フィールドの現符号化
ブロックに対応するディストーションを算出し、それぞ
れの動きベクトル探索装置で算出された第１フィールド
のディストーションと第２フィールドのディストーショ
ンを加算することによりフレームに対応するディストー
ションを算出するものが考えられるが、回路規模が大き
くなってしまうといった問題があった。
動きベクトル探索装置にあっては、現画像第１フィール
ド、現画像第２フィールドおよび現画像フレームのそれ
ぞれの動きベクトルをほとんど同時に短時間で求める場
合には、現画像の第１フィールドの動きベクトルを求め
る第１フィールド動きベクトル探索装置と現画像の第２
フィールドの動きベクトルを求める第２フィールド動き
ベクトル探索装置との２つの回路を構成し、並列動作に
よって、第１フィールド動きベクトル探索装置において
第１フィールドの現符号化ブロックに対応する複数のデ
ィストーションを算出すると同時に、第２フィールド動
きベクトル探索装置において第２フィールドの現符号化
ブロックに対応するディストーションを算出し、それぞ
れの動きベクトル探索装置で算出された第１フィールド
のディストーションと第２フィールドのディストーショ
ンを加算することによりフレームに対応するディストー
ションを算出するものが考えられるが、回路規模が大き
くなってしまうといった問題があった。
【００３３】また、第１フィールドの動きベクトルを求
める動作と第２フィールドの動きベクトルを求める動作
とを並列に処理するため、第１フィールドおよび第２フ
ィールドのそれぞれの画素データを並列して読み出す信
号バンド幅、並びに、サーチウィンドウの第１フィール
ドおよび第２フィールドのそれぞれの画素データを並列
して読み出す信号バンド幅が必要となるため、回路が複
雑になってしまうといった問題があった。
める動作と第２フィールドの動きベクトルを求める動作
とを並列に処理するため、第１フィールドおよび第２フ
ィールドのそれぞれの画素データを並列して読み出す信
号バンド幅、並びに、サーチウィンドウの第１フィール
ドおよび第２フィールドのそれぞれの画素データを並列
して読み出す信号バンド幅が必要となるため、回路が複
雑になってしまうといった問題があった。
【００３４】また、従来の動きベクトル探索装置にあっ
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求めるものが考えられる。しかしなが
ら、フレームの動きベクトルを求める場合には、第１フ
ィールドの動きベクトルを求めるときに算出された第１
フィールドのディストーションをメモリに記憶してお
き、次いで、第２フィールドのディストーションが算出
されたときに、メモリから第１フィールドのディストー
ションを一々読み出し、第１フィールドのディストーシ
ョンと第２フィールドのディストーションを加算してフ
レームに対応する動きベクトルを求めるので、第１フィ
ールドのディストーションを記憶するメモリを構成して
回路規模が大きくなってしまうとともに、処理が複雑に
なってしまうといった問題があった。
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求めるものが考えられる。しかしなが
ら、フレームの動きベクトルを求める場合には、第１フ
ィールドの動きベクトルを求めるときに算出された第１
フィールドのディストーションをメモリに記憶してお
き、次いで、第２フィールドのディストーションが算出
されたときに、メモリから第１フィールドのディストー
ションを一々読み出し、第１フィールドのディストーシ
ョンと第２フィールドのディストーションを加算してフ
レームに対応する動きベクトルを求めるので、第１フィ
ールドのディストーションを記憶するメモリを構成して
回路規模が大きくなってしまうとともに、処理が複雑に
なってしまうといった問題があった。
【００３５】さらに、従来の全点探索法を適用した動き
ベクトル探索方法および装置にあっては、サーチウィン
ドウ内の候補ブロックの数に応じてディストーションを
算出するプロセッサエレメントを回路上に配置する必要
があるので、広い探索範囲を設定して動きベクトルを探
索したい場合には、プロセッサエレメントの数が膨大と
なってしまい、回路規模が膨大になってしまうといった
問題があった。
ベクトル探索方法および装置にあっては、サーチウィン
ドウ内の候補ブロックの数に応じてディストーションを
算出するプロセッサエレメントを回路上に配置する必要
があるので、広い探索範囲を設定して動きベクトルを探
索したい場合には、プロセッサエレメントの数が膨大と
なってしまい、回路規模が膨大になってしまうといった
問題があった。
【００３６】そこで、本発明は、現符号化ブロックの画
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
回路を簡素化し、かつ、回路規模を小さくすることがで
きる動きベクトル探索装置を提供することを目的とす
る。
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
回路を簡素化し、かつ、回路規模を小さくすることがで
きる動きベクトル探索装置を提供することを目的とす
る。
【００３７】また、本発明は、図７９および図８０に示
された上方向、下方向および左方向にサーチウィンドウ
内の画素データを転送して保持する画素データ転送保持
機能および転送されたサーチウィンドウの画素データと
現符号化ブロックの画素データとに基づいてディストー
ションを算出するディストーション算出機能の２つの機
能を有するプロセッサエレメントに対して、画素データ
転送保持機能のみを有する中間レジスタを設け、必要な
候補ブロック数に応じたプロセッサエレメントを設ける
とともに、プロセッサエレメントおよび中間レジスタの
総数がサーチウィンドウの画素数に対応するように中間
レジスタを各プロセッサエレメントの間に配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的な探索方法により探索範囲を広くすることができる動
きベクトル探索装置を提供することを目的とする。
された上方向、下方向および左方向にサーチウィンドウ
内の画素データを転送して保持する画素データ転送保持
機能および転送されたサーチウィンドウの画素データと
現符号化ブロックの画素データとに基づいてディストー
ションを算出するディストーション算出機能の２つの機
能を有するプロセッサエレメントに対して、画素データ
転送保持機能のみを有する中間レジスタを設け、必要な
候補ブロック数に応じたプロセッサエレメントを設ける
とともに、プロセッサエレメントおよび中間レジスタの
総数がサーチウィンドウの画素数に対応するように中間
レジスタを各プロセッサエレメントの間に配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的な探索方法により探索範囲を広くすることができる動
きベクトル探索装置を提供することを目的とする。
【００３８】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、インターレース走査方式の動
画像を部分的に構成する現画像フレームを、前記動画像
を部分的に構成する参照画像フレームに基づいて予測す
るのに用いられる複数の動きベクトルを探索する動きベ
クトル探索装置であり、Ｈ，Ｌ，ＮおよびＭを整数とす
るとき、前記現画像フレームが、現画像第１フィールド
および現画像第２フィールドからなるとともに、（Ｎ×
２）行Ｍ列の画素からなる現画像フレームブロックを含
み、該現画像フレームブロックが、前記現画像第１フィ
ールドを部分的に構成するＮ行Ｍ列の画素からなる現画
像第１フィールドブロックおよび前記現画像第２フィー
ルドを部分的に構成するＮ行Ｍ列の画素からなる現画像
第２フィールドブロックからなり、前記参照画像フレー
ムが、参照画像第１フィールドおよび参照画像第２フィ
ールドからなるとともに、画素データをそれぞれ有する
複数の画素によって表される（Ｈ×２）行Ｌ列の画素か
らなるサーチウィンドウを含み、該サーチウィンドウ
が、複数のフレーム候補ブロックを含み、該フレーム候
補ブロックが、前記参照画像第１フィールドを部分的に
構成する第１フィールド候補ブロックおよび前記参照画
像第２フィールドを部分的に構成する第２フィールド候
補ブロックからなり、現画像フレームブロックと各フレ
ーム候補ブロックが同一サイズであり、現画像フレーム
ブロックの現画像第１フィールドブロックおよび現画像
第２フィールドブロックのそれぞれが、各フレーム候補
ブロックの第１フィールド候補ブロックおよび第２フィ
ールド候補ブロックのそれぞれと同一サイズであり、前
記複数の動きベクトルが、前記現画像フレームブロック
と該現画像フレームブロックに最も類似したフレーム候
補ブロックとの変位を表すフレーム動きベクトルと、現
画像第１フィールドブロックと該現画像第１フィールド
ブロックに最も類似した第１フィールド候補ブロックと
の変位を表す第１フィールド動きベクトルと、現画像第
２フィールドブロックと該現画像第２フィールドブロッ
クに最も類似した第２フィールド候補ブロックとの変位
を表す第２フィールド動きベクトルと、を含む動きベク
トル探索装置であって、前記現画像フレームブロックの
画素データを出力する現画像ブロックデータ出力手段
と、前記サーチウィンドウの画素データのうち、第１フ
ィールド候補ブロックの画素データと第２フィールド候
補ブロックの画素データとを交互に出力するサーチウィ
ンドウデータ出力手段と、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋
１）個のレジスタを有し、前記サーチウィンドウデータ
出力手段から出力されたサーチウィンドウの画素データ
を入力し、入力された画素データを前記レジスタ間で繰
り返し転送させて各レジスタに保持させるサーチウィン
ドウデータ転送保持手段と、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個以下の演算器を有し、サーチウィンドウデータ
転送保持手段の各レジスタのそれぞれに保持されたサー
チウィンドウの画素データを入力するとともに、現画像
ブロックデータ出力手段から現画像フレームブロックの
画素データを各演算器に入力し、各演算器に、現画像第
１フィールドブロックと各第１フィールド候補ブロック
との差を表す第１フィールドブロックディストーション
および現画像第２フィールドブロックと各第２フィール
ド候補ブロックとの差を表す第２フィールドブロックデ
ィストーションを時分割演算させるフィールドブロック
ディストーション算出手段と、前記サーチウィンドウデ
ータ出力手段から出力されたサーチウィンドウの画素デ
ータを入力し、入力された画素データを保持して出力す
る（Ｈ−Ｎ＋１）個の前記レジスタからなる入力レジス
タユニットと、前記サーチウィンドウデータ出力手段か
ら出力されたサーチウィンドウの画素データを入力し、
入力された画素データを保持して出力する（Ｌ−Ｍ＋
２）個のサイドレジスタデバイスからなるサイドレジス
タユニットと、を有し、前記サーチウィンドウ転送保持
手段の各レジスタが前記フィールドブロックディストー
ション算出手段の各演算器とともにそれぞれ（Ｈ−Ｎ＋
１）行（Ｌ−Ｍ＋１）列のマトリックス状に想像上配置
されるものとするとき、ｎを（Ｈ−Ｎ＋１）以下の自然
数とし、ｍを（Ｌ−Ｍ＋２）以下の自然数とし、前記入
力レジスタユニットの各レジスタは、それぞれ（Ｌ−Ｍ
＋１）列目のレジスタに電気的に接続され、（Ｌ−Ｍ＋
１）列目のｎ行目のレジスタに電気的に接続された入力
レジスタユニットのレジスタを、（Ｌ−Ｍ＋２）列目の
ｎ行目のレジスタと呼ぶとし、前記サイドレジスタユニ
ットの各サイドレジスタデバイスは、それぞれ１行目お
よび（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続さ
れ、ｍ列目の１行目および（Ｈ−Ｎ＋１）行目のレジス
タに電気的に接続されたサイドレジスタデバイスを、ｍ
列目のサイドレジスタデバイスと呼ぶとするとき、２行
目以降のｎ行目の各レジスタが、それぞれ同列のｎ−１
行目のレジスタに電気的に接続され、２列目以降のｍ列
目の各レジスタが、それぞれ同行のｍ−１列目のレジス
タに電気的に接続され、２列目以降のｍ列目のサイドレ
ジスタデバイスが、ｍ−１列目のサイドレジスタデバイ
スに電気的に接続され、さらに、前記サーチウィンドウ
データ転送保持手段が、前記サーチウィンドウデータ出
力手段からサーチウィンドウの画素データが転送される
タイミングに同期して、第１フィールド候補ブロックの
画素データおよび第２フィールド候補ブロックの画素デ
ータを、時分割で各サイドレジスタデバイスからそれぞ
れ同列の１行目のレジスタに転送し、同時に、１行目か
ら（Ｈ−Ｎ）行目までのｎ行目の各レジスタからそれぞ
れ同列のｎ＋１行目のレジスタに転送し、同時に、（Ｈ
−Ｎ＋１）行目の各レジスタからそれぞれ同列のサイド
レジスタデバイスに転送する第１転送制御手段と、前記
サーチウィンドウデータ出力手段からサーチウィンドウ
の画素データが転送されるタイミングに同期して、第１
フィールド候補ブロックの画素データおよび第２フィー
ルド候補ブロックの画素データを、時分割で２列目以降
（Ｌ−Ｍ＋２）列目までのｍ列目の各レジスタからそれ
ぞれ同行のｍ−１列目のレジスタに転送し、同時に、２
列目以降（Ｌ−Ｍ＋２）列目までのｍ列目の各サイドレ
ジスタデバイスからそれぞれｍ−１列目のサイドレジス
タデバイスに転送する第２転送制御手段と、前記サーチ
ウィンドウデータ出力手段からサーチウィンドウの画素
データが転送されるタイミングに同期して、第１フィー
ルド候補ブロックの画素データおよび第２フィールド候
補ブロックの画素データを、時分割で１行目の各レジス
タからそれぞれ同列のサイドレジスタデバイスに転送
し、同時に、２行目から（Ｈ−Ｎ＋１）行目までのｎ行
目の各レジスタからそれぞれ同列のｎ−１行目の各レジ
スタに転送し、同時に、各サイドレジスタデバイスから
それぞれ同列の（Ｈ−Ｎ＋１）行目のレジスタに転送す
る第３転送制御手段と、前記第１転送制御手段による転
送動作を（Ｎ−１）回行い、次いで、第２転送制御手段
による転送動作を１回行い、次いで、第３転送制御手段
による転送動作を（Ｎ−１）回行い、次いで、第２転送
制御手段による転送動作を１回行い、以降、これらの転
送動作を順次繰り返す第４転送制御手段と、を有し、前
記フィールドブロックディストーション算出手段が、１
列目の演算器に前記第１フィールド候補ブロックの画素
データが初めて入力されるタイミングに同期して、各演
算器に現画像第１フィールドブロックの１画素分の画素
データを現画像ブロックデータ出力手段から入力すると
ともに、１列目の演算器に前記第２フィールド候補ブロ
ックの画素データが初めて入力されるタイミングに同期
して、各演算器に現画像第２フィールドブロックの１画
素分の画素データを現画像ブロックデータ出力手段から
入力し、以後、前記第４転送制御手段のそれぞれの転送
動作に同期して、前記演算器に現画像フレームブロック
の全ての画素データが入力されるまで、画素データの入
力を繰り返す第５転送制御手段と、該第５転送制御手段
によって各演算器に入力されたサーチウィンドウ内の各
第１フィールド候補ブロックの画素データと現画像第１
フィールドブロックの画素データに基づいて各演算器に
第１フィールドブロックディストーションを算出させる
とともに、前記第５転送制御手段により各演算器に入力
されたサーチウィンドウ内の各第２フィールド候補ブロ
ックの画素データと現画像第２フィールドブロックの画
素データに基づいて、各演算器に第２フィールドブロッ
クディストーションを算出させるディストーション算出
制御手段と、を有し、さらに、前記フィールドブロック
ディストーション算出手段によって算出された各第１フ
ィールドブロックディストーションおよび各第２フィー
ルドブロックディストーションを加算することによっ
て、現画像フレームブロックと各フレーム候補ブロック
との差を表すフレームブロックディストーションを算出
するフレームブロックディストーション算出手段と、前
記フィールドブロックディストーション算出手段によっ
て算出された第１フィールドブロックディストーション
のうちの最小の第１フィールドブロックディストーショ
ンを検出し、該最小の第１フィールドブロックディスト
ーションに対応する第１フィールド候補ブロックを特定
するとともに、前記フィールドブロックディストーショ
ン算出手段によって算出された第２フィールドブロック
ディストーションのうちの最小の第２フィールドブロッ
クディストーションを検出し、該最小の第２フィールド
ブロックディストーションに対応する第２フィールド候
補ブロックを特定するフィールドブロック特定手段と、
前記フレームブロックディストーション算出手段によっ
て算出されたフレームブロックディストーションのうち
の最小のフレームブロックディストーションを検出し、
該最小のフレームブロックディストーションに対応する
フレーム候補ブロックを特定するフレームブロック特定
手段と、を有する。
上記課題を解決するため、インターレース走査方式の動
画像を部分的に構成する現画像フレームを、前記動画像
を部分的に構成する参照画像フレームに基づいて予測す
るのに用いられる複数の動きベクトルを探索する動きベ
クトル探索装置であり、Ｈ，Ｌ，ＮおよびＭを整数とす
るとき、前記現画像フレームが、現画像第１フィールド
および現画像第２フィールドからなるとともに、（Ｎ×
２）行Ｍ列の画素からなる現画像フレームブロックを含
み、該現画像フレームブロックが、前記現画像第１フィ
ールドを部分的に構成するＮ行Ｍ列の画素からなる現画
像第１フィールドブロックおよび前記現画像第２フィー
ルドを部分的に構成するＮ行Ｍ列の画素からなる現画像
第２フィールドブロックからなり、前記参照画像フレー
ムが、参照画像第１フィールドおよび参照画像第２フィ
ールドからなるとともに、画素データをそれぞれ有する
複数の画素によって表される（Ｈ×２）行Ｌ列の画素か
らなるサーチウィンドウを含み、該サーチウィンドウ
が、複数のフレーム候補ブロックを含み、該フレーム候
補ブロックが、前記参照画像第１フィールドを部分的に
構成する第１フィールド候補ブロックおよび前記参照画
像第２フィールドを部分的に構成する第２フィールド候
補ブロックからなり、現画像フレームブロックと各フレ
ーム候補ブロックが同一サイズであり、現画像フレーム
ブロックの現画像第１フィールドブロックおよび現画像
第２フィールドブロックのそれぞれが、各フレーム候補
ブロックの第１フィールド候補ブロックおよび第２フィ
ールド候補ブロックのそれぞれと同一サイズであり、前
記複数の動きベクトルが、前記現画像フレームブロック
と該現画像フレームブロックに最も類似したフレーム候
補ブロックとの変位を表すフレーム動きベクトルと、現
画像第１フィールドブロックと該現画像第１フィールド
ブロックに最も類似した第１フィールド候補ブロックと
の変位を表す第１フィールド動きベクトルと、現画像第
２フィールドブロックと該現画像第２フィールドブロッ
クに最も類似した第２フィールド候補ブロックとの変位
を表す第２フィールド動きベクトルと、を含む動きベク
トル探索装置であって、前記現画像フレームブロックの
画素データを出力する現画像ブロックデータ出力手段
と、前記サーチウィンドウの画素データのうち、第１フ
ィールド候補ブロックの画素データと第２フィールド候
補ブロックの画素データとを交互に出力するサーチウィ
ンドウデータ出力手段と、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋
１）個のレジスタを有し、前記サーチウィンドウデータ
出力手段から出力されたサーチウィンドウの画素データ
を入力し、入力された画素データを前記レジスタ間で繰
り返し転送させて各レジスタに保持させるサーチウィン
ドウデータ転送保持手段と、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ
＋１）個以下の演算器を有し、サーチウィンドウデータ
転送保持手段の各レジスタのそれぞれに保持されたサー
チウィンドウの画素データを入力するとともに、現画像
ブロックデータ出力手段から現画像フレームブロックの
画素データを各演算器に入力し、各演算器に、現画像第
１フィールドブロックと各第１フィールド候補ブロック
との差を表す第１フィールドブロックディストーション
および現画像第２フィールドブロックと各第２フィール
ド候補ブロックとの差を表す第２フィールドブロックデ
ィストーションを時分割演算させるフィールドブロック
ディストーション算出手段と、前記サーチウィンドウデ
ータ出力手段から出力されたサーチウィンドウの画素デ
ータを入力し、入力された画素データを保持して出力す
る（Ｈ−Ｎ＋１）個の前記レジスタからなる入力レジス
タユニットと、前記サーチウィンドウデータ出力手段か
ら出力されたサーチウィンドウの画素データを入力し、
入力された画素データを保持して出力する（Ｌ−Ｍ＋
２）個のサイドレジスタデバイスからなるサイドレジス
タユニットと、を有し、前記サーチウィンドウ転送保持
手段の各レジスタが前記フィールドブロックディストー
ション算出手段の各演算器とともにそれぞれ（Ｈ−Ｎ＋
１）行（Ｌ−Ｍ＋１）列のマトリックス状に想像上配置
されるものとするとき、ｎを（Ｈ−Ｎ＋１）以下の自然
数とし、ｍを（Ｌ−Ｍ＋２）以下の自然数とし、前記入
力レジスタユニットの各レジスタは、それぞれ（Ｌ−Ｍ
＋１）列目のレジスタに電気的に接続され、（Ｌ−Ｍ＋
１）列目のｎ行目のレジスタに電気的に接続された入力
レジスタユニットのレジスタを、（Ｌ−Ｍ＋２）列目の
ｎ行目のレジスタと呼ぶとし、前記サイドレジスタユニ
ットの各サイドレジスタデバイスは、それぞれ１行目お
よび（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続さ
れ、ｍ列目の１行目および（Ｈ−Ｎ＋１）行目のレジス
タに電気的に接続されたサイドレジスタデバイスを、ｍ
列目のサイドレジスタデバイスと呼ぶとするとき、２行
目以降のｎ行目の各レジスタが、それぞれ同列のｎ−１
行目のレジスタに電気的に接続され、２列目以降のｍ列
目の各レジスタが、それぞれ同行のｍ−１列目のレジス
タに電気的に接続され、２列目以降のｍ列目のサイドレ
ジスタデバイスが、ｍ−１列目のサイドレジスタデバイ
スに電気的に接続され、さらに、前記サーチウィンドウ
データ転送保持手段が、前記サーチウィンドウデータ出
力手段からサーチウィンドウの画素データが転送される
タイミングに同期して、第１フィールド候補ブロックの
画素データおよび第２フィールド候補ブロックの画素デ
ータを、時分割で各サイドレジスタデバイスからそれぞ
れ同列の１行目のレジスタに転送し、同時に、１行目か
ら（Ｈ−Ｎ）行目までのｎ行目の各レジスタからそれぞ
れ同列のｎ＋１行目のレジスタに転送し、同時に、（Ｈ
−Ｎ＋１）行目の各レジスタからそれぞれ同列のサイド
レジスタデバイスに転送する第１転送制御手段と、前記
サーチウィンドウデータ出力手段からサーチウィンドウ
の画素データが転送されるタイミングに同期して、第１
フィールド候補ブロックの画素データおよび第２フィー
ルド候補ブロックの画素データを、時分割で２列目以降
（Ｌ−Ｍ＋２）列目までのｍ列目の各レジスタからそれ
ぞれ同行のｍ−１列目のレジスタに転送し、同時に、２
列目以降（Ｌ−Ｍ＋２）列目までのｍ列目の各サイドレ
ジスタデバイスからそれぞれｍ−１列目のサイドレジス
タデバイスに転送する第２転送制御手段と、前記サーチ
ウィンドウデータ出力手段からサーチウィンドウの画素
データが転送されるタイミングに同期して、第１フィー
ルド候補ブロックの画素データおよび第２フィールド候
補ブロックの画素データを、時分割で１行目の各レジス
タからそれぞれ同列のサイドレジスタデバイスに転送
し、同時に、２行目から（Ｈ−Ｎ＋１）行目までのｎ行
目の各レジスタからそれぞれ同列のｎ−１行目の各レジ
スタに転送し、同時に、各サイドレジスタデバイスから
それぞれ同列の（Ｈ−Ｎ＋１）行目のレジスタに転送す
る第３転送制御手段と、前記第１転送制御手段による転
送動作を（Ｎ−１）回行い、次いで、第２転送制御手段
による転送動作を１回行い、次いで、第３転送制御手段
による転送動作を（Ｎ−１）回行い、次いで、第２転送
制御手段による転送動作を１回行い、以降、これらの転
送動作を順次繰り返す第４転送制御手段と、を有し、前
記フィールドブロックディストーション算出手段が、１
列目の演算器に前記第１フィールド候補ブロックの画素
データが初めて入力されるタイミングに同期して、各演
算器に現画像第１フィールドブロックの１画素分の画素
データを現画像ブロックデータ出力手段から入力すると
ともに、１列目の演算器に前記第２フィールド候補ブロ
ックの画素データが初めて入力されるタイミングに同期
して、各演算器に現画像第２フィールドブロックの１画
素分の画素データを現画像ブロックデータ出力手段から
入力し、以後、前記第４転送制御手段のそれぞれの転送
動作に同期して、前記演算器に現画像フレームブロック
の全ての画素データが入力されるまで、画素データの入
力を繰り返す第５転送制御手段と、該第５転送制御手段
によって各演算器に入力されたサーチウィンドウ内の各
第１フィールド候補ブロックの画素データと現画像第１
フィールドブロックの画素データに基づいて各演算器に
第１フィールドブロックディストーションを算出させる
とともに、前記第５転送制御手段により各演算器に入力
されたサーチウィンドウ内の各第２フィールド候補ブロ
ックの画素データと現画像第２フィールドブロックの画
素データに基づいて、各演算器に第２フィールドブロッ
クディストーションを算出させるディストーション算出
制御手段と、を有し、さらに、前記フィールドブロック
ディストーション算出手段によって算出された各第１フ
ィールドブロックディストーションおよび各第２フィー
ルドブロックディストーションを加算することによっ
て、現画像フレームブロックと各フレーム候補ブロック
との差を表すフレームブロックディストーションを算出
するフレームブロックディストーション算出手段と、前
記フィールドブロックディストーション算出手段によっ
て算出された第１フィールドブロックディストーション
のうちの最小の第１フィールドブロックディストーショ
ンを検出し、該最小の第１フィールドブロックディスト
ーションに対応する第１フィールド候補ブロックを特定
するとともに、前記フィールドブロックディストーショ
ン算出手段によって算出された第２フィールドブロック
ディストーションのうちの最小の第２フィールドブロッ
クディストーションを検出し、該最小の第２フィールド
ブロックディストーションに対応する第２フィールド候
補ブロックを特定するフィールドブロック特定手段と、
前記フレームブロックディストーション算出手段によっ
て算出されたフレームブロックディストーションのうち
の最小のフレームブロックディストーションを検出し、
該最小のフレームブロックディストーションに対応する
フレーム候補ブロックを特定するフレームブロック特定
手段と、を有する。
【００３９】請求項２記載の発明は、上記課題を解決す
るため、前記フィールドブロックディストーション算出
手段が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の演算器を有
することを特徴とする。請求項３記載の発明は、上記課
題を解決するため、前記マトリックス状に配置された同
行同列の前記フィールドブロックディストーション算出
手段の各演算器と前記サーチウィンドウデータ転送手段
の各レジスタとによって、それぞれプロセッサエレメン
トが構成されることを特徴とする。
るため、前記フィールドブロックディストーション算出
手段が（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の演算器を有
することを特徴とする。請求項３記載の発明は、上記課
題を解決するため、前記マトリックス状に配置された同
行同列の前記フィールドブロックディストーション算出
手段の各演算器と前記サーチウィンドウデータ転送手段
の各レジスタとによって、それぞれプロセッサエレメン
トが構成されることを特徴とする。
【００４０】請求項４記載の発明は、上記課題を解決す
るため、前記サイドレジスタユニットの各サイドレジス
タデバイスが、それぞれ同列の１行目のレジスタに電気
的に接続された第１サイドレジスタデバイスと、それぞ
れ同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続
された第２サイドレジスタデバイスとから構成され、該
第１サイドレジスタデバイスが、直列に電気的に接続さ
れた（Ｎ−１）個の前記レジスタを有し、一端のレジス
タが同列の１行目のレジスタに電気的に接続され、前記
第２サイドレジスタデバイスが、直列に電気的に接続さ
れた前記（Ｎ−１）個のレジスタを有し、一端のレジス
タが同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接
続されることを特徴とする。
るため、前記サイドレジスタユニットの各サイドレジス
タデバイスが、それぞれ同列の１行目のレジスタに電気
的に接続された第１サイドレジスタデバイスと、それぞ
れ同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続
された第２サイドレジスタデバイスとから構成され、該
第１サイドレジスタデバイスが、直列に電気的に接続さ
れた（Ｎ−１）個の前記レジスタを有し、一端のレジス
タが同列の１行目のレジスタに電気的に接続され、前記
第２サイドレジスタデバイスが、直列に電気的に接続さ
れた前記（Ｎ−１）個のレジスタを有し、一端のレジス
タが同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接
続されることを特徴とする。
【００４１】請求項５記載の発明は、上記課題を解決す
るため、前記サイドレジスタユニットの各サイドレジス
タデバイスは、それぞれ直列に電気的に接続された（Ｎ
−１）個の前記レジスタを有し、一端のレジスタが同列
の１行目のレジスタに電気的に接続され、他端のレジス
タが同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接
続されることを特徴とする。
るため、前記サイドレジスタユニットの各サイドレジス
タデバイスは、それぞれ直列に電気的に接続された（Ｎ
−１）個の前記レジスタを有し、一端のレジスタが同列
の１行目のレジスタに電気的に接続され、他端のレジス
タが同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接
続されることを特徴とする。
【００４２】請求項６記載の発明は、上記課題を解決す
るため、前記サーチウィンドウデータ転送保持手段の各
レジスタが、入力端子および出力端子を有し、他のレジ
スタから画素データを入力端子を通して入力して出力端
子を通して出力する第１フリップフロップと、入力端子
および出力端子を有し、第１フリップフロップから画素
データを入力端子を通して入力して出力端子を通して出
力する第２フリップフロップと、からなり、前記フィー
ルドブロックディストーション算出手段の各演算器が、
前記レジスタの第２フリップフロップから画素データを
入力して、互いに位置的に対応する現画像第１フィール
ドブロックの画素データと第１フィールド候補ブロック
の画素データとの差を表す第１局所ディストーションを
算出するとともに、互いに位置的に対応する現画像第２
フィールドブロックの画素データと第２フィールド候補
ブロックの画素データとの差を表す第２局所ディストー
ションを算出する局所ディストーション算出ユニット
と、局所ディストーション算出ユニットによって算出さ
れた第１フィールド候補ブロックに対応する第１局所デ
ィストーションの総和を算出して前記第１フィールドブ
ロックディストーションを算出するとともに、局所ディ
ストーション算出ユニットによって算出された第２フィ
ールド候補ブロックに対応する第２局所ディストーショ
ンの総和を算出して前記第２フィールドブロックディス
トーションを算出する局所ディストーション総和ユニッ
トと、を有し、該局所ディストーション総和ユニット
が、第１，第２入力端子および出力端子を有し、第１入
力端子および第２入力端子に入力されたデータを加算し
て出力端子を通して出力する加算器と、入力端子および
出力端子を有し、加算器からデータを入力端子を通して
入力して出力端子を通して出力する第１フリップフロッ
プと、入力端子および出力端子を有し、第１フリップフ
ロップからデータを入力端子を通して入力して出力端子
を通して出力する第２フリップフロップと、を有し、局
所ディストーション総和ユニットの各加算器が、局所デ
ィストーション算出ユニットから第１局所ディストーシ
ョンおよび第２局所ディストーションを第１入力端子を
通して入力するとともに、局所ディストーション総和ユ
ニットの第２フリップフロップからデータを第２入力端
子を通して入力し、全ての前記レジスタの第１および第
２フリップフロップ、並びに、全ての前記局所ディスト
ーション総和ユニットの第１および第２フリップフロッ
プが、同じクロックパルス信号によって動作することを
特徴とする。
るため、前記サーチウィンドウデータ転送保持手段の各
レジスタが、入力端子および出力端子を有し、他のレジ
スタから画素データを入力端子を通して入力して出力端
子を通して出力する第１フリップフロップと、入力端子
および出力端子を有し、第１フリップフロップから画素
データを入力端子を通して入力して出力端子を通して出
力する第２フリップフロップと、からなり、前記フィー
ルドブロックディストーション算出手段の各演算器が、
前記レジスタの第２フリップフロップから画素データを
入力して、互いに位置的に対応する現画像第１フィール
ドブロックの画素データと第１フィールド候補ブロック
の画素データとの差を表す第１局所ディストーションを
算出するとともに、互いに位置的に対応する現画像第２
フィールドブロックの画素データと第２フィールド候補
ブロックの画素データとの差を表す第２局所ディストー
ションを算出する局所ディストーション算出ユニット
と、局所ディストーション算出ユニットによって算出さ
れた第１フィールド候補ブロックに対応する第１局所デ
ィストーションの総和を算出して前記第１フィールドブ
ロックディストーションを算出するとともに、局所ディ
ストーション算出ユニットによって算出された第２フィ
ールド候補ブロックに対応する第２局所ディストーショ
ンの総和を算出して前記第２フィールドブロックディス
トーションを算出する局所ディストーション総和ユニッ
トと、を有し、該局所ディストーション総和ユニット
が、第１，第２入力端子および出力端子を有し、第１入
力端子および第２入力端子に入力されたデータを加算し
て出力端子を通して出力する加算器と、入力端子および
出力端子を有し、加算器からデータを入力端子を通して
入力して出力端子を通して出力する第１フリップフロッ
プと、入力端子および出力端子を有し、第１フリップフ
ロップからデータを入力端子を通して入力して出力端子
を通して出力する第２フリップフロップと、を有し、局
所ディストーション総和ユニットの各加算器が、局所デ
ィストーション算出ユニットから第１局所ディストーシ
ョンおよび第２局所ディストーションを第１入力端子を
通して入力するとともに、局所ディストーション総和ユ
ニットの第２フリップフロップからデータを第２入力端
子を通して入力し、全ての前記レジスタの第１および第
２フリップフロップ、並びに、全ての前記局所ディスト
ーション総和ユニットの第１および第２フリップフロッ
プが、同じクロックパルス信号によって動作することを
特徴とする。
【００４３】請求項７記載の発明は、上記課題を解決す
るため、前記フィールドブロックディストーション算出
手段の各演算器が、前記局所ディストーション総和ユニ
ットによって算出された第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを前記フィールドブロック特定手段に転送するとと
もに、前記フレームブロックディストーション算出手段
に転送するディストーション転送ユニットを有し、該デ
ィストーション転送ユニットが、入力端子および出力端
子を有し、前記局所ディストーション総和ユニットによ
って算出された第１フィールドブロックディストーショ
ンおよび第２フィールドブロックディストーションを入
力端子を通して入力して出力端子を通して出力する第１
フリップフロップと、入力端子および出力端子を有し、
第１フリップフロップから第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子を通して入力して前記フィールドブロ
ック特定手段およびフレームブロックディストーション
算出手段に出力端子を通して出力する第２フリップフロ
ップと、を有し、全ての前記レジスタの第１および第２
フリップフロップ、全ての前記局所ディストーション総
和ユニットの第１および第２フリップフロップ、並び
に、全ての前記ディストーション転送ユニットの第１お
よび第２フリップフロップが、同じクロックパルス信号
によって動作することを特徴とする。
るため、前記フィールドブロックディストーション算出
手段の各演算器が、前記局所ディストーション総和ユニ
ットによって算出された第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを前記フィールドブロック特定手段に転送するとと
もに、前記フレームブロックディストーション算出手段
に転送するディストーション転送ユニットを有し、該デ
ィストーション転送ユニットが、入力端子および出力端
子を有し、前記局所ディストーション総和ユニットによ
って算出された第１フィールドブロックディストーショ
ンおよび第２フィールドブロックディストーションを入
力端子を通して入力して出力端子を通して出力する第１
フリップフロップと、入力端子および出力端子を有し、
第１フリップフロップから第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子を通して入力して前記フィールドブロ
ック特定手段およびフレームブロックディストーション
算出手段に出力端子を通して出力する第２フリップフロ
ップと、を有し、全ての前記レジスタの第１および第２
フリップフロップ、全ての前記局所ディストーション総
和ユニットの第１および第２フリップフロップ、並び
に、全ての前記ディストーション転送ユニットの第１お
よび第２フリップフロップが、同じクロックパルス信号
によって動作することを特徴とする。
【００４４】請求項８記載の発明は、上記課題を解決す
るため、前記フレームブロックディストーション算出手
段が、前記サーチウィンドウ内で垂直方向に並んだフレ
ーム候補ブロックと同数設けられ、フィールドブロック
ディストーション算出手段から該フレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持するフリップフロップと、該フリップフロップと同
数設けられ、サーチウィンドウ内で垂直方向に並んだフ
レーム候補ブロックの第２フィールド候補ブロックに対
応する第２フィールドブロックディストーションをそれ
ぞれ同時に入力するとともに、フレームブロックディス
トーション算出手段の各フリップフロップに保持された
第１フィールドブロックディストーションを入力し、入
力された第１フィールドブロックディストーションと第
２フィールドブロックディストーションとを加算してフ
レームブロックディストーションを算出する加算器と、
を有することを特徴とする。
るため、前記フレームブロックディストーション算出手
段が、前記サーチウィンドウ内で垂直方向に並んだフレ
ーム候補ブロックと同数設けられ、フィールドブロック
ディストーション算出手段から該フレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持するフリップフロップと、該フリップフロップと同
数設けられ、サーチウィンドウ内で垂直方向に並んだフ
レーム候補ブロックの第２フィールド候補ブロックに対
応する第２フィールドブロックディストーションをそれ
ぞれ同時に入力するとともに、フレームブロックディス
トーション算出手段の各フリップフロップに保持された
第１フィールドブロックディストーションを入力し、入
力された第１フィールドブロックディストーションと第
２フィールドブロックディストーションとを加算してフ
レームブロックディストーションを算出する加算器と、
を有することを特徴とする。
【００４５】請求項９記載の発明は、上記課題を解決す
るため、前記フレームブロックディストーション算出手
段が、前記サーチウィンドウ内で水平方向に並んだフレ
ーム候補ブロックと同数設けられ、フィールドブロック
ディストーション算出手段から該フレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持するフリップフロップと、該フリップフロップと同
数設けられ、サーチウィンドウ内で水平方向に並んだフ
レーム候補ブロックの第２フィールド候補ブロックに対
応する第２フィールドブロックディストーションをそれ
ぞれ入力するとともに、フレームブロックディストーシ
ョン算出手段の各フリップフロップに保持された第１フ
ィールドブロックディストーションを入力し、入力され
た第１フィールドブロックディストーションと第２フィ
ールドブロックディストーションとを加算してフレーム
ブロックディストーションを算出する加算器と、を有す
ることを特徴とする。
るため、前記フレームブロックディストーション算出手
段が、前記サーチウィンドウ内で水平方向に並んだフレ
ーム候補ブロックと同数設けられ、フィールドブロック
ディストーション算出手段から該フレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持するフリップフロップと、該フリップフロップと同
数設けられ、サーチウィンドウ内で水平方向に並んだフ
レーム候補ブロックの第２フィールド候補ブロックに対
応する第２フィールドブロックディストーションをそれ
ぞれ入力するとともに、フレームブロックディストーシ
ョン算出手段の各フリップフロップに保持された第１フ
ィールドブロックディストーションを入力し、入力され
た第１フィールドブロックディストーションと第２フィ
ールドブロックディストーションとを加算してフレーム
ブロックディストーションを算出する加算器と、を有す
ることを特徴とする。
【００４６】請求項１０記載の発明は、上記課題を解決
するため、前記フィールドブロック特定手段が、フィー
ルドブロックディストーション算出手段から、前記サー
チウィンドウ内で垂直方向に一列に並んだ第１フィール
ド候補ブロックに対応する第１フィールドブロックディ
ストーションに対して、最も外側の列の第１フィールド
ブロックディストーションをそれぞれ同時に入力すると
ともに、前記サーチウィンドウ内で垂直方向に一列に並
んだ第２フィールド候補ブロックに対応する第２フィー
ルドブロックディストーションに対して、最も外側の列
の第２フィールドブロックディストーションをそれぞれ
同時に入力し、前記サーチウィンドウ内の全ての第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションが入力されるまで、前記サ
ーチウィンドウの外側の列から順次列毎に第１フィール
ドブロックディストーションおよび第２フィールドブロ
ックディストーションを時分割で入力し、入力された全
ての第１フィールドブロックディストーションの中から
最小の第１フィールドブロックディストーションを検出
するとともに、入力された全ての第２フィールドブロッ
クディストーションの中から最小の第２フィールドブロ
ックディストーションを検出することを特徴とする。
するため、前記フィールドブロック特定手段が、フィー
ルドブロックディストーション算出手段から、前記サー
チウィンドウ内で垂直方向に一列に並んだ第１フィール
ド候補ブロックに対応する第１フィールドブロックディ
ストーションに対して、最も外側の列の第１フィールド
ブロックディストーションをそれぞれ同時に入力すると
ともに、前記サーチウィンドウ内で垂直方向に一列に並
んだ第２フィールド候補ブロックに対応する第２フィー
ルドブロックディストーションに対して、最も外側の列
の第２フィールドブロックディストーションをそれぞれ
同時に入力し、前記サーチウィンドウ内の全ての第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションが入力されるまで、前記サ
ーチウィンドウの外側の列から順次列毎に第１フィール
ドブロックディストーションおよび第２フィールドブロ
ックディストーションを時分割で入力し、入力された全
ての第１フィールドブロックディストーションの中から
最小の第１フィールドブロックディストーションを検出
するとともに、入力された全ての第２フィールドブロッ
クディストーションの中から最小の第２フィールドブロ
ックディストーションを検出することを特徴とする。
【００４７】請求項１１記載の発明は、上記課題を解決
するため、前記フィールドブロック特定手段が、フィー
ルドブロックディストーション算出手段から、前記サー
チウィンドウ内で水平方向に一列に並んだ第１フィール
ド候補ブロックに対応する第１フィールドブロックディ
ストーションに対して、最も外側の行の第１フィールド
ブロックディストーションをそれぞれ同時に入力すると
ともに、前記サーチウィンドウ内で水平方向に一行に並
んだ第２フィールド候補ブロックに対応する第２フィー
ルドブロックディストーションに対して、最も外側の行
の第２フィールドブロックディストーションをそれぞれ
同時に入力し、前記サーチウィンドウ内の全ての第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションが入力されるまで、前記サ
ーチウィンドウの外側の行から順次行毎に第１フィール
ドブロックディストーションおよび第２フィールドブロ
ックディストーションを時分割で入力し、入力された全
ての第１フィールドブロックディストーションの中から
最小の第１フィールドブロックディストーションを検出
するとともに、入力された全ての第２フィールドブロッ
クディストーションの中から最小の第２フィールドブロ
ックディストーションを検出することを特徴とする。
するため、前記フィールドブロック特定手段が、フィー
ルドブロックディストーション算出手段から、前記サー
チウィンドウ内で水平方向に一列に並んだ第１フィール
ド候補ブロックに対応する第１フィールドブロックディ
ストーションに対して、最も外側の行の第１フィールド
ブロックディストーションをそれぞれ同時に入力すると
ともに、前記サーチウィンドウ内で水平方向に一行に並
んだ第２フィールド候補ブロックに対応する第２フィー
ルドブロックディストーションに対して、最も外側の行
の第２フィールドブロックディストーションをそれぞれ
同時に入力し、前記サーチウィンドウ内の全ての第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションが入力されるまで、前記サ
ーチウィンドウの外側の行から順次行毎に第１フィール
ドブロックディストーションおよび第２フィールドブロ
ックディストーションを時分割で入力し、入力された全
ての第１フィールドブロックディストーションの中から
最小の第１フィールドブロックディストーションを検出
するとともに、入力された全ての第２フィールドブロッ
クディストーションの中から最小の第２フィールドブロ
ックディストーションを検出することを特徴とする。
【００４８】請求項１２記載の発明は、上記課題を解決
するため、少なくともひとつの前記演算器を有する演算
器およびレジスタからなる行のそれぞれの行の一端に位
置する演算器の前記ディストーション転送ユニットが、
前記フレームブロックディストーション算出手段および
フィールドブロック特定手段に電気的に接続され、該デ
ィストーション転送ユニットが、前記フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に電気的に接続されたそれぞれのディストーショ
ン転送ユニットから前記フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段にそれ
ぞれの第１および第２フィールドブロックディストーシ
ョンを転送するとともに、前記フレームブロックディス
トーション算出手段およびフィールドブロック特定手段
に向けて他の演算器のディストーション転送ユニットか
ら同行の隣の演算器のディストーション転送ユニットに
順次第１および第２フィールドブロックディストーショ
ンを転送することを特徴とする。
するため、少なくともひとつの前記演算器を有する演算
器およびレジスタからなる行のそれぞれの行の一端に位
置する演算器の前記ディストーション転送ユニットが、
前記フレームブロックディストーション算出手段および
フィールドブロック特定手段に電気的に接続され、該デ
ィストーション転送ユニットが、前記フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に電気的に接続されたそれぞれのディストーショ
ン転送ユニットから前記フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段にそれ
ぞれの第１および第２フィールドブロックディストーシ
ョンを転送するとともに、前記フレームブロックディス
トーション算出手段およびフィールドブロック特定手段
に向けて他の演算器のディストーション転送ユニットか
ら同行の隣の演算器のディストーション転送ユニットに
順次第１および第２フィールドブロックディストーショ
ンを転送することを特徴とする。
【００４９】請求項１３記載の発明は、上記課題を解決
するため、少なくともひとつの前記演算器を有する演算
器およびレジスタからなる列のそれぞれの列の一端に位
置する演算器の前記ディストーション転送ユニットが、
前記フレームブロックディストーション算出手段および
フィールドブロック特定手段に電気的に接続され、該デ
ィストーション転送ユニットが、前記フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に電気的に接続されたそれぞれのディストーショ
ン転送ユニットから前記フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段にそれ
ぞれの第１および第２フィールドブロックディストーシ
ョンを転送するとともに、前記フレームブロックディス
トーション算出手段およびフィールドブロック特定手段
に向けて他の演算器のディストーション転送ユニットか
ら同列の隣の演算器のディストーション転送ユニットに
順次第１および第２フィールドブロックディストーショ
ンを転送することを特徴とする。
するため、少なくともひとつの前記演算器を有する演算
器およびレジスタからなる列のそれぞれの列の一端に位
置する演算器の前記ディストーション転送ユニットが、
前記フレームブロックディストーション算出手段および
フィールドブロック特定手段に電気的に接続され、該デ
ィストーション転送ユニットが、前記フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に電気的に接続されたそれぞれのディストーショ
ン転送ユニットから前記フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段にそれ
ぞれの第１および第２フィールドブロックディストーシ
ョンを転送するとともに、前記フレームブロックディス
トーション算出手段およびフィールドブロック特定手段
に向けて他の演算器のディストーション転送ユニットか
ら同列の隣の演算器のディストーション転送ユニットに
順次第１および第２フィールドブロックディストーショ
ンを転送することを特徴とする。
【００５０】請求項１４記載の発明は、上記課題を解決
するため、前記現画像フレームブロックを第１現画像フ
レームブロックと呼ぶとともに、前記サーチウィンドウ
を第１サーチウィンドウと呼び、該第１現画像フレーム
ブロックの水平方向に隣接する現画像フレームブロック
を第２現画像フレームブロックと呼ぶとともに、前記第
２現画像フレームブロックに対応するように該第１サー
チウィンドウをＭ画素分水平方向にシフトしたサーチウ
ィンドウを第２サーチウィンドウと呼ぶとするとき、前
記サーチウィンドウデータ出力手段が、第１サーチウィ
ンドウと第２サーチウィンドウで重複しない第２サーチ
ウィンドウの画素データを、第１サーチウィンドウの画
素データに続けて順次出力するとともに、前記現画像ブ
ロックデータ出力手段が、前記第５転送制御手段の転送
動作に基づいて第２現画像フレームブロックの画素デー
タを第１現画像フレームブロックの画素データに続けて
順次出力し、前記第２サーチウィンドウの画素データと
第２現画像フレームブロックの画素データに基づいて前
記ディストーション算出制御手段による第１および第２
フィールドブロックディストーションの算出が終了する
前に、前記第１サーチウィンドウの画素データと前記第
１現画像フレームブロックの画素データに基づいて算出
された全ての第１および第２フィールドブロックディス
トーションが前記フィールドブロックディストーション
算出手段によって前記フレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段に転送さ
れることを特徴とする。
するため、前記現画像フレームブロックを第１現画像フ
レームブロックと呼ぶとともに、前記サーチウィンドウ
を第１サーチウィンドウと呼び、該第１現画像フレーム
ブロックの水平方向に隣接する現画像フレームブロック
を第２現画像フレームブロックと呼ぶとともに、前記第
２現画像フレームブロックに対応するように該第１サー
チウィンドウをＭ画素分水平方向にシフトしたサーチウ
ィンドウを第２サーチウィンドウと呼ぶとするとき、前
記サーチウィンドウデータ出力手段が、第１サーチウィ
ンドウと第２サーチウィンドウで重複しない第２サーチ
ウィンドウの画素データを、第１サーチウィンドウの画
素データに続けて順次出力するとともに、前記現画像ブ
ロックデータ出力手段が、前記第５転送制御手段の転送
動作に基づいて第２現画像フレームブロックの画素デー
タを第１現画像フレームブロックの画素データに続けて
順次出力し、前記第２サーチウィンドウの画素データと
第２現画像フレームブロックの画素データに基づいて前
記ディストーション算出制御手段による第１および第２
フィールドブロックディストーションの算出が終了する
前に、前記第１サーチウィンドウの画素データと前記第
１現画像フレームブロックの画素データに基づいて算出
された全ての第１および第２フィールドブロックディス
トーションが前記フィールドブロックディストーション
算出手段によって前記フレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段に転送さ
れることを特徴とする。
【００５１】請求項１５記載の発明は、上記課題を解決
するため、前記現画像フレームおよび前記参照画像フレ
ームのそれぞれの第１フィールドが、符号化フレームの
ライン数を数えたときに奇数ラインから構成される奇数
フィールドからなるとともに、前記現画像フレームおよ
び前記参照画像フレームのそれぞれの第２フィールド
が、符号化フレームのライン数を数えたときに偶数ライ
ンから構成される偶数フィールドからなることを特徴と
する。
するため、前記現画像フレームおよび前記参照画像フレ
ームのそれぞれの第１フィールドが、符号化フレームの
ライン数を数えたときに奇数ラインから構成される奇数
フィールドからなるとともに、前記現画像フレームおよ
び前記参照画像フレームのそれぞれの第２フィールド
が、符号化フレームのライン数を数えたときに偶数ライ
ンから構成される偶数フィールドからなることを特徴と
する。
【００５２】請求項１６記載の発明は、上記課題を解決
するため、前記現画像フレームの第１フィールドが、符
号化フレームのライン数を数えたときに奇数ラインから
構成される奇数フィールドからなり、前記現画像フレー
ムの第２フィールドが、符号化フレームのライン数を数
えたときに偶数ラインから構成される偶数フィールドか
らなるとともに、前記参照画像フレームの第１フィール
ドが、偶数フィールドからなり、前記参照画像フレーム
の第２フィールドが、奇数フィールドからなることを特
徴とする。
するため、前記現画像フレームの第１フィールドが、符
号化フレームのライン数を数えたときに奇数ラインから
構成される奇数フィールドからなり、前記現画像フレー
ムの第２フィールドが、符号化フレームのライン数を数
えたときに偶数ラインから構成される偶数フィールドか
らなるとともに、前記参照画像フレームの第１フィール
ドが、偶数フィールドからなり、前記参照画像フレーム
の第２フィールドが、奇数フィールドからなることを特
徴とする。
【００５３】
【作用】請求項１記載の発明では、まず、サーチウィン
ドウデータ出力手段によって、サーチウィンドウの画素
データうち、第１フィールド候補ブロックの画素データ
と第２候補ブロックの画素データとが順次出力される。
次に、前記サーチウィンドウデータ転送保持手段が、第
１転送制御手段によって、前記サーチウィンドウデータ
出力手段からサーチウィンドウの画素データが転送され
るタイミングに同期して、第１フィールド候補ブロック
の画素データおよび第２候補ブロックの画素データを、
時分割で各サイドレジスタデバイスからそれぞれ同列の
１行目のレジスタに画素データを転送し、同時に、１行
目から（Ｈ−Ｎ）行目までのｎ行目の各レジスタからそ
れぞれ同列のｎ＋１行目のレジスタに画素データを転送
し、同時に、（Ｈ−Ｎ＋１）行目の各レジスタからそれ
ぞれ同列のサイドレジスタデバイスに転送する。
ドウデータ出力手段によって、サーチウィンドウの画素
データうち、第１フィールド候補ブロックの画素データ
と第２候補ブロックの画素データとが順次出力される。
次に、前記サーチウィンドウデータ転送保持手段が、第
１転送制御手段によって、前記サーチウィンドウデータ
出力手段からサーチウィンドウの画素データが転送され
るタイミングに同期して、第１フィールド候補ブロック
の画素データおよび第２候補ブロックの画素データを、
時分割で各サイドレジスタデバイスからそれぞれ同列の
１行目のレジスタに画素データを転送し、同時に、１行
目から（Ｈ−Ｎ）行目までのｎ行目の各レジスタからそ
れぞれ同列のｎ＋１行目のレジスタに画素データを転送
し、同時に、（Ｈ−Ｎ＋１）行目の各レジスタからそれ
ぞれ同列のサイドレジスタデバイスに転送する。
【００５４】次に、前記サーチウィンドウデータ転送制
御手段が、第２転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１候補ブロッ
クの画素データおよび第２候補ブロックの画素データ
を、時分割で２列目以降（Ｌ−Ｍ＋２）列目までのｍ列
目の各レジスタからそれぞれ同行のｍ−１列目のレジス
タに画素データを転送し、同時に、２列目以降（Ｌ−Ｍ
＋２）列目までのｍ列目の各サイドレジスタデバイスか
らそれぞれｍ−１列目のサイドレジスタデバイスに画素
データを転送する。
御手段が、第２転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１候補ブロッ
クの画素データおよび第２候補ブロックの画素データ
を、時分割で２列目以降（Ｌ−Ｍ＋２）列目までのｍ列
目の各レジスタからそれぞれ同行のｍ−１列目のレジス
タに画素データを転送し、同時に、２列目以降（Ｌ−Ｍ
＋２）列目までのｍ列目の各サイドレジスタデバイスか
らそれぞれｍ−１列目のサイドレジスタデバイスに画素
データを転送する。
【００５５】次に、前記サーチウィンドウデータ転送制
御手段が、第３転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１フィールド
候補ブロックの画素データおよび第２フィールド候補ブ
ロックの画素データを、時分割で１行目の各レジスタか
らそれぞれ同列のサイドレジスタデバイスに転送し、同
時に、２行目から（Ｈ−Ｎ＋１）行目までのｎ行目の各
レジスタからそれぞれ同列のｎ−１行目の各レジスタに
転送し、同時に、各サイドレジスタデバイスからそれぞ
れ同列の（Ｈ−Ｎ＋１）行目のレジスタに転送する。
御手段が、第３転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１フィールド
候補ブロックの画素データおよび第２フィールド候補ブ
ロックの画素データを、時分割で１行目の各レジスタか
らそれぞれ同列のサイドレジスタデバイスに転送し、同
時に、２行目から（Ｈ−Ｎ＋１）行目までのｎ行目の各
レジスタからそれぞれ同列のｎ−１行目の各レジスタに
転送し、同時に、各サイドレジスタデバイスからそれぞ
れ同列の（Ｈ−Ｎ＋１）行目のレジスタに転送する。
【００５６】次に、前記サーチウィンドウデータ転送制
御手段が、第２転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１フィールド
候補ブロックの画素データおよび第２フィールド候補ブ
ロックの画素データを、時分割で２列目以降（Ｌ−Ｍ＋
２）列目までのｍ列目の各レジスタからそれぞれ同行の
ｍ−１列目のレジスタに転送し、同時に、２列目以降
（Ｌ−Ｍ＋２）列目までのｍ列目の各サイドレジスタデ
バイスからそれぞれｍ−１列目のサイドレジスタデバイ
スに転送する。
御手段が、第２転送制御手段によって、前記サーチウィ
ンドウデータ出力手段からサーチウィンドウの画素デー
タが転送されるタイミングに同期して、第１フィールド
候補ブロックの画素データおよび第２フィールド候補ブ
ロックの画素データを、時分割で２列目以降（Ｌ−Ｍ＋
２）列目までのｍ列目の各レジスタからそれぞれ同行の
ｍ−１列目のレジスタに転送し、同時に、２列目以降
（Ｌ−Ｍ＋２）列目までのｍ列目の各サイドレジスタデ
バイスからそれぞれｍ−１列目のサイドレジスタデバイ
スに転送する。
【００５７】次に、前記サーチウィンドウデータ転送制
御手段が、第４転送制御手段によって、前記第１転送制
御手段による転送動作を（Ｎ−１）回行い、次いで、第
２転送制御手段による転送動作を１回行い、次いで、第
３転送制御手段による転送動作を（Ｎ−１）回行い、次
いで、第２転送制御手段による転送動作を１回、以降、
これらの動作を順次繰り返す。
御手段が、第４転送制御手段によって、前記第１転送制
御手段による転送動作を（Ｎ−１）回行い、次いで、第
２転送制御手段による転送動作を１回行い、次いで、第
３転送制御手段による転送動作を（Ｎ−１）回行い、次
いで、第２転送制御手段による転送動作を１回、以降、
これらの動作を順次繰り返す。
【００５８】次に、前記フィールドブロックディストー
ション算出手段が、第５転送制御手段によって、１列目
のレジスタに前記サーチウィンドウの第１フィールドの
画素データが初めて転送されたとき、各演算器に現画像
第１フィールドブロックの１画素分の画素データを現画
像ブロックデータ出力手段から入力するとともに、１列
目のレジスタに前記サーチウィンドウの第２フィールド
の画素データが初めて転送されたとき、各演算器に現画
像第２フィールドブロックの１画素分の画素データを現
画像ブロックデータ出力手段から入力し、以後、前記第
４転送制御手段のそれぞれの転送動作に同期して、前記
演算器に現画像フレームブロックの全ての画素データが
入力されるまで、画素データの入力を繰り返す。
ション算出手段が、第５転送制御手段によって、１列目
のレジスタに前記サーチウィンドウの第１フィールドの
画素データが初めて転送されたとき、各演算器に現画像
第１フィールドブロックの１画素分の画素データを現画
像ブロックデータ出力手段から入力するとともに、１列
目のレジスタに前記サーチウィンドウの第２フィールド
の画素データが初めて転送されたとき、各演算器に現画
像第２フィールドブロックの１画素分の画素データを現
画像ブロックデータ出力手段から入力し、以後、前記第
４転送制御手段のそれぞれの転送動作に同期して、前記
演算器に現画像フレームブロックの全ての画素データが
入力されるまで、画素データの入力を繰り返す。
【００５９】次に、前記フィールドブロックディストー
ション算出手段が、ディストーション算出制御手段によ
って、前記第５転送制御手段により各演算器に入力され
たサーチウィンドウ内の各第１フィールド候補ブロック
の画素データと現画像第１フィールドブロックの画素デ
ータに基づいて各演算器に第１フィールドブロックディ
ストーションを算出させるとともに、前記第５転送制御
手段により各演算器に入力されたサーチウィンドウ内の
各第２フィールド候補ブロックの画素データと現画像第
２フィールドブロックの画素データに基づいて、各演算
器に第２フィールドブロックディストーションを算出さ
せる。
ション算出手段が、ディストーション算出制御手段によ
って、前記第５転送制御手段により各演算器に入力され
たサーチウィンドウ内の各第１フィールド候補ブロック
の画素データと現画像第１フィールドブロックの画素デ
ータに基づいて各演算器に第１フィールドブロックディ
ストーションを算出させるとともに、前記第５転送制御
手段により各演算器に入力されたサーチウィンドウ内の
各第２フィールド候補ブロックの画素データと現画像第
２フィールドブロックの画素データに基づいて、各演算
器に第２フィールドブロックディストーションを算出さ
せる。
【００６０】次に、フレームブロックディストーション
算出手段によって、前記フィールドブロックディストー
ション算出手段によって算出された各第１フィールドブ
ロックディストーションおよび各第２フィールドブロッ
クディストーションを加算することによって、現画像フ
レームブロックと各フレーム候補ブロックとの差を表す
フレームブロックディストーションを算出する。
算出手段によって、前記フィールドブロックディストー
ション算出手段によって算出された各第１フィールドブ
ロックディストーションおよび各第２フィールドブロッ
クディストーションを加算することによって、現画像フ
レームブロックと各フレーム候補ブロックとの差を表す
フレームブロックディストーションを算出する。
【００６１】次に、フィールドブロック特定手段によっ
て、前記フィールドブロックディストーション算出手段
により算出された第１フィールドブロックディストーシ
ョンのうちの最小の第１フィールドブロックディストー
ションを検出し、この最小の第１フィールドブロックデ
ィストーションに対応する第１フィールド候補ブロック
を特定するとともに、前記フィールドブロックディスト
ーション算出手段によって算出された第２フィールドブ
ロックディストーションのうちの最小の第２フィールド
ブロックディストーションを検出し、この最小の第２フ
ィールドブロックディストーションに対応する第２フィ
ールド候補ブロックを特定する。
て、前記フィールドブロックディストーション算出手段
により算出された第１フィールドブロックディストーシ
ョンのうちの最小の第１フィールドブロックディストー
ションを検出し、この最小の第１フィールドブロックデ
ィストーションに対応する第１フィールド候補ブロック
を特定するとともに、前記フィールドブロックディスト
ーション算出手段によって算出された第２フィールドブ
ロックディストーションのうちの最小の第２フィールド
ブロックディストーションを検出し、この最小の第２フ
ィールドブロックディストーションに対応する第２フィ
ールド候補ブロックを特定する。
【００６２】次に、フレームブロック特定手段によっ
て、前記フレームブロックディストーション算出手段に
より算出されたフレームブロックディストーションのう
ちの最小のフレームブロックディストーションを検出
し、この最小のフレームブロックディストーションに対
応するフレーム候補ブロックを特定する。このため、従
来、現画像の第１フィールド動きベクトルを求める第１
フィールド動きベクトル探索装置と現画像の第２フィー
ルド動きベクトルを求める第２フィールド動きベクトル
探索装置との２つの回路を並列動作させることによって
それぞれの動きベクトルを求めていたのに対して、フィ
ールドブロックディストーション算出手段によって、フ
レーム候補ブロックの数と同数の演算器によって第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションを時分割演算で算出するこ
とができるので、回路規模を半減することができる。
て、前記フレームブロックディストーション算出手段に
より算出されたフレームブロックディストーションのう
ちの最小のフレームブロックディストーションを検出
し、この最小のフレームブロックディストーションに対
応するフレーム候補ブロックを特定する。このため、従
来、現画像の第１フィールド動きベクトルを求める第１
フィールド動きベクトル探索装置と現画像の第２フィー
ルド動きベクトルを求める第２フィールド動きベクトル
探索装置との２つの回路を並列動作させることによって
それぞれの動きベクトルを求めていたのに対して、フィ
ールドブロックディストーション算出手段によって、フ
レーム候補ブロックの数と同数の演算器によって第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションを時分割演算で算出するこ
とができるので、回路規模を半減することができる。
【００６３】また、回路規模を小さくするために、ま
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
【００６４】さらに、全点探索法による従来の動きベク
トル探索装置に対して、演算器の数を（Ｈ−Ｎ＋１）×
（ＬーＭ＋１）個よりも少なくすることができるので、
演算器の数を削減することにより、回路規模を小さくす
ることができ、かつ、広い範囲で簡略的な探索方法で動
きベクトルを求めることができる。請求項２記載の発明
では、請求項１記載の発明において、前記フィールドブ
ロックディストーション算出手段が（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）個の演算器を有するように構成される。
トル探索装置に対して、演算器の数を（Ｈ−Ｎ＋１）×
（ＬーＭ＋１）個よりも少なくすることができるので、
演算器の数を削減することにより、回路規模を小さくす
ることができ、かつ、広い範囲で簡略的な探索方法で動
きベクトルを求めることができる。請求項２記載の発明
では、請求項１記載の発明において、前記フィールドブ
ロックディストーション算出手段が（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）個の演算器を有するように構成される。
【００６５】このため、（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋
１）個の候補ブロックに対応したディストーションを算
出することができるので、確実に全点探索法により予測
精度の高い第１および第２フィールド動きベクトル、並
びに、フレーム動きベクトルを求めることができる。請
求項３記載の発明では、請求項１記載の発明において、
プロセッサエレメントを前記マトリックス状の同行同列
に配置された前記フィールドブロックディストーション
算出手段の各演算器と前記サーチウィンドウデータ転送
保持手段の各レジスタとによって構成する。
１）個の候補ブロックに対応したディストーションを算
出することができるので、確実に全点探索法により予測
精度の高い第１および第２フィールド動きベクトル、並
びに、フレーム動きベクトルを求めることができる。請
求項３記載の発明では、請求項１記載の発明において、
プロセッサエレメントを前記マトリックス状の同行同列
に配置された前記フィールドブロックディストーション
算出手段の各演算器と前記サーチウィンドウデータ転送
保持手段の各レジスタとによって構成する。
【００６６】このため、サーチウィンドウデータ転送手
段の各レジスタとフィールドブロックディストーション
算出手段の各演算器を共通制御信号によって同一時刻に
同一動作を行うように制御することができるので、演算
処理の並列化による高速処理を行うことができる。請求
項４記載の発明では、請求項１記載の発明において、前
記サイドレジスタユニットの各サイドレジスタデバイス
が、それぞれ同列の１行目のレジスタに電気的に接続さ
れた第１サイドレジスタデバイスと、それぞれ同列の
（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続された第
２サイドレジスタデバイスとから構成され、この第１サ
イドレジスタデバイスが、直列に電気的に接続された
（Ｎ−１）個の前記レジスタを有し、一端のレジスタが
同列の１行目のレジスタに電気的に接続され、前記第２
サイドレジスタデバイスが、直列に電気的に接続された
（Ｎ−１）個の前記レジスタを有し、一端のレジスタが
同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続さ
れるように構成される。
段の各レジスタとフィールドブロックディストーション
算出手段の各演算器を共通制御信号によって同一時刻に
同一動作を行うように制御することができるので、演算
処理の並列化による高速処理を行うことができる。請求
項４記載の発明では、請求項１記載の発明において、前
記サイドレジスタユニットの各サイドレジスタデバイス
が、それぞれ同列の１行目のレジスタに電気的に接続さ
れた第１サイドレジスタデバイスと、それぞれ同列の
（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続された第
２サイドレジスタデバイスとから構成され、この第１サ
イドレジスタデバイスが、直列に電気的に接続された
（Ｎ−１）個の前記レジスタを有し、一端のレジスタが
同列の１行目のレジスタに電気的に接続され、前記第２
サイドレジスタデバイスが、直列に電気的に接続された
（Ｎ−１）個の前記レジスタを有し、一端のレジスタが
同列の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続さ
れるように構成される。
【００６７】このため、サイドレジスタユニットを、フ
ィールドブロックディストーション算出手段と同じレジ
スタで構成することができるので、回路を容易に構成す
ることができる。請求項５記載の発明では、請求項１記
載の発明において、前記サイドレジスタユニットの各サ
イドレジスタデバイスは、それぞれ直列に電気的に接続
された（Ｎ−１）個の前記レジスタを有し、一端のレジ
スタが同列の１行目のレジスタに電気的に接続され、他
端のレジスタが同列の（Ｈ−Ｎ＋１）行目のレジスタに
電気的に接続されるように構成される。
ィールドブロックディストーション算出手段と同じレジ
スタで構成することができるので、回路を容易に構成す
ることができる。請求項５記載の発明では、請求項１記
載の発明において、前記サイドレジスタユニットの各サ
イドレジスタデバイスは、それぞれ直列に電気的に接続
された（Ｎ−１）個の前記レジスタを有し、一端のレジ
スタが同列の１行目のレジスタに電気的に接続され、他
端のレジスタが同列の（Ｈ−Ｎ＋１）行目のレジスタに
電気的に接続されるように構成される。
【００６８】このため、サイドレジスタユニットを、フ
ィールドブロックディストーション算出手段と同じレジ
スタで構成することができるので、回路を容易に構成す
ることができる。また、フィールドブロックディストー
ション算出手段の各レジスタおよび入力レジスタユニッ
トの各レジスタとサイドレジスタユニットのレジスタを
列毎にリング状に電気的に接続することができるので、
請求項４記載のサイドレジスタユニットの半数のレジス
タでサイドレジスタユニットを構成することができる。
さらに、各列毎にリング状に接続された各レジスタ間の
距離を均一に配置することができるので、各レジスタ間
に短い転送バスを形成することができるとともに、各レ
ジスタ間の転送時間を均一にすることができる。従っ
て、回路規模を小さくすることができるとともに、誤り
の少ない安定した回路を形成することができる。
ィールドブロックディストーション算出手段と同じレジ
スタで構成することができるので、回路を容易に構成す
ることができる。また、フィールドブロックディストー
ション算出手段の各レジスタおよび入力レジスタユニッ
トの各レジスタとサイドレジスタユニットのレジスタを
列毎にリング状に電気的に接続することができるので、
請求項４記載のサイドレジスタユニットの半数のレジス
タでサイドレジスタユニットを構成することができる。
さらに、各列毎にリング状に接続された各レジスタ間の
距離を均一に配置することができるので、各レジスタ間
に短い転送バスを形成することができるとともに、各レ
ジスタ間の転送時間を均一にすることができる。従っ
て、回路規模を小さくすることができるとともに、誤り
の少ない安定した回路を形成することができる。
【００６９】請求項６記載の発明では、請求項１記載の
発明において、全ての前記レジスタの第１および第２フ
リップフロップ、並びに、全ての前記局所ディストーシ
ョン総和ユニットの第１および第２フリップフロップ
が、同じクロックパルス信号によって動作するように構
成する。まず、前記サーチウィンドウデータ転送保持手
段の各レジスタが、第１フリップフロップによって、前
記サーチウィンドウの画素データを入力端子を通して入
力し、出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
た画素データを入力端子を通して入力し、出力端子を通
して出力する。
発明において、全ての前記レジスタの第１および第２フ
リップフロップ、並びに、全ての前記局所ディストーシ
ョン総和ユニットの第１および第２フリップフロップ
が、同じクロックパルス信号によって動作するように構
成する。まず、前記サーチウィンドウデータ転送保持手
段の各レジスタが、第１フリップフロップによって、前
記サーチウィンドウの画素データを入力端子を通して入
力し、出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
た画素データを入力端子を通して入力し、出力端子を通
して出力する。
【００７０】次に、前記フィールドブロックディストー
ション算出手段の各演算器が、局所ディストーション算
出ユニットによって、前記レジスタの第２フリップフロ
ップから画素データを入力し、互いに位置的に対応する
現画像第１フィールドブロックの画素データと第１フィ
ールド候補ブロックの画素データとの差を表す第１局所
ディストーションを算出するとともに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表す
第２局所ディストーションを算出する。
ション算出手段の各演算器が、局所ディストーション算
出ユニットによって、前記レジスタの第２フリップフロ
ップから画素データを入力し、互いに位置的に対応する
現画像第１フィールドブロックの画素データと第１フィ
ールド候補ブロックの画素データとの差を表す第１局所
ディストーションを算出するとともに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表す
第２局所ディストーションを算出する。
【００７１】次に、各演算器の局所ディストーション総
和ユニットが、加算器によって、局所ディストーション
算出ユニットから出力されたデータと局所ディストーシ
ョン総和ユニットの第２フリップフロップから出力され
たデータをそれぞれ第１入力端子および第２入力端子を
通して入力し、入力されたデータを加算して出力端子を
通して出力し、次いで、第１フリップフロップによっ
て、加算器から出力されたデータを入力端子を通して入
力して出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
たデータを入力端子を通して入力し出力端子を通して出
力する動作を繰り返し、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して前記
第１フィールドブロックディストーションを算出すると
ともに、局所ディストーション算出ユニットによって算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して前記第２フィール
ドブロックディストーションを算出する。
和ユニットが、加算器によって、局所ディストーション
算出ユニットから出力されたデータと局所ディストーシ
ョン総和ユニットの第２フリップフロップから出力され
たデータをそれぞれ第１入力端子および第２入力端子を
通して入力し、入力されたデータを加算して出力端子を
通して出力し、次いで、第１フリップフロップによっ
て、加算器から出力されたデータを入力端子を通して入
力して出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
たデータを入力端子を通して入力し出力端子を通して出
力する動作を繰り返し、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して前記
第１フィールドブロックディストーションを算出すると
ともに、局所ディストーション算出ユニットによって算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して前記第２フィール
ドブロックディストーションを算出する。
【００７２】このため、レジスタの第２フリップフロッ
プにラッチされたサーチウィンドウの画素データと現画
像ブロックデータ出力手段によって出力された画素デー
タに基づいて局所ディストーション算出ユニットで算出
された局所ディストーションと局所ディストーション総
和ユニットの第２フリップフロップにラッチされたデー
タとを加算器によって累積演算を行うことができるの
で、レジスタの第１フリップフロップおよび局所ディス
トーション総和ユニットの第１フリップフロップでは、
同一の現画像フィールドブロックに対応するデータを保
持するとともに、レジスタの第２フリップフロップおよ
び局所ディストーション総和ユニットの第２フリップフ
ロップにおいても、それぞれ第１フリップフロップと異
なる同一の現画像フィールドブロックに対応するデータ
を保持することができる。このため、第１フィールドブ
ロックディストーションおよび第２フィールドブロック
ディストーションをそれぞれ時分割で算出することがで
きる。
プにラッチされたサーチウィンドウの画素データと現画
像ブロックデータ出力手段によって出力された画素デー
タに基づいて局所ディストーション算出ユニットで算出
された局所ディストーションと局所ディストーション総
和ユニットの第２フリップフロップにラッチされたデー
タとを加算器によって累積演算を行うことができるの
で、レジスタの第１フリップフロップおよび局所ディス
トーション総和ユニットの第１フリップフロップでは、
同一の現画像フィールドブロックに対応するデータを保
持するとともに、レジスタの第２フリップフロップおよ
び局所ディストーション総和ユニットの第２フリップフ
ロップにおいても、それぞれ第１フリップフロップと異
なる同一の現画像フィールドブロックに対応するデータ
を保持することができる。このため、第１フィールドブ
ロックディストーションおよび第２フィールドブロック
ディストーションをそれぞれ時分割で算出することがで
きる。
【００７３】また、直列に電気的に接続された２つのフ
リップフロップによってレジスタおよび局所ディストー
ション総和ユニットを構成することができるので、容易
に回路を構成することができる。請求項７記載の発明で
は、請求項６記載の発明において、全ての前記レジスタ
の第１および第２フリップフロップ、全ての前記局所デ
ィストーション総和ユニットの第１および第２フリップ
フロップ、並びに、全ての前記ディストーション転送ユ
ニットの第１および第２フリップフロップが、同じクロ
ックパルス信号によって動作するように構成する。
リップフロップによってレジスタおよび局所ディストー
ション総和ユニットを構成することができるので、容易
に回路を構成することができる。請求項７記載の発明で
は、請求項６記載の発明において、全ての前記レジスタ
の第１および第２フリップフロップ、全ての前記局所デ
ィストーション総和ユニットの第１および第２フリップ
フロップ、並びに、全ての前記ディストーション転送ユ
ニットの第１および第２フリップフロップが、同じクロ
ックパルス信号によって動作するように構成する。
【００７４】まず、前記フィールドブロックディストー
ション算出手段の各演算器のディストーション転送ユニ
ットが、第１フリップフロップによって、前記局所ディ
ストーション総和ユニットによって算出された第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを入力端子を通して入力して
出力端子を通して出力する。
ション算出手段の各演算器のディストーション転送ユニ
ットが、第１フリップフロップによって、前記局所ディ
ストーション総和ユニットによって算出された第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを入力端子を通して入力して
出力端子を通して出力する。
【００７５】次に、第２フリップフロップによって、第
１フリップフロップから第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを入力端子を通して入力し、前記フィールドブロッ
ク特定手段およびフレームブロックディストーション算
出手段に出力端子を通して出力する。このため、レジス
タ、局所ディストーション総和ユニットおよびディスト
ーション転送ユニットのそれぞれの第１フリップフロッ
プでは、同一の現画像フィールドブロックに対応するデ
ータを保持するとともに、レジスタ、局所ディストーシ
ョン総和ユニットおよびディストーション転送ユニット
のそれぞれの第２フリップフロップにおいても、それぞ
れ第１フリップフロップに保持されたデータと異なる同
一の現画像フィールドブロックに対応するデータを保持
することができる。このため、第１フィールドブロック
ディストーションおよび第２フィールドブロックディス
トーションをそれぞれ時分割で出力することができる。
１フリップフロップから第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを入力端子を通して入力し、前記フィールドブロッ
ク特定手段およびフレームブロックディストーション算
出手段に出力端子を通して出力する。このため、レジス
タ、局所ディストーション総和ユニットおよびディスト
ーション転送ユニットのそれぞれの第１フリップフロッ
プでは、同一の現画像フィールドブロックに対応するデ
ータを保持するとともに、レジスタ、局所ディストーシ
ョン総和ユニットおよびディストーション転送ユニット
のそれぞれの第２フリップフロップにおいても、それぞ
れ第１フリップフロップに保持されたデータと異なる同
一の現画像フィールドブロックに対応するデータを保持
することができる。このため、第１フィールドブロック
ディストーションおよび第２フィールドブロックディス
トーションをそれぞれ時分割で出力することができる。
【００７６】また、直列に電気的に接続された２つのフ
リップフロップによってディストーション転送ユニット
を構成することができるので、容易に回路を構成するこ
とができる。請求項８記載の発明では、請求項１記載の
発明において、前記フレームブロックディストーション
算出手段が、前記サーチウィンドウ内で垂直方向に並ん
だフレーム候補ブロックと同数設けられたフリップフロ
ップによって、フィールドブロックディストーション算
出手段の各演算器から出力されたフレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持する。
リップフロップによってディストーション転送ユニット
を構成することができるので、容易に回路を構成するこ
とができる。請求項８記載の発明では、請求項１記載の
発明において、前記フレームブロックディストーション
算出手段が、前記サーチウィンドウ内で垂直方向に並ん
だフレーム候補ブロックと同数設けられたフリップフロ
ップによって、フィールドブロックディストーション算
出手段の各演算器から出力されたフレーム候補ブロック
の第１フィールド候補ブロックに対応する第１フィール
ドブロックディストーションをそれぞれ同時に入力して
保持する。
【００７７】次に、前記フリップフロップと同数設けら
た加算器によって、サーチウィンドウ内で垂直方向に並
んだフレーム候補ブロックの第２フィールド候補ブロッ
クに対応する第２フィールドブロックディストーション
をそれぞれ入力するとともに、フレームブロックディス
トーション算出手段の各フリップフロップに保持された
第１フィールドブロックディストーションを入力し、入
力された第１フィールドブロックディストーションと第
２フィールドブロックディストーションとを加算してフ
レームブロックディストーションを算出する。
た加算器によって、サーチウィンドウ内で垂直方向に並
んだフレーム候補ブロックの第２フィールド候補ブロッ
クに対応する第２フィールドブロックディストーション
をそれぞれ入力するとともに、フレームブロックディス
トーション算出手段の各フリップフロップに保持された
第１フィールドブロックディストーションを入力し、入
力された第１フィールドブロックディストーションと第
２フィールドブロックディストーションとを加算してフ
レームブロックディストーションを算出する。
【００７８】このため、サーチウィンドウ内で垂直方向
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの行に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの行に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
【００７９】請求項９記載の発明では、請求項１記載の
発明において、前記フレームブロックディストーション
算出手段が、前記サーチウィンドウ内で水平方向に並ん
だフレーム候補ブロックと同数設けられたフリップフロ
ップによって、フィールドブロックディストーション算
出手段から出力されたこのフレーム候補ブロックの第１
フィールド候補ブロックに対応する第１フィールドブロ
ックディストーションをそれぞれ同時に入力して保持す
る。
発明において、前記フレームブロックディストーション
算出手段が、前記サーチウィンドウ内で水平方向に並ん
だフレーム候補ブロックと同数設けられたフリップフロ
ップによって、フィールドブロックディストーション算
出手段から出力されたこのフレーム候補ブロックの第１
フィールド候補ブロックに対応する第１フィールドブロ
ックディストーションをそれぞれ同時に入力して保持す
る。
【００８０】次に、前記フリップフロップと同数設けら
れた加算器によって、サーチウィンドウ内で水平方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
れた加算器によって、サーチウィンドウ内で水平方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
【００８１】このため、サーチウィンドウ内で水平方向
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの列に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの列に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
【００８２】請求項１０記載の発明では、請求項１記載
の発明において、前記フィールドブロック特定手段が、
まず、フィールドブロックディストーション算出手段か
ら、前記サーチウィンドウ内で垂直方向に一列に並んだ
第１フィールド候補ブロックに対応する第１フィールド
ブロックディストーションに対して、最も外側の列の第
１フィールドブロックディストーションをそれぞれ同時
に入力するとともに、前記サーチウィンドウ内で垂直方
向に一列に並んだ第２フィールド候補ブロックに対応す
る第２フィールドブロックディストーションに対して、
最も外側の列の第２フィールドブロックディストーショ
ンをそれぞれ同時に入力する。
の発明において、前記フィールドブロック特定手段が、
まず、フィールドブロックディストーション算出手段か
ら、前記サーチウィンドウ内で垂直方向に一列に並んだ
第１フィールド候補ブロックに対応する第１フィールド
ブロックディストーションに対して、最も外側の列の第
１フィールドブロックディストーションをそれぞれ同時
に入力するとともに、前記サーチウィンドウ内で垂直方
向に一列に並んだ第２フィールド候補ブロックに対応す
る第２フィールドブロックディストーションに対して、
最も外側の列の第２フィールドブロックディストーショ
ンをそれぞれ同時に入力する。
【００８３】次に、前記サーチウィンドウ内の全ての第
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の列から順次列毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の列から順次列毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
【００８４】このため、同時に入力された第１または第
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの垂直方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの水平方向の位置を特定することがで
きる。
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの垂直方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの水平方向の位置を特定することがで
きる。
【００８５】従って、最小の第１および第２フィールド
ブロックディストーションが検出された演算器の配置位
置に基づいて、それぞれ第１フィールド動きベクトルお
よび第２フィールド動きベクトルを容易に特定すること
ができる。請求項１１記載の発明では、請求項１記載の
発明において、前記フィールドブロック特定手段が、ま
ず、フィールドブロックディストーション算出手段か
ら、前記サーチウィンドウ内で水平方向に一列に並んだ
第１フィールド候補ブロックに対応する第１フィールド
ブロックディストーションに対して、最も外側の行の第
１フィールドブロックディストーションをそれぞれ同時
に入力するとともに、前記サーチウィンドウ内で水平方
向に一行に並んだ第２フィールド候補ブロックに対応す
る第２フィールドブロックディストーションに対して、
最も外側の行の第２フィールドブロックディストーショ
ンをそれぞれ同時に入力する。
ブロックディストーションが検出された演算器の配置位
置に基づいて、それぞれ第１フィールド動きベクトルお
よび第２フィールド動きベクトルを容易に特定すること
ができる。請求項１１記載の発明では、請求項１記載の
発明において、前記フィールドブロック特定手段が、ま
ず、フィールドブロックディストーション算出手段か
ら、前記サーチウィンドウ内で水平方向に一列に並んだ
第１フィールド候補ブロックに対応する第１フィールド
ブロックディストーションに対して、最も外側の行の第
１フィールドブロックディストーションをそれぞれ同時
に入力するとともに、前記サーチウィンドウ内で水平方
向に一行に並んだ第２フィールド候補ブロックに対応す
る第２フィールドブロックディストーションに対して、
最も外側の行の第２フィールドブロックディストーショ
ンをそれぞれ同時に入力する。
【００８６】次に、前記サーチウィンドウ内の全ての第
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の行から順次行毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の行から順次行毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
【００８７】このため、同時に入力された第１または第
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの水平方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの垂直方向の位置を特定することがで
きる。
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの水平方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの垂直方向の位置を特定することがで
きる。
【００８８】従って、最小の第１および第２フィールド
ブロックディストーションが検出された演算器の配置位
置に基づいてそれぞれ第１フィールド動きベクトルおよ
び第２フィールド動きベクトルを容易に特定することが
できる。請求項１２記載の発明では、請求項７記載の発
明において、少なくともひとつの前記演算器を有する演
算器およびレジスタからなる行のそれぞれの行の一端に
位置する演算器の前記ディストーション転送ユニット
が、前記フレームブロックディストーション算出手段お
よびフィールドブロック特定手段に電気的に接続され、
これらのディストーション転送ユニットが、前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に電気的に接続されたそれぞれのディ
ストーション転送ユニットから前記フレームブロックデ
ィストーション算出手段およびフィールドブロック特定
手段にそれぞれの第１および第２フィールドブロックデ
ィストーションを転送するとともに、前記フレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段に向けて他の演算器のディストーション転送
ユニットから同行の隣の演算器のディストーション転送
ユニットに順次第１および第２フィールドブロックディ
ストーションを転送するように構成される。
ブロックディストーションが検出された演算器の配置位
置に基づいてそれぞれ第１フィールド動きベクトルおよ
び第２フィールド動きベクトルを容易に特定することが
できる。請求項１２記載の発明では、請求項７記載の発
明において、少なくともひとつの前記演算器を有する演
算器およびレジスタからなる行のそれぞれの行の一端に
位置する演算器の前記ディストーション転送ユニット
が、前記フレームブロックディストーション算出手段お
よびフィールドブロック特定手段に電気的に接続され、
これらのディストーション転送ユニットが、前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に電気的に接続されたそれぞれのディ
ストーション転送ユニットから前記フレームブロックデ
ィストーション算出手段およびフィールドブロック特定
手段にそれぞれの第１および第２フィールドブロックデ
ィストーションを転送するとともに、前記フレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段に向けて他の演算器のディストーション転送
ユニットから同行の隣の演算器のディストーション転送
ユニットに順次第１および第２フィールドブロックディ
ストーションを転送するように構成される。
【００８９】このため、同一行の演算器で算出されたそ
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器のディストーション転送ユニット
を介して一方向に転送し、同一行の一端の演算器のディ
ストーション転送ユニットからフレームブロックディス
トーション算出手段およびフィールドブロック特定手段
にそれぞれ第１および第２フィールドブロックディスト
ーションを転送することができるので、第１および第２
フィールドブロックディストーションを転送する方向に
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段を容易にユニットとして配置す
ることができる。
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器のディストーション転送ユニット
を介して一方向に転送し、同一行の一端の演算器のディ
ストーション転送ユニットからフレームブロックディス
トーション算出手段およびフィールドブロック特定手段
にそれぞれ第１および第２フィールドブロックディスト
ーションを転送することができるので、第１および第２
フィールドブロックディストーションを転送する方向に
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段を容易にユニットとして配置す
ることができる。
【００９０】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する行数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一行の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する行数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一行の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
【００９１】請求項１３記載の発明では、請求項７記載
の発明において、少なくともひとつの前記演算器を有す
る演算器およびレジスタからなる列のそれぞれの列の一
端に位置する演算器の前記ディストーション転送ユニッ
トが、前記フレームブロックディストーション算出手段
およびフィールドブロック特定手段に電気的に接続さ
れ、これらのディストーション転送ユニットが、前記フ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段に電気的に接続されたそれぞれの
ディストーション転送ユニットから前記フレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段にそれぞれの第１および第２フィールドブロッ
クディストーションを転送するとともに、前記フレーム
ブロックディストーション算出手段およびフィールドブ
ロック特定手段に向けて他の演算器のディストーション
転送ユニットから同列の隣の演算器のディストーション
転送ユニットに順次第１および第２フィールドブロック
ディストーションを転送するように構成される。
の発明において、少なくともひとつの前記演算器を有す
る演算器およびレジスタからなる列のそれぞれの列の一
端に位置する演算器の前記ディストーション転送ユニッ
トが、前記フレームブロックディストーション算出手段
およびフィールドブロック特定手段に電気的に接続さ
れ、これらのディストーション転送ユニットが、前記フ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段に電気的に接続されたそれぞれの
ディストーション転送ユニットから前記フレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段にそれぞれの第１および第２フィールドブロッ
クディストーションを転送するとともに、前記フレーム
ブロックディストーション算出手段およびフィールドブ
ロック特定手段に向けて他の演算器のディストーション
転送ユニットから同列の隣の演算器のディストーション
転送ユニットに順次第１および第２フィールドブロック
ディストーションを転送するように構成される。
【００９２】このため、同一列の演算器で算出されたそ
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器のディストーション転送ユニット
を介して一方向に転送し、同一列の一端の演算器のディ
ストーション転送ユニットからフレームブロックディス
トーション算出手段およびフィールドブロック特定手段
にそれぞれ第１および第２フィールドブロックディスト
ーションを転送することができるので、第１および第２
フィールドブロックディストーションを転送する方向に
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段を容易にユニットとして配置す
ることができる。
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器のディストーション転送ユニット
を介して一方向に転送し、同一列の一端の演算器のディ
ストーション転送ユニットからフレームブロックディス
トーション算出手段およびフィールドブロック特定手段
にそれぞれ第１および第２フィールドブロックディスト
ーションを転送することができるので、第１および第２
フィールドブロックディストーションを転送する方向に
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段を容易にユニットとして配置す
ることができる。
【００９３】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する列数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一列の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する列数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一列の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
【００９４】請求項１４記載の発明では、請求項７記載
の発明において、前記サーチウィンドウデータ出力手段
によって、第２サーチウィンドウの画素データのうち、
第１サーチウィンドウと第２サーチウィンドウで共通す
る画素データを除いた残りの画素データを、第１サーチ
ウィンドウの画素データに続けて順次出力するととも
に、前記現画像ブロックデータ出力手段によって、前記
第５転送制御手段の転送動作に基づいて第２現画像フレ
ームブロックの画素データを第１現画像フレームブロッ
クの画素データに続けて順次出力し、前記第２サーチウ
ィンドウの画素データと第２フレーム現画像ブロックの
画素データに基づいて前記フィールドブロックディスト
ーション算出制御手段による第１および第２フィールド
ブロックディストーションの算出が終了する前に、前記
フィールドブロックディストーション算出手段の各ディ
ストーション転送ユニットによって、前記第１サーチウ
ィンドウの画素データと前記第１現画像フレームブロッ
クの画素データに基づいて算出された全ての第１および
第２フィールドブロックディストーションが前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に転送されるように構成される。
の発明において、前記サーチウィンドウデータ出力手段
によって、第２サーチウィンドウの画素データのうち、
第１サーチウィンドウと第２サーチウィンドウで共通す
る画素データを除いた残りの画素データを、第１サーチ
ウィンドウの画素データに続けて順次出力するととも
に、前記現画像ブロックデータ出力手段によって、前記
第５転送制御手段の転送動作に基づいて第２現画像フレ
ームブロックの画素データを第１現画像フレームブロッ
クの画素データに続けて順次出力し、前記第２サーチウ
ィンドウの画素データと第２フレーム現画像ブロックの
画素データに基づいて前記フィールドブロックディスト
ーション算出制御手段による第１および第２フィールド
ブロックディストーションの算出が終了する前に、前記
フィールドブロックディストーション算出手段の各ディ
ストーション転送ユニットによって、前記第１サーチウ
ィンドウの画素データと前記第１現画像フレームブロッ
クの画素データに基づいて算出された全ての第１および
第２フィールドブロックディストーションが前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に転送されるように構成される。
【００９５】このため、フィールドブロックディストー
ション算出手段によって、第１現画像フレームブロック
に隣接する第２現画像フレームブロックの第１および第
２フィールドブロックディストーションを前記第４転送
制御手段の１サイクルの動作毎に順次求めることができ
る。また、第１サーチウィンドウと第２サーチウィンド
ウとで共通する画素データを重複することなく第２サー
チウィンドウの画素データをサーチウィンドウデータ出
力手段から出力することができるので、第２サーチウィ
ンドウのデータを始めから出力し直す必要がなく、処理
効率を大幅に向上させることができる。
ション算出手段によって、第１現画像フレームブロック
に隣接する第２現画像フレームブロックの第１および第
２フィールドブロックディストーションを前記第４転送
制御手段の１サイクルの動作毎に順次求めることができ
る。また、第１サーチウィンドウと第２サーチウィンド
ウとで共通する画素データを重複することなく第２サー
チウィンドウの画素データをサーチウィンドウデータ出
力手段から出力することができるので、第２サーチウィ
ンドウのデータを始めから出力し直す必要がなく、処理
効率を大幅に向上させることができる。
【００９６】請求項１５記載の発明では、請求項１記載
の発明において、奇数フィールドによって前記現画像フ
レームおよび前記参照画像フレームのそれぞれの第１フ
ィールドが構成されるとともに、偶数フィールドによっ
て前記現画像フレームおよび前記参照画像フレームのそ
れぞれの第２フィールドが構成される。このため、同一
パリティーフェーズの現画像フレームブロックおよびサ
ーチウィンドウのフレーム候補ブロックに対して、第１
フィールド動きベクトル、第２フィールド動きベクトル
およびフレーム動きベクトルをそれぞれ求めることがで
きる。
の発明において、奇数フィールドによって前記現画像フ
レームおよび前記参照画像フレームのそれぞれの第１フ
ィールドが構成されるとともに、偶数フィールドによっ
て前記現画像フレームおよび前記参照画像フレームのそ
れぞれの第２フィールドが構成される。このため、同一
パリティーフェーズの現画像フレームブロックおよびサ
ーチウィンドウのフレーム候補ブロックに対して、第１
フィールド動きベクトル、第２フィールド動きベクトル
およびフレーム動きベクトルをそれぞれ求めることがで
きる。
【００９７】請求項１６記載の発明では、請求項１記載
の発明において、奇数フィールドによって前記現画像フ
レームの第１フィールドが構成され、偶数フィールドに
よって前記現画像フレームの第２フィールドが構成され
るとともに、偶数フィールドによって前記参照画像フレ
ームの第１フィールドが構成され、奇数フィールドによ
って前記参照画像フレームの第２フィールドが構成され
る。
の発明において、奇数フィールドによって前記現画像フ
レームの第１フィールドが構成され、偶数フィールドに
よって前記現画像フレームの第２フィールドが構成され
るとともに、偶数フィールドによって前記参照画像フレ
ームの第１フィールドが構成され、奇数フィールドによ
って前記参照画像フレームの第２フィールドが構成され
る。
【００９８】このため、異パリティーフェーズの現画像
フレームブロックおよびサーチウィンドウのフレーム候
補ブロックに対して、第１フィールド動きベクトル、第
２フィールド動きベクトルおよびフレーム動きベクトル
をそれぞれ求めることができる。
フレームブロックおよびサーチウィンドウのフレーム候
補ブロックに対して、第１フィールド動きベクトル、第
２フィールド動きベクトルおよびフレーム動きベクトル
をそれぞれ求めることができる。
【００９９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （実施例１）図１〜図４６は本発明に係る実施例１の動
きベクトル探索装置を示す図である。本実施例では、本
発明の特徴部分を具体的に説明する。
する。 （実施例１）図１〜図４６は本発明に係る実施例１の動
きベクトル探索装置を示す図である。本実施例では、本
発明の特徴部分を具体的に説明する。
【０１００】図１に示すように、動きベクトル探索装置
は、現画像ブロックデータ出力ユニット１０００、サー
チウィンドウデータ出力ユニット２０００、フィールド
ブロックディストーション算出ユニット３０００、フィ
ールドブロック特定ユニット４０００、フレームブロッ
クディストーション算出ユニット５０００、フレームブ
ロック特定ユニット６０００および信号出力ユニット７
０００から構成されている。
は、現画像ブロックデータ出力ユニット１０００、サー
チウィンドウデータ出力ユニット２０００、フィールド
ブロックディストーション算出ユニット３０００、フィ
ールドブロック特定ユニット４０００、フレームブロッ
クディストーション算出ユニット５０００、フレームブ
ロック特定ユニット６０００および信号出力ユニット７
０００から構成されている。
【０１０１】現画像ブロックデータ出力ユニット１００
０は、出力端子Ｒを有し、図２（ａ）に示された現画像
１００を部分的に構成する一つの現画像フレームブロッ
ク２００の画素データを画素毎に出力端子Ｒを通してフ
ィールドブロックディストーション算出ユニット３００
０に出力する。ここで、現画像１００は、インターレー
ス走査方式の画像であり、現画像１００の奇数走査ライ
ンによって構成される第１フィールドおよび偶数走査ラ
インによって構成される第２フィールドからなる。ま
た、現画像フレームブロック２００の第１フィールドを
現画像第１フィールドブロックと呼び、現画像フレーム
ブロック２００の第２フィールドを現画像第２フィール
ドブロックと呼ぶとする。
０は、出力端子Ｒを有し、図２（ａ）に示された現画像
１００を部分的に構成する一つの現画像フレームブロッ
ク２００の画素データを画素毎に出力端子Ｒを通してフ
ィールドブロックディストーション算出ユニット３００
０に出力する。ここで、現画像１００は、インターレー
ス走査方式の画像であり、現画像１００の奇数走査ライ
ンによって構成される第１フィールドおよび偶数走査ラ
インによって構成される第２フィールドからなる。ま
た、現画像フレームブロック２００の第１フィールドを
現画像第１フィールドブロックと呼び、現画像フレーム
ブロック２００の第２フィールドを現画像第２フィール
ドブロックと呼ぶとする。
【０１０２】サーチウィンドウデータ出力ユニット２０
００は、出力端子Ｓ０およびＳ１を有し、図２（ｂ）に
示された前符号化画像３００上のサーチウィンドウ４０
０内の画素データを画素毎にそれぞれの端子を通してフ
ィールドブロックディストーション算出ユニット３００
０に出力する。ここで、前符号化画像３００も、現画像
１００と同じインターレース走査方式の画像であり、奇
数走査ラインによって構成される第１フィールドおよび
偶数走査ラインによって構成される第２フィールドから
なる。また、現画像フレームブロック２００を現符号化
ブロックとした場合に、現符号化ブロックと同一サイズ
である複数の候補ブロックをフレーム候補ブロック５０
０と呼び、各フレーム候補ブロック内の第１フィールド
を第１フィールド候補ブロックと呼び、各フレーム候補
ブロック内の第２フィールドを第２フィールド候補ブロ
ックと呼ぶとする。
００は、出力端子Ｓ０およびＳ１を有し、図２（ｂ）に
示された前符号化画像３００上のサーチウィンドウ４０
０内の画素データを画素毎にそれぞれの端子を通してフ
ィールドブロックディストーション算出ユニット３００
０に出力する。ここで、前符号化画像３００も、現画像
１００と同じインターレース走査方式の画像であり、奇
数走査ラインによって構成される第１フィールドおよび
偶数走査ラインによって構成される第２フィールドから
なる。また、現画像フレームブロック２００を現符号化
ブロックとした場合に、現符号化ブロックと同一サイズ
である複数の候補ブロックをフレーム候補ブロック５０
０と呼び、各フレーム候補ブロック内の第１フィールド
を第１フィールド候補ブロックと呼び、各フレーム候補
ブロック内の第２フィールドを第２フィールド候補ブロ
ックと呼ぶとする。
【０１０３】フィールドブロックディストーション算出
ユニット３０００は、サーチウィンドウ４００内の複数
の第１フィールド候補ブロックに対して、まず、各第１
フィールド候補ブロック毎に、現画像第１フィールドブ
ロックの画素データと位置的に対応する各第１フィール
ド候補ブロックの画素データから現画像第１フィールド
ブロックの画素データを減算し、減算した結果をさらに
正数変換することで、各画素毎の局所ディストーション
を求める。次いで、各第１フィールド候補ブロック毎に
第１フィールド候補ブロックのすべての局所ディストー
ションを加算することにより、現画像１００上の現画像
第１フィールドブロックと前符号化画像３００上の各第
１フィールド候補ブロックとの間のそれぞれのディスト
ーションを算出する。
ユニット３０００は、サーチウィンドウ４００内の複数
の第１フィールド候補ブロックに対して、まず、各第１
フィールド候補ブロック毎に、現画像第１フィールドブ
ロックの画素データと位置的に対応する各第１フィール
ド候補ブロックの画素データから現画像第１フィールド
ブロックの画素データを減算し、減算した結果をさらに
正数変換することで、各画素毎の局所ディストーション
を求める。次いで、各第１フィールド候補ブロック毎に
第１フィールド候補ブロックのすべての局所ディストー
ションを加算することにより、現画像１００上の現画像
第１フィールドブロックと前符号化画像３００上の各第
１フィールド候補ブロックとの間のそれぞれのディスト
ーションを算出する。
【０１０４】また、フィールドブロックディストーショ
ン算出ユニット３０００は、サーチウィンドウ４００内
の複数の第２フィールド候補ブロックに対して、まず、
各第２フィールド候補ブロック毎に、現画像第２フィー
ルドブロックの画素データと位置的に対応する各第２フ
ィールド候補ブロックの画素データから現画像第２フィ
ールドブロックの画素データを減算し、減算した結果を
さらに正数変換することで、各画素毎の局所ディストー
ションを求める。次いで、各第２フィールド候補ブロッ
ク毎に第２フィールド候補ブロックのすべての局所ディ
ストーションを加算することにより、現画像１００上の
現画像第２フィールドブロックと前符号化画像３００上
の各第２フィールド候補ブロックとの間のそれぞれのデ
ィストーションを算出する。
ン算出ユニット３０００は、サーチウィンドウ４００内
の複数の第２フィールド候補ブロックに対して、まず、
各第２フィールド候補ブロック毎に、現画像第２フィー
ルドブロックの画素データと位置的に対応する各第２フ
ィールド候補ブロックの画素データから現画像第２フィ
ールドブロックの画素データを減算し、減算した結果を
さらに正数変換することで、各画素毎の局所ディストー
ションを求める。次いで、各第２フィールド候補ブロッ
ク毎に第２フィールド候補ブロックのすべての局所ディ
ストーションを加算することにより、現画像１００上の
現画像第２フィールドブロックと前符号化画像３００上
の各第２フィールド候補ブロックとの間のそれぞれのデ
ィストーションを算出する。
【０１０５】ここで、現画像第１フィールドブロックの
画素データと複数の第１フィールド候補ブロックの画素
データに基づいて求められるそれぞれのディストーショ
ンを第１フィールドブロックディストーションと呼び、
現画像第２フィールドブロックの画素データと複数の第
２フィールド候補ブロックの画素データに基づいて求め
られるそれぞれのディストーションを第２フィールドブ
ロックディストーションと呼ぶとする。
画素データと複数の第１フィールド候補ブロックの画素
データに基づいて求められるそれぞれのディストーショ
ンを第１フィールドブロックディストーションと呼び、
現画像第２フィールドブロックの画素データと複数の第
２フィールド候補ブロックの画素データに基づいて求め
られるそれぞれのディストーションを第２フィールドブ
ロックディストーションと呼ぶとする。
【０１０６】フィールドブロック特定ユニット４０００
は、フィールドブロックディストーション算出ユニット
３０００で算出された複数の第１フィールドブロックデ
ィストーションの中から最小の第１フィールドブロック
ディストーションを検出し、検出された最小の第１フィ
ールドブロックディストーションに対応する第１フィー
ルド候補ブロックのサーチウィンドウ４００内の位置情
報に基づいて現画像第１フィールドブロックの動きベク
トルを特定するとともに、フィールドブロックディスト
ーション算出ユニット３０００で算出された複数の第２
フィールドブロックディストーションの中から最小の第
２フィールドブロックディストーションを検出し、検出
された最小の第２フィールドブロックディストーション
が算出された第２フィールド候補ブロックのサーチウィ
ンドウ４００内の位置情報に基づいて現画像第２フィー
ルドブロックの動きベクトルを特定する。
は、フィールドブロックディストーション算出ユニット
３０００で算出された複数の第１フィールドブロックデ
ィストーションの中から最小の第１フィールドブロック
ディストーションを検出し、検出された最小の第１フィ
ールドブロックディストーションに対応する第１フィー
ルド候補ブロックのサーチウィンドウ４００内の位置情
報に基づいて現画像第１フィールドブロックの動きベク
トルを特定するとともに、フィールドブロックディスト
ーション算出ユニット３０００で算出された複数の第２
フィールドブロックディストーションの中から最小の第
２フィールドブロックディストーションを検出し、検出
された最小の第２フィールドブロックディストーション
が算出された第２フィールド候補ブロックのサーチウィ
ンドウ４００内の位置情報に基づいて現画像第２フィー
ルドブロックの動きベクトルを特定する。
【０１０７】ここで、現画像第１フィールドブロックの
動きベクトルを第１フィールド動きベクトルＭＶＦｉ１
と呼び、現画像第２フィールドブロックの動きベクトル
を第２フィールド動きベクトルＭＶＦｉ２と呼ぶとす
る。フレームブロックディストーション算出ユニット５
０００は、フィールドブロックディストーション算出ユ
ニット３０００で算出された複数の第１フィールドブロ
ックディストーションおよび第２フィールドブロックデ
ィストーションに対して、サーチウィンドウ４００内の
複数のフレーム候補ブロック５００に対応するように、
各第１フィールドブロックディストーションと各第２フ
ィールドブロックディストーションを加算して、現画像
フレームブロック２００を現符号化ブロックとする複数
のディストーションを算出する。ここで、現画像フレー
ムブロック２００の各フレーム候補ブロック５００に対
応する各ディストーションをフレームブロックディスト
ーションと呼ぶとする。
動きベクトルを第１フィールド動きベクトルＭＶＦｉ１
と呼び、現画像第２フィールドブロックの動きベクトル
を第２フィールド動きベクトルＭＶＦｉ２と呼ぶとす
る。フレームブロックディストーション算出ユニット５
０００は、フィールドブロックディストーション算出ユ
ニット３０００で算出された複数の第１フィールドブロ
ックディストーションおよび第２フィールドブロックデ
ィストーションに対して、サーチウィンドウ４００内の
複数のフレーム候補ブロック５００に対応するように、
各第１フィールドブロックディストーションと各第２フ
ィールドブロックディストーションを加算して、現画像
フレームブロック２００を現符号化ブロックとする複数
のディストーションを算出する。ここで、現画像フレー
ムブロック２００の各フレーム候補ブロック５００に対
応する各ディストーションをフレームブロックディスト
ーションと呼ぶとする。
【０１０８】フレームブロック特定ユニット６０００
は、フレームブロックディストーション算出ユニット５
０００によって算出された複数のフレームブロックディ
ストーションの中から最小のフレームブロックディスト
ーションを検出し、検出された最小のフレームディスト
ーションに対応するフレーム候補ブロック５００の位置
情報に基づいて現画像フレームブロック２００の動きベ
クトルを特定する。ここで、現画像フレームブロック２
００の動きベクトルをフレーム動きベクトルＭＶＦＲと
呼ぶとする。
は、フレームブロックディストーション算出ユニット５
０００によって算出された複数のフレームブロックディ
ストーションの中から最小のフレームブロックディスト
ーションを検出し、検出された最小のフレームディスト
ーションに対応するフレーム候補ブロック５００の位置
情報に基づいて現画像フレームブロック２００の動きベ
クトルを特定する。ここで、現画像フレームブロック２
００の動きベクトルをフレーム動きベクトルＭＶＦＲと
呼ぶとする。
【０１０９】信号出力ユニット７０００は、現画像ブロ
ックデータ出力ユニット１０００、サーチウィンドウデ
ータ出力ユニット２０００、フィールドブロックディス
トーション算出ユニット３０００、フィールドブロック
特定ユニット４０００、フレームブロックディストーシ
ョン算出ユニット５０００およびフレームブロック特定
ユニット６０００の動作を制御する。
ックデータ出力ユニット１０００、サーチウィンドウデ
ータ出力ユニット２０００、フィールドブロックディス
トーション算出ユニット３０００、フィールドブロック
特定ユニット４０００、フレームブロックディストーシ
ョン算出ユニット５０００およびフレームブロック特定
ユニット６０００の動作を制御する。
【０１１０】さらに、現画像フレームブロック２００お
よびサーチウィンドウ４００について説明する。まず、
現画像フレームブロック２００のサイズは、任意のサイ
ズでよいが、本実施例１では説明を容易にするため、図
２（ａ）に示すように、現画像フレームブロック２００
が４行２列の画素データによって構成されるものとし、
第１フィールドブロックを２行２列の画素データ a(0,0),a(0,1),a(1,0),a(1,1) によって表し、第２フィールドブロックを２行２列の画
素データ b(0,0),b(0,1),b(1,0),b(1,1) によって表すことにする。
よびサーチウィンドウ４００について説明する。まず、
現画像フレームブロック２００のサイズは、任意のサイ
ズでよいが、本実施例１では説明を容易にするため、図
２（ａ）に示すように、現画像フレームブロック２００
が４行２列の画素データによって構成されるものとし、
第１フィールドブロックを２行２列の画素データ a(0,0),a(0,1),a(1,0),a(1,1) によって表し、第２フィールドブロックを２行２列の画
素データ b(0,0),b(0,1),b(1,0),b(1,1) によって表すことにする。
【０１１１】次に、サーチウィンドウ４００のサイズ
は、現画像フレームブロック２００より大きければ任意
のサイズでよいが、図３に示すように、現画像フレーム
ブロック２００に対して水平方向に−１〜＋１画素、垂
直方向に−２〜＋２画素広げた８行４列の画素データか
ら構成されるものとし、第１フィールドを４行４列の画
素データ c(0,0),c(1,0),c(2,0),c(3,0) ,c(0,1),c(1,1),c(2,1),c(3,1) ,c(0,2),c(1,2),c(2,2),c(3,2) ,c(0,3),c(1,3),c(2,3),c(3,3) によって表し、第２フィールドを４行４列の画素データ d(0,0),d(1,0),d(2,0),d(3,0) ,d(0,1),d(1,1),d(2,1),d(3,1) ,d(0,2),d(1,2),d(2,2),d(3,2) ,d(0,3),d(1,3),d(2,3),d(3,3) によって表すことにする。
は、現画像フレームブロック２００より大きければ任意
のサイズでよいが、図３に示すように、現画像フレーム
ブロック２００に対して水平方向に−１〜＋１画素、垂
直方向に−２〜＋２画素広げた８行４列の画素データか
ら構成されるものとし、第１フィールドを４行４列の画
素データ c(0,0),c(1,0),c(2,0),c(3,0) ,c(0,1),c(1,1),c(2,1),c(3,1) ,c(0,2),c(1,2),c(2,2),c(3,2) ,c(0,3),c(1,3),c(2,3),c(3,3) によって表し、第２フィールドを４行４列の画素データ d(0,0),d(1,0),d(2,0),d(3,0) ,d(0,1),d(1,1),d(2,1),d(3,1) ,d(0,2),d(1,2),d(2,2),d(3,2) ,d(0,3),d(1,3),d(2,3),d(3,3) によって表すことにする。
【０１１２】本実施例１の動きベクトル探索装置は、現
画像第１フィールドブロックの画素データとサーチウィ
ンドウ４００内の９個の第１フィールド候補ブロックの
画素データに基づいて第１フィールドブロックディスト
ーションを算出するとともに、現画像第２フィールドブ
ロックの画素データとサーチウィンドウ４００内の９個
の第２フィールド候補ブロックの画素データに基づいて
第２フィールドブロックディストーションを算出し、次
いで、算出された各第１フィールドブロックディストー
ションと各第２フィールドブロックディストーションを
加算して、現画像フレームブロック２００の画素データ
とサーチウィンドウ４００内の９個のフレーム候補ブロ
ック５００の画素データとの間のフレームブロックディ
ストーションを算出し、それぞれ全点探索法で第１フィ
ールド動きベクトルＭＶＦｉ１、第２フィールド動きベ
クトルＭＶＦｉ２およびフレーム動きベクトルＭＶＦＲ
を求めるものである。
画像第１フィールドブロックの画素データとサーチウィ
ンドウ４００内の９個の第１フィールド候補ブロックの
画素データに基づいて第１フィールドブロックディスト
ーションを算出するとともに、現画像第２フィールドブ
ロックの画素データとサーチウィンドウ４００内の９個
の第２フィールド候補ブロックの画素データに基づいて
第２フィールドブロックディストーションを算出し、次
いで、算出された各第１フィールドブロックディストー
ションと各第２フィールドブロックディストーションを
加算して、現画像フレームブロック２００の画素データ
とサーチウィンドウ４００内の９個のフレーム候補ブロ
ック５００の画素データとの間のフレームブロックディ
ストーションを算出し、それぞれ全点探索法で第１フィ
ールド動きベクトルＭＶＦｉ１、第２フィールド動きベ
クトルＭＶＦｉ２およびフレーム動きベクトルＭＶＦＲ
を求めるものである。
【０１１３】次に、信号出力ユニット７０００について
説明する。図４に示すように、信号出力ユニット７００
０は、出力端子Ｐ１〜Ｐ１０を有し、これらの出力端子
Ｐ１〜Ｐ１０から出力されるそれぞれの信号によって上
記各ユニットを制御する。また、これらの信号は、２値
のパルス信号であり、ローレベルのときは０を表し、ハ
イレベルのときは１を表す。以下、図５〜図９に示され
たタイムチャートに基づいてこれらの信号を説明する。
説明する。図４に示すように、信号出力ユニット７００
０は、出力端子Ｐ１〜Ｐ１０を有し、これらの出力端子
Ｐ１〜Ｐ１０から出力されるそれぞれの信号によって上
記各ユニットを制御する。また、これらの信号は、２値
のパルス信号であり、ローレベルのときは０を表し、ハ
イレベルのときは１を表す。以下、図５〜図９に示され
たタイムチャートに基づいてこれらの信号を説明する。
【０１１４】ここで、図５、図６および図９に示された
Ｒは、現画像ブロックデータ出力ユニット１０００から
出力端子Ｒを通して出力された現画像フレームブロック
２００の画素データを示し、Ｓ０およびＳ１は、サーチ
ウィンドウデータ出力ユニット２０００から出力端子Ｓ
０およびＳ１を通して出力されたそれぞれのサーチウィ
ンドウ４００の画素データを示す。
Ｒは、現画像ブロックデータ出力ユニット１０００から
出力端子Ｒを通して出力された現画像フレームブロック
２００の画素データを示し、Ｓ０およびＳ１は、サーチ
ウィンドウデータ出力ユニット２０００から出力端子Ｓ
０およびＳ１を通して出力されたそれぞれのサーチウィ
ンドウ４００の画素データを示す。
【０１１５】出力端子Ｐ１から出力されるクロックパル
ス信号ＣＫ１は、周期の１／２のパルス幅をもつ信号で
あり、現画像ブロックデータ出力ユニット１０００、サ
ーチウィンドウデータ出力ユニット２０００およびフィ
ールドブロックディストーション算出ユニット３０００
に出力される。現画像ブロックデータ出力ユニット１０
００およびサーチウィンドウデータ出力ユニット２００
０は、このクロックパルス信号ＣＫ１のダウンエッジに
同期してフィールドブロックディストーション算出ユニ
ット３０００にそれぞれの画素データを出力する。ま
た、フィールドブロックディストーション算出ユニット
３０００は、このクロックパルス信号ＣＫ１の立ち上り
に同期して現画像ブロックデータ出力ユニット１０００
およびサーチウィンドウデータ出力ユニット２０００か
ら出力された画素データを入力する。
ス信号ＣＫ１は、周期の１／２のパルス幅をもつ信号で
あり、現画像ブロックデータ出力ユニット１０００、サ
ーチウィンドウデータ出力ユニット２０００およびフィ
ールドブロックディストーション算出ユニット３０００
に出力される。現画像ブロックデータ出力ユニット１０
００およびサーチウィンドウデータ出力ユニット２００
０は、このクロックパルス信号ＣＫ１のダウンエッジに
同期してフィールドブロックディストーション算出ユニ
ット３０００にそれぞれの画素データを出力する。ま
た、フィールドブロックディストーション算出ユニット
３０００は、このクロックパルス信号ＣＫ１の立ち上り
に同期して現画像ブロックデータ出力ユニット１０００
およびサーチウィンドウデータ出力ユニット２０００か
ら出力された画素データを入力する。
【０１１６】また、図５に示すように、サーチウィンド
ウデータ出力ユニット２０００から出力された最初の画
素データがフィールドディストーション算出ユニット３
０００に入力されるクロックパルス信号ＣＫ１のパルス
を１クロック目（Ｃ１）として数えることにする。出力
端子Ｐ２から出力されるパルス信号ＣＫ２は、クロック
パルス信号ＣＫ１と同じ動作を行う信号であり、フィー
ルドブロックディストーション算出ユニット３０００、
フィールドブロック特定ユニット４０００、フレームブ
ロックディストーション算出ユニット５０００およびフ
レームブロック特定ユニット６０００に出力される。
ウデータ出力ユニット２０００から出力された最初の画
素データがフィールドディストーション算出ユニット３
０００に入力されるクロックパルス信号ＣＫ１のパルス
を１クロック目（Ｃ１）として数えることにする。出力
端子Ｐ２から出力されるパルス信号ＣＫ２は、クロック
パルス信号ＣＫ１と同じ動作を行う信号であり、フィー
ルドブロックディストーション算出ユニット３０００、
フィールドブロック特定ユニット４０００、フレームブ
ロックディストーション算出ユニット５０００およびフ
レームブロック特定ユニット６０００に出力される。
【０１１７】出力端子Ｐ３から出力されるパルス信号Ｓ
Ｕは、クロックパルス信号ＣＫ１の８倍の周期、８倍の
パルス幅をもち、クロックパルス信号ＣＫ１の４クロッ
ク目（Ｃ４）のダウンエッジに同期してローレベルから
ハイレベルに立ち上がるように出力され、以後クロック
パルス信号ＣＫ１の８パルス毎に出力される。パルス信
号ＳＵは、フィールドブロックディストーション算出ユ
ニット３０００に出力される。
Ｕは、クロックパルス信号ＣＫ１の８倍の周期、８倍の
パルス幅をもち、クロックパルス信号ＣＫ１の４クロッ
ク目（Ｃ４）のダウンエッジに同期してローレベルから
ハイレベルに立ち上がるように出力され、以後クロック
パルス信号ＣＫ１の８パルス毎に出力される。パルス信
号ＳＵは、フィールドブロックディストーション算出ユ
ニット３０００に出力される。
【０１１８】出力端子Ｐ４から出力されるパルス信号Ｓ
Ｌは、クロックパルス信号ＣＫ１の４倍の周期、４倍の
パルス幅をもち、パルス信号ＳＬは、初期状態がハイレ
ベルであり、クロックパルス信号ＣＫ１の２クロック目
（Ｃ２）のダウンエッジに同期してハイレベルからロー
レベルにダウンし、クロックパルス信号ＣＫ１の４クロ
ック目（Ｃ４）のダウンエッジに同期してローレベルか
らハイレベルに立ち上がるように出力され、以後クロッ
クパルス信号ＣＫ１の４パルス毎に出力される。パルス
信号ＳＬは、フィールドブロックディストーション算出
ユニット３０００に出力される。
Ｌは、クロックパルス信号ＣＫ１の４倍の周期、４倍の
パルス幅をもち、パルス信号ＳＬは、初期状態がハイレ
ベルであり、クロックパルス信号ＣＫ１の２クロック目
（Ｃ２）のダウンエッジに同期してハイレベルからロー
レベルにダウンし、クロックパルス信号ＣＫ１の４クロ
ック目（Ｃ４）のダウンエッジに同期してローレベルか
らハイレベルに立ち上がるように出力され、以後クロッ
クパルス信号ＣＫ１の４パルス毎に出力される。パルス
信号ＳＬは、フィールドブロックディストーション算出
ユニット３０００に出力される。
【０１１９】出力端子Ｐ５から出力されるパルス信号Ｌ
Ｄ１は、クロックパルス信号ＣＫ１のパルス幅の４倍の
パルス幅をもち、クロックパルス信号ＣＫ１の１４クロ
ック目（Ｃ１４）のダウンエッジに同期して出力され、
以後クロックパルス信号ＣＫ１の８パルス毎に出力され
る。パルス信号ＬＤ１は、フィールドブロックディスト
ーション算出ユニット３０００およびフィールドブロッ
ク特定ユニット４０００に出力される。
Ｄ１は、クロックパルス信号ＣＫ１のパルス幅の４倍の
パルス幅をもち、クロックパルス信号ＣＫ１の１４クロ
ック目（Ｃ１４）のダウンエッジに同期して出力され、
以後クロックパルス信号ＣＫ１の８パルス毎に出力され
る。パルス信号ＬＤ１は、フィールドブロックディスト
ーション算出ユニット３０００およびフィールドブロッ
ク特定ユニット４０００に出力される。
【０１２０】出力端子Ｐ６から出力されるパルス信号Ｌ
Ｄ２は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の２４クロック目（Ｃ
２４）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ１の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ２は、フィールドブロック特定ユニット４０００お
よびフレームブロック特定ユニット６０００に出力され
る。
Ｄ２は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の２４クロック目（Ｃ
２４）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ１の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ２は、フィールドブロック特定ユニット４０００お
よびフレームブロック特定ユニット６０００に出力され
る。
【０１２１】出力端子Ｐ７から出力されるパルス信号Ｌ
Ｄ３は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の２６クロック目（Ｃ
２６）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ２の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ３は、フレームブロック特定ユニット６０００に出
力される。
Ｄ３は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の２６クロック目（Ｃ
２６）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ２の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ３は、フレームブロック特定ユニット６０００に出
力される。
【０１２２】出力端子Ｐ８から出力されるパルス信号Ｃ
ＴＥは、クロックパルス信号ＣＫ１の２倍の周期、２倍
のパルス幅をもち、パルス信号ＣＴＥは、クロックパル
ス信号ＣＫ１の１クロック目（Ｃ１）のダウンエッジに
同期してローレベルからハイレベルに立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の２パルス毎
に出力される。パルス信号ＣＴＥは、フィールドブロッ
ク特定ユニット４０００、フレームブロックディストー
ション算出ユニット５０００およびフレームブロック特
定ユニット６０００に出力される。
ＴＥは、クロックパルス信号ＣＫ１の２倍の周期、２倍
のパルス幅をもち、パルス信号ＣＴＥは、クロックパル
ス信号ＣＫ１の１クロック目（Ｃ１）のダウンエッジに
同期してローレベルからハイレベルに立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の２パルス毎
に出力される。パルス信号ＣＴＥは、フィールドブロッ
ク特定ユニット４０００、フレームブロックディストー
ション算出ユニット５０００およびフレームブロック特
定ユニット６０００に出力される。
【０１２３】出力端子Ｐ９から出力されるパルス信号Ｓ
ＭＶ１は、クロックパルス信号ＣＫ１の２倍のパルス幅
をもち、パルス信号ＳＭＶ１は、クロックパルス信号Ｃ
Ｋ１の３０クロック目（Ｃ３０）のダウンエッジに同期
して立ち上がるように出力され、以後クロックパルス信
号ＣＫ１の８パルス毎に出力される。パルス信号ＳＭＶ
１は、フィールドブロック特定ユニット４０００に出力
される。
ＭＶ１は、クロックパルス信号ＣＫ１の２倍のパルス幅
をもち、パルス信号ＳＭＶ１は、クロックパルス信号Ｃ
Ｋ１の３０クロック目（Ｃ３０）のダウンエッジに同期
して立ち上がるように出力され、以後クロックパルス信
号ＣＫ１の８パルス毎に出力される。パルス信号ＳＭＶ
１は、フィールドブロック特定ユニット４０００に出力
される。
【０１２４】出力端子Ｐ１０から出力されるパルス信号
ＳＭＶ２は、クロックパルス信号ＣＫ１の２倍のパルス
幅をもち、クロックパルス信号ＣＫ１の３１クロック目
（Ｃ３１）のダウンエッジに同期して立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の８パルス毎
にパルス信号ＳＭＶ１のダウンエッジに同期するように
出力される。パルス信号ＳＭＶ２は、フィールドブロッ
ク特定ユニット４０００およびフレームブロック特定ユ
ニット６０００に出力される。
ＳＭＶ２は、クロックパルス信号ＣＫ１の２倍のパルス
幅をもち、クロックパルス信号ＣＫ１の３１クロック目
（Ｃ３１）のダウンエッジに同期して立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の８パルス毎
にパルス信号ＳＭＶ１のダウンエッジに同期するように
出力される。パルス信号ＳＭＶ２は、フィールドブロッ
ク特定ユニット４０００およびフレームブロック特定ユ
ニット６０００に出力される。
【０１２５】また、図５、図６および図９に示すよう
に、現符号化ブロックデータ出力ユニット１０００は、
クロックパルス信号ＣＫ１の１３クロック目（Ｃ１３）
のダウンエッジから１パルス毎にそれぞれのパルスのダ
ウンエッジに同期して現画像フレームブロック２００の
画素データを a(0,0),b(0,0),a(0,1),b(0,1) ,a(1,1),b(1,1),a(1,0),b(1,0) の順に出力する。
に、現符号化ブロックデータ出力ユニット１０００は、
クロックパルス信号ＣＫ１の１３クロック目（Ｃ１３）
のダウンエッジから１パルス毎にそれぞれのパルスのダ
ウンエッジに同期して現画像フレームブロック２００の
画素データを a(0,0),b(0,0),a(0,1),b(0,1) ,a(1,1),b(1,1),a(1,0),b(1,0) の順に出力する。
【０１２６】また、サーチウィンドウデータ出力ユニッ
ト２０００は、クロックパルス信号ＣＫ１の１パルス毎
にそれぞれのパルスのダウンエッジに同期してサーチウ
ィンドウ４００の画素データを出力端子Ｓ０およびＳ１
から出力される。すなわち、サーチウィンドウ４００の
画素データは、出力端子Ｓ０から c(0,1),d(0,1),c(0,0),d(0,0) ,c(1,0),d(1,0),c(1,1),d(1,1) ,c(2,1),d(2,1),c(2,0),d(2,0) ,c(3,0),d(3,0),c(3,1),d(3,1) の順に出力され、同時に、出力端子Ｓ１から c(0,3),d(0,3),c(0,2),d(0,2) ,c(1,2),d(1,2),c(1,3),d(1,3) ,c(2,3),d(2,3),c(2,2),d(2,2) ,c(3,2),d(3,2),c(3,3),d(3,3) の順に出力される。
ト２０００は、クロックパルス信号ＣＫ１の１パルス毎
にそれぞれのパルスのダウンエッジに同期してサーチウ
ィンドウ４００の画素データを出力端子Ｓ０およびＳ１
から出力される。すなわち、サーチウィンドウ４００の
画素データは、出力端子Ｓ０から c(0,1),d(0,1),c(0,0),d(0,0) ,c(1,0),d(1,0),c(1,1),d(1,1) ,c(2,1),d(2,1),c(2,0),d(2,0) ,c(3,0),d(3,0),c(3,1),d(3,1) の順に出力され、同時に、出力端子Ｓ１から c(0,3),d(0,3),c(0,2),d(0,2) ,c(1,2),d(1,2),c(1,3),d(1,3) ,c(2,3),d(2,3),c(2,2),d(2,2) ,c(3,2),d(3,2),c(3,3),d(3,3) の順に出力される。
【０１２７】次に、動きベクトル探索装置のさらに具体
的な構成を説明する。フィールドブロックディストーシ
ョン算出ユニット３０００は、図１０に示すように、２
次元配列プロセッサグループ３１００、入力レジスタグ
ループ３２００、第１サイドレジスタグループ３３０
０、第２サイドレジスタグループ３４００から構成され
ている。
的な構成を説明する。フィールドブロックディストーシ
ョン算出ユニット３０００は、図１０に示すように、２
次元配列プロセッサグループ３１００、入力レジスタグ
ループ３２００、第１サイドレジスタグループ３３０
０、第２サイドレジスタグループ３４００から構成され
ている。
【０１２８】２次元配列プロセッサグループ３１００
は、さらに、９個のプロセッサエレメント PE(0,0),PE(1,0),PE(2,0) ,PE(0,1),PE(1,1),PE(2,1) ,PE(0,2),PE(1,2),PE(2,2) から構成され、入力レジスタグループ３２００は、さら
に、３個の入力レジスタ IR(3,0),IR(3,1),IR(3,2)) から構成され、第１サイドレジスタグループ３３００
は、さらに、４個の第１サイドレジスタ SR(0,ー1),SR(1,-1),SR(2,-1),SR(3,-1) から構成され、第２サイドレジスタグループ３４００
は、さらに、４個の第２サイドレジスタ SR(0,3),SR(1,3),SR(2,3),SR(3,3) から構成されている。
は、さらに、９個のプロセッサエレメント PE(0,0),PE(1,0),PE(2,0) ,PE(0,1),PE(1,1),PE(2,1) ,PE(0,2),PE(1,2),PE(2,2) から構成され、入力レジスタグループ３２００は、さら
に、３個の入力レジスタ IR(3,0),IR(3,1),IR(3,2)) から構成され、第１サイドレジスタグループ３３００
は、さらに、４個の第１サイドレジスタ SR(0,ー1),SR(1,-1),SR(2,-1),SR(3,-1) から構成され、第２サイドレジスタグループ３４００
は、さらに、４個の第２サイドレジスタ SR(0,3),SR(1,3),SR(2,3),SR(3,3) から構成されている。
【０１２９】ここで、プロセッサエレメントＰＥ（ｘ，
ｙ）、入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）のｘ，ｙは、プロセッサエレメントＰＥ（０，０）
を原点とする各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）の位置を表す。図１０におけ
る水平方向の位置が ｘ＝０，１，２，３ で表され、図１０における垂直方向の位置が、ＰＥ
（０，０）を原点に下方向をプラスとして、 ｙ＝−１，０，１，２，３ で表されている。
ｙ）、入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）のｘ，ｙは、プロセッサエレメントＰＥ（０，０）
を原点とする各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）の位置を表す。図１０におけ
る水平方向の位置が ｘ＝０，１，２，３ で表され、図１０における垂直方向の位置が、ＰＥ
（０，０）を原点に下方向をプラスとして、 ｙ＝−１，０，１，２，３ で表されている。
【０１３０】フィールドブロックディストーション算出
ユニット３０００は、まず、サーチウィンドウデータ出
力ユニット２０００から出力されたサーチウィンドウ４
００の画素データを入力レジスタＩＲ（３，０）および
入力レジスタＩＲ（３，２）に入力し、次いで、入力さ
れた画素データを各プロセッサエレメントＰＥ（ｘ，
ｙ）および各レジスタ（ｘ，ｙ）間で図１０における上
方向、下方向および左方向に転送する。
ユニット３０００は、まず、サーチウィンドウデータ出
力ユニット２０００から出力されたサーチウィンドウ４
００の画素データを入力レジスタＩＲ（３，０）および
入力レジスタＩＲ（３，２）に入力し、次いで、入力さ
れた画素データを各プロセッサエレメントＰＥ（ｘ，
ｙ）および各レジスタ（ｘ，ｙ）間で図１０における上
方向、下方向および左方向に転送する。
【０１３１】各プロセッサエレメントＰＥ（ｘ，ｙ）
は、サーチウィンドウ４００の画像データを転送して保
持するとともに、現画像ブロックデータ出力ユニット１
０００から出力された現画像フレームブロック２００の
画素データを入力し、入力された現画像フレームブロッ
ク２００の画素データおよび現画像フレームブロック２
００の画素データと位置的に対応するサーチウィンドウ
４００の各候補ブロック５００の画素データに基づいて
時分割処理によって第１フィールドブロックディストー
ションおよび第２フィールドブロックディストーション
を算出し、算出されたそれぞれの第１フィールドブロッ
クディストーションおよび第２フィールドブロックディ
ストーションをフィールドブロック特定ユニット４００
０およびフレームブロックディストーション算出ユニッ
ト５０００に出力する。
は、サーチウィンドウ４００の画像データを転送して保
持するとともに、現画像ブロックデータ出力ユニット１
０００から出力された現画像フレームブロック２００の
画素データを入力し、入力された現画像フレームブロッ
ク２００の画素データおよび現画像フレームブロック２
００の画素データと位置的に対応するサーチウィンドウ
４００の各候補ブロック５００の画素データに基づいて
時分割処理によって第１フィールドブロックディストー
ションおよび第２フィールドブロックディストーション
を算出し、算出されたそれぞれの第１フィールドブロッ
クディストーションおよび第２フィールドブロックディ
ストーションをフィールドブロック特定ユニット４００
０およびフレームブロックディストーション算出ユニッ
ト５０００に出力する。
【０１３２】各入力レジスタＩＲ（ｘ，ｙ）は、サーチ
ウィンドウ４００の画素データを保持して転送するバッ
ファであり、現画像ブロックデータ出力ユニット１００
０から出力された現画像第１フィールドブロックおよび
現画像第２フィールドブロックの画素データが、それぞ
れサーチウィンドウデータ出力ユニット２０００から出
力された各第１フィールド候補ブロックの画素データお
よび各第２フィールド候補ブロックの画素データと各プ
ロセッサエレメントＰＥ（ｘ，ｙ）において位置的に対
応するように第１および第２サイドレジスタＳＲ（ｘ，
ｙ）とともに設けられている。
ウィンドウ４００の画素データを保持して転送するバッ
ファであり、現画像ブロックデータ出力ユニット１００
０から出力された現画像第１フィールドブロックおよび
現画像第２フィールドブロックの画素データが、それぞ
れサーチウィンドウデータ出力ユニット２０００から出
力された各第１フィールド候補ブロックの画素データお
よび各第２フィールド候補ブロックの画素データと各プ
ロセッサエレメントＰＥ（ｘ，ｙ）において位置的に対
応するように第１および第２サイドレジスタＳＲ（ｘ，
ｙ）とともに設けられている。
【０１３３】また、入力レジスタＩＲ（３，０）は、サ
ーチウィンドウデータ出力ユニット２０００の出力端子
Ｓ０と電気的に接続され、入力レジスタＩＲ（３，２）
は、サーチウィンドウデータ出力ユニット２０００の出
力端子Ｓ１と電気的に接続される。各第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）は、サーチウィンドウ４００の画素データを保持し
て転送するバッファであり、各プロセッサエレメントＰ
Ｅ（ｘ，ｙ）およびレジスタ（ｘ，ｙ）に入力された各
画素データを全体として図１０における上下方向に転送
するように設けられている。
ーチウィンドウデータ出力ユニット２０００の出力端子
Ｓ０と電気的に接続され、入力レジスタＩＲ（３，２）
は、サーチウィンドウデータ出力ユニット２０００の出
力端子Ｓ１と電気的に接続される。各第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）は、サーチウィンドウ４００の画素データを保持し
て転送するバッファであり、各プロセッサエレメントＰ
Ｅ（ｘ，ｙ）およびレジスタ（ｘ，ｙ）に入力された各
画素データを全体として図１０における上下方向に転送
するように設けられている。
【０１３４】次に、各プロセッサエレメントＰＥ（ｘ，
ｙ）の端子配置およびブロック図を説明する。図１１に
示すように、プロセッサエレメントＰＥ（ｘ，ｙ）は、
入力端子ＹＵｉ，ＹＤｉ，ＹＬｉ，ＤｉおよびＸ並びに
出力端子ＹＵｏ，ＹＤｏ，ＹＬｏおよびＤｏを有し、さ
らに、図４に示された信号出力ユニット７０００の出力
端子Ｐ１〜Ｐ５に接続された図示しない入力端子を有し
ている。
ｙ）の端子配置およびブロック図を説明する。図１１に
示すように、プロセッサエレメントＰＥ（ｘ，ｙ）は、
入力端子ＹＵｉ，ＹＤｉ，ＹＬｉ，ＤｉおよびＸ並びに
出力端子ＹＵｏ，ＹＤｏ，ＹＬｏおよびＤｏを有し、さ
らに、図４に示された信号出力ユニット７０００の出力
端子Ｐ１〜Ｐ５に接続された図示しない入力端子を有し
ている。
【０１３５】図１２に示すように、プロセッサエレメン
トＰＥ（ｘ，ｙ）は、さらに、転送方向選択部３６０
０、ディストーション算出部３７００およびディストー
ション転送部３８００から構成されている。まず、転送
方向選択部３６００は、セレクタ３６０１、第１フリッ
プフロップ３６０２および第２フリップフロップ３６０
３から構成される。
トＰＥ（ｘ，ｙ）は、さらに、転送方向選択部３６０
０、ディストーション算出部３７００およびディストー
ション転送部３８００から構成されている。まず、転送
方向選択部３６００は、セレクタ３６０１、第１フリッ
プフロップ３６０２および第２フリップフロップ３６０
３から構成される。
【０１３６】セレクタ３６０１は、入力端子Ｓ０，Ｓ
１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力端子Ｓ
０は、信号出力ユニット７０００の出力端子Ｐ３に電気
的に接続され、入力端子Ｓ１は、信号出力ユニット７０
００の出力端子Ｐ４に電気的に接続される。入力端子Ａ
は、入力端子ＹＤｉを介してプロセッサエレメントＰＥ
（ｘ，ｙ−１）または後述する第１サイドレジスタＳＲ
（ｘ，−１）の出力端子ＹＤｏに電気的に接続される。
入力端子Ｂは、入力端子をＹＵｉを介してプロセッサエ
レメントＰＥ（ｘ，ｙ＋１）または後述する第２サイド
レジスタＳＲ（ｘ，３）の出力端子ＹＤｏに電気的に接
続される。入力端子Ｃは、入力端子ＹＬｉを介してプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）または後述する入
力レジスタＩＲ（３，ｙ）の出力端子ＹＬｏに電気的に
接続される。出力端子Ｙは、第１フリップフロップ３６
０２の入力端子ｉに電気的に接続される。
１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力端子Ｓ
０は、信号出力ユニット７０００の出力端子Ｐ３に電気
的に接続され、入力端子Ｓ１は、信号出力ユニット７０
００の出力端子Ｐ４に電気的に接続される。入力端子Ａ
は、入力端子ＹＤｉを介してプロセッサエレメントＰＥ
（ｘ，ｙ−１）または後述する第１サイドレジスタＳＲ
（ｘ，−１）の出力端子ＹＤｏに電気的に接続される。
入力端子Ｂは、入力端子をＹＵｉを介してプロセッサエ
レメントＰＥ（ｘ，ｙ＋１）または後述する第２サイド
レジスタＳＲ（ｘ，３）の出力端子ＹＤｏに電気的に接
続される。入力端子Ｃは、入力端子ＹＬｉを介してプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）または後述する入
力レジスタＩＲ（３，ｙ）の出力端子ＹＬｏに電気的に
接続される。出力端子Ｙは、第１フリップフロップ３６
０２の入力端子ｉに電気的に接続される。
【０１３７】セレクタ３６０１は、信号出力ユニット７
０００から出力された信号ＳＵ，ＳＬをそれぞれ入力端
子Ｓ０，Ｓ１を通して入力し、入力された信号ＳＵ，Ｓ
Ｌに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの入力端
子と出力端子Ｙを電気的に接続する切換器であり、信号
ＳＵ，ＳＬが、それぞれ０，０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、１，０のときには、入
力端子Ｂと出力端子Ｙを電気的に接続し、０，１および
１，１のときには、入力端子Ｃと出力端子Ｙを電気的に
接続する。
０００から出力された信号ＳＵ，ＳＬをそれぞれ入力端
子Ｓ０，Ｓ１を通して入力し、入力された信号ＳＵ，Ｓ
Ｌに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの入力端
子と出力端子Ｙを電気的に接続する切換器であり、信号
ＳＵ，ＳＬが、それぞれ０，０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、１，０のときには、入
力端子Ｂと出力端子Ｙを電気的に接続し、０，１および
１，１のときには、入力端子Ｃと出力端子Ｙを電気的に
接続する。
【０１３８】第１フリップフロップ３６０２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６０１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６０３の入力端子
ｉに電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６０１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６０３の入力端子
ｉに電気的に接続される。
【０１３９】第１フリップフロップ３６０２は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６０３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６０２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、ディストーション算出部３
７００の減算器３７０１の入力端子Ａに電気的に接続さ
れるとともに、出力端子ＹＵｏを介してプロセッサエレ
メントＰＥ（ｘ，ｙ−１）または後述する第１サイドレ
ジスタＳＲ（ｘ，−１）の入力端子ＹＵｉに電気的に接
続され、出力端子ＹＤｏを介してプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）または後述する第２サイドレジスタ
ＳＲ（ｘ，３）の入力端子ＹＤｉに電気的に接続され、
出力端子ＹＬｏを介してプロセッサエレメントＰＥ（ｘ
−１，ｙ）の入力端子ＹＬｉに電気的に接続される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６０３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６０２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、ディストーション算出部３
７００の減算器３７０１の入力端子Ａに電気的に接続さ
れるとともに、出力端子ＹＵｏを介してプロセッサエレ
メントＰＥ（ｘ，ｙ−１）または後述する第１サイドレ
ジスタＳＲ（ｘ，−１）の入力端子ＹＵｉに電気的に接
続され、出力端子ＹＤｏを介してプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）または後述する第２サイドレジスタ
ＳＲ（ｘ，３）の入力端子ＹＤｉに電気的に接続され、
出力端子ＹＬｏを介してプロセッサエレメントＰＥ（ｘ
−１，ｙ）の入力端子ＹＬｉに電気的に接続される。
【０１４０】第２フリップフロップ３６０３は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。ディストーション算出部３７００は、さらに、
減算器３７０１、正数変換器３７０２、論理積演算器３
７０３、加算器３７０４、第１フリップフロップ３７０
５および第２フリップフロップ３７０６から構成され
る。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。ディストーション算出部３７００は、さらに、
減算器３７０１、正数変換器３７０２、論理積演算器３
７０３、加算器３７０４、第１フリップフロップ３７０
５および第２フリップフロップ３７０６から構成され
る。
【０１４１】減算器３７０１は、入力端子Ａ，Ｂおよび
出力端子Ｙを有する。入力端子Ａは、転送方向選択部３
６００の第２フリップフロップ３６０３の出力端子ｏに
電気的に接続され、入力端子Ｂは、入力端子Ｘを介して
現画像ブロックデータ出力ユニット１０００の出力端子
Ｒに電気的に接続される。減算器３７０１は、入力端子
Ａを通して入力されたサーチウィンドウ４００の画素デ
ータから入力端子Ｂを通して入力された現画像フレーム
ブロック２００の画素データを減算して出力端子Ｙから
出力する。
出力端子Ｙを有する。入力端子Ａは、転送方向選択部３
６００の第２フリップフロップ３６０３の出力端子ｏに
電気的に接続され、入力端子Ｂは、入力端子Ｘを介して
現画像ブロックデータ出力ユニット１０００の出力端子
Ｒに電気的に接続される。減算器３７０１は、入力端子
Ａを通して入力されたサーチウィンドウ４００の画素デ
ータから入力端子Ｂを通して入力された現画像フレーム
ブロック２００の画素データを減算して出力端子Ｙから
出力する。
【０１４２】正数変換器３７０２は、入力端子および出
力端子を有する。入力端子は、減算器３７０１の出力端
子Ｙに電気的に接続され、出力端子は、加算器３７０４
の入力端子Ａに電気的に接続される。正数変換器３７０
２は、入力端子から入力されたデータを絶対値演算また
は二乗演算により正数データに変換して出力端子から出
力する。
力端子を有する。入力端子は、減算器３７０１の出力端
子Ｙに電気的に接続され、出力端子は、加算器３７０４
の入力端子Ａに電気的に接続される。正数変換器３７０
２は、入力端子から入力されたデータを絶対値演算また
は二乗演算により正数データに変換して出力端子から出
力する。
【０１４３】論理積演算器３７０３は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ５に電気的に接続され、入
力端子Ｂは、第２フリップフロップ３７０６の出力端子
ｏに電気的に接続され、出力端子Ｙは、加算器３７０４
の入力端子Ｂに電気的に接続される。論理積演算器３７
０３は、信号出力ユニット７０００から出力されたパル
ス信号ＬＤ１を入力端子Ａを通して入力し、第２フリッ
プフロップ３７０６の出力端子ｏから出力されたデータ
を入力端子Ｂを通して入力し、入力されたパルス信号Ｌ
Ｄ１を反転したデータと入力端子Ｂから入力されたデー
タとの論理積を演算し、その演算結果を出力端子Ｙに出
力する。ここで、信号ＬＤ１が０のときには、信号ＬＤ
１を反転したデータは、すべてのビットが１で表され、
入力端子Ｂを通して入力されたデータが論理積の演算結
果として出力端子Ｙに出力される。一方、信号ＬＤ１が
１のときには、信号ＬＤ１を反転したデータは、すべて
のビットが０で表され、そのままこのデータが論理積の
演算結果として出力端子Ｙに出力される。
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ５に電気的に接続され、入
力端子Ｂは、第２フリップフロップ３７０６の出力端子
ｏに電気的に接続され、出力端子Ｙは、加算器３７０４
の入力端子Ｂに電気的に接続される。論理積演算器３７
０３は、信号出力ユニット７０００から出力されたパル
ス信号ＬＤ１を入力端子Ａを通して入力し、第２フリッ
プフロップ３７０６の出力端子ｏから出力されたデータ
を入力端子Ｂを通して入力し、入力されたパルス信号Ｌ
Ｄ１を反転したデータと入力端子Ｂから入力されたデー
タとの論理積を演算し、その演算結果を出力端子Ｙに出
力する。ここで、信号ＬＤ１が０のときには、信号ＬＤ
１を反転したデータは、すべてのビットが１で表され、
入力端子Ｂを通して入力されたデータが論理積の演算結
果として出力端子Ｙに出力される。一方、信号ＬＤ１が
１のときには、信号ＬＤ１を反転したデータは、すべて
のビットが０で表され、そのままこのデータが論理積の
演算結果として出力端子Ｙに出力される。
【０１４４】加算器３７０４は、入力端子Ａ，Ｂおよび
出力端子Ｙを有する。入力端子Ａは、正数変換器３７０
２の出力端子に電気的に接続され、入力端子Ｂは、論理
積演算器３７０３の出力端子Ｙに電気的に接続される。
出力端子Ｙは、第１フリップフロップ３７０５の入力端
子ｉに電気的に接続される。加算器３７０４は、入力端
子Ａを通して入力されたデータと入力端子Ｂを通して入
力されたデータを加算して出力端子Ｙから出力する。
出力端子Ｙを有する。入力端子Ａは、正数変換器３７０
２の出力端子に電気的に接続され、入力端子Ｂは、論理
積演算器３７０３の出力端子Ｙに電気的に接続される。
出力端子Ｙは、第１フリップフロップ３７０５の入力端
子ｉに電気的に接続される。加算器３７０４は、入力端
子Ａを通して入力されたデータと入力端子Ｂを通して入
力されたデータを加算して出力端子Ｙから出力する。
【０１４５】第１フリップフロップ３７０５は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続され、入力端子ｉ、は加
算器３７０４の出力端子Ｙに電気的に接続され、出力端
子ｏは、第２フリップフロップ３７０６の入力端子ｉに
電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続され、入力端子ｉ、は加
算器３７０４の出力端子Ｙに電気的に接続され、出力端
子ｏは、第２フリップフロップ３７０６の入力端子ｉに
電気的に接続される。
【０１４６】第１フリップフロップ３７０５は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３７０６は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉ、は第１フ
リップフロップ３７０５の出力端子ｏに電気的に接続さ
れ、出力端子ｏは、ディストーション転送部３８００の
セレクタ３８０１の入力端子Ｂに電気的に接続されると
ともに、論理積演算器３７０３の入力端子Ｂに電気的に
接続される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３７０６は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉ、は第１フ
リップフロップ３７０５の出力端子ｏに電気的に接続さ
れ、出力端子ｏは、ディストーション転送部３８００の
セレクタ３８０１の入力端子Ｂに電気的に接続されると
ともに、論理積演算器３７０３の入力端子Ｂに電気的に
接続される。
【０１４７】第２フリップフロップ３７０６は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１の各パルスの立ち上りに同期して、入力端子ｉに
入力されたデータを出力端子ｏにラッチする。ディスト
ーション転送部３８００は、さらに、セレクタ３８０
１、第１フリップフロップ３８０２および第２フリップ
フロップ３８０３から構成される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１の各パルスの立ち上りに同期して、入力端子ｉに
入力されたデータを出力端子ｏにラッチする。ディスト
ーション転送部３８００は、さらに、セレクタ３８０
１、第１フリップフロップ３８０２および第２フリップ
フロップ３８０３から構成される。
【０１４８】セレクタ３８０１は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ５に電気的に接続され、入
力端子Ａは、入力端子Ｄｉを介してプロセッサエレメン
トＰＥ（ｘ＋１，ｙ）の出力端子Ｄｏに電気的に接続さ
れ、入力端子Ｂは、ディストーション算出部３７００の
第２フリップフロップ３７０６出力端子ｏに電気的に接
続される。出力端子Ｙは、第１フリップフロップ３８０
２の入力端子ｉに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ５に電気的に接続され、入
力端子Ａは、入力端子Ｄｉを介してプロセッサエレメン
トＰＥ（ｘ＋１，ｙ）の出力端子Ｄｏに電気的に接続さ
れ、入力端子Ｂは、ディストーション算出部３７００の
第２フリップフロップ３７０６出力端子ｏに電気的に接
続される。出力端子Ｙは、第１フリップフロップ３８０
２の入力端子ｉに電気的に接続される。
【０１４９】セレクタ３８０１は、信号出力ユニット７
０００から出力されたパルス信号ＬＤ１を入力端子Ｓを
通して入力し、入力された信号ＬＤ１に基づいて入力端
子Ａ，Ｂの何れか一方の入力端子と出力端子Ｙを電気的
に接続する切換器であり、入力されたパルス信号ＬＤ１
が０のとき、入力端子Ａと出力端子Ｙを電気的に接続
し、入力端子Ｓに入力された信号ＬＤが１のとき、入力
端子Ｂと出力端子Ｙを電気的に接続する。
０００から出力されたパルス信号ＬＤ１を入力端子Ｓを
通して入力し、入力された信号ＬＤ１に基づいて入力端
子Ａ，Ｂの何れか一方の入力端子と出力端子Ｙを電気的
に接続する切換器であり、入力されたパルス信号ＬＤ１
が０のとき、入力端子Ａと出力端子Ｙを電気的に接続
し、入力端子Ｓに入力された信号ＬＤが１のとき、入力
端子Ｂと出力端子Ｙを電気的に接続する。
【０１５０】第１フリップフロップ３８０２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ３８０１の出力端子Ｙと電気的に接続され、出力
端子ｏは、第２フリップフロップ３８０３の入力端子ｉ
に電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ３８０１の出力端子Ｙと電気的に接続され、出力
端子ｏは、第２フリップフロップ３８０３の入力端子ｉ
に電気的に接続される。
【０１５１】第１フリップフロップ３８０２は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して、入力端子ｉに入力され
たデータを出力端子ｏにラッチする。第２フリップフロ
ップ３８０３は、Ｄフリップフロップからなり、入力端
子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、信
号出力ユニット７０００の出力端子Ｐ２に電気的に接続
され、入力端子ｉは、第１フリップフロップ３８０２の
出力端子ｏと電気的に接続され、出力端子ｏは、プロセ
ッサエレメントＰＥ（ｘ−１，ｙ）のディストーション
転送部３８００のセレクタ３８０１の入力端子Ａに電気
的に接続される。
力ユニット７０００から出力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して、入力端子ｉに入力され
たデータを出力端子ｏにラッチする。第２フリップフロ
ップ３８０３は、Ｄフリップフロップからなり、入力端
子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、信
号出力ユニット７０００の出力端子Ｐ２に電気的に接続
され、入力端子ｉは、第１フリップフロップ３８０２の
出力端子ｏと電気的に接続され、出力端子ｏは、プロセ
ッサエレメントＰＥ（ｘ−１，ｙ）のディストーション
転送部３８００のセレクタ３８０１の入力端子Ａに電気
的に接続される。
【０１５２】第２フリップフロップ３８０３は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して、入力端子ｉに入力され
たデータを出力端子ｏにラッチする。また、プロセッサ
エレメントＰＥ（０，０）の出力端子Ｄｏは、後述する
フィールドブロック特定ユニット４０００の比較器４１
０１の入力端子Ａ０およびフレームブロックディストー
ション算出ユニット５０００の入力端子Ｂ０に電気的に
接続され、プロセッサエレメントＰＥ（０，１）の出力
端子Ｄｏは、後述するフィールド候補ブロック特定ユニ
ット４０００の比較器４１０１の入力端子Ａ１およびフ
レームブロックディストーション算出ユニット５０００
の入力端子Ｂ１に電気的に接続され、プロセッサエレメ
ントＰＥ（０，２）の出力端子Ｄｏは、後述するフィー
ルド候補ブロック特定ユニット４０００の比較器４１０
１の入力端子Ａ２およびフレームブロックディストーシ
ョン算出ユニット５０００の入力端子Ｂ２に電気的に接
続される。
力ユニット７０００から出力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して、入力端子ｉに入力され
たデータを出力端子ｏにラッチする。また、プロセッサ
エレメントＰＥ（０，０）の出力端子Ｄｏは、後述する
フィールドブロック特定ユニット４０００の比較器４１
０１の入力端子Ａ０およびフレームブロックディストー
ション算出ユニット５０００の入力端子Ｂ０に電気的に
接続され、プロセッサエレメントＰＥ（０，１）の出力
端子Ｄｏは、後述するフィールド候補ブロック特定ユニ
ット４０００の比較器４１０１の入力端子Ａ１およびフ
レームブロックディストーション算出ユニット５０００
の入力端子Ｂ１に電気的に接続され、プロセッサエレメ
ントＰＥ（０，２）の出力端子Ｄｏは、後述するフィー
ルド候補ブロック特定ユニット４０００の比較器４１０
１の入力端子Ａ２およびフレームブロックディストーシ
ョン算出ユニット５０００の入力端子Ｂ２に電気的に接
続される。
【０１５３】次に、入力レジスタＩＲ（３，１）の端子
配置およびブロック図を説明する。図１３に示すよう
に、入力レジスタＩＲ（３，１）は、入力端子ＹＵｉ，
ＹＤｉおよび出力端子ＹＵｏ，ＹＤｏ，ＹＬｏを有し、
さらに、図４に示された信号出力ユニット７０００の出
力端子Ｐ１，Ｐ３に電気的に接続された図示しない入力
端子を有している。また、図１４に示すように、入力レ
ジスタＩＲ（３，１）は、転送方向選択部３６１０によ
って構成され、転送方向選択部３６１０は、さらに、セ
レクタ３６１１、第１フリップフロップ３６１２および
第２フリップフロップ３６１３から構成される。
配置およびブロック図を説明する。図１３に示すよう
に、入力レジスタＩＲ（３，１）は、入力端子ＹＵｉ，
ＹＤｉおよび出力端子ＹＵｏ，ＹＤｏ，ＹＬｏを有し、
さらに、図４に示された信号出力ユニット７０００の出
力端子Ｐ１，Ｐ３に電気的に接続された図示しない入力
端子を有している。また、図１４に示すように、入力レ
ジスタＩＲ（３，１）は、転送方向選択部３６１０によ
って構成され、転送方向選択部３６１０は、さらに、セ
レクタ３６１１、第１フリップフロップ３６１２および
第２フリップフロップ３６１３から構成される。
【０１５４】セレクタ３６１１は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ３に電気的に接続される。
入力端子Ａは、入力端子ＹＤｉを介して入力レジスタＩ
Ｒ（３，０）の出力端子ＹＤｏに電気的に接続される。
入力端子Ｂは、入力端子をＹＵｉを介して入力レジスタ
ＩＲ（３，２）の出力端子ＹＵｏに電気的に接続され
る。
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ３に電気的に接続される。
入力端子Ａは、入力端子ＹＤｉを介して入力レジスタＩ
Ｒ（３，０）の出力端子ＹＤｏに電気的に接続される。
入力端子Ｂは、入力端子をＹＵｉを介して入力レジスタ
ＩＲ（３，２）の出力端子ＹＵｏに電気的に接続され
る。
【０１５５】セレクタ３６０１は、信号出力ユニット７
０００から出力された信号ＳＵを入力端子Ｓを通して入
力し、入力された信号ＳＵに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＵが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
０００から出力された信号ＳＵを入力端子Ｓを通して入
力し、入力された信号ＳＵに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＵが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０１５６】第１フリップフロップ３６１２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６１１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６１３の入力端子
ｉに電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６１１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６１３の入力端子
ｉに電気的に接続される。
【０１５７】第１フリップフロップ３６１２は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６１３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６１２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介して入
力レジスタＩＲ（３，０）の入力端子ＹＵｉに電気的に
接続され、出力端子ＹＤｏを介して入力レジスタＩＲ
（３，２）の入力端子ＹＤｉに電気的に接続され、出力
端子ＹＬｏを介してプロセッサエレメントＰＥ（２，
１）の入力端子ＹＬｉに電気的に接続される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６１３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６１２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介して入
力レジスタＩＲ（３，０）の入力端子ＹＵｉに電気的に
接続され、出力端子ＹＤｏを介して入力レジスタＩＲ
（３，２）の入力端子ＹＤｉに電気的に接続され、出力
端子ＹＬｏを介してプロセッサエレメントＰＥ（２，
１）の入力端子ＹＬｉに電気的に接続される。
【０１５８】第２フリップフロップ３６１３は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、入力レジスタＩＲ（３，０）および入力
レジスタＩＲ（３，２）の端子配置およびブロック図を
説明する。図１５に示すように、入力レジスタＩＲ
（３，０）および入力レジスタＩＲ（３，２）は、入力
端子ＹＬｉおよび出力端子ＹＵｏ，ＹＤｏ，ＹＬｏを有
し、さらに、図４に示された信号出力ユニット７０００
の出力端子Ｐ１に接続された図示しない入力端子を有す
る。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、入力レジスタＩＲ（３，０）および入力
レジスタＩＲ（３，２）の端子配置およびブロック図を
説明する。図１５に示すように、入力レジスタＩＲ
（３，０）および入力レジスタＩＲ（３，２）は、入力
端子ＹＬｉおよび出力端子ＹＵｏ，ＹＤｏ，ＹＬｏを有
し、さらに、図４に示された信号出力ユニット７０００
の出力端子Ｐ１に接続された図示しない入力端子を有す
る。
【０１５９】また、図１６に示すように、入力レジスタ
ＩＲ（３，０）および入力レジスタＩＲ（３，２）は、
第１フリップフロップ３６１２および第２フリップフロ
ップ３６１３によって構成される。ここで、入力レジス
タＩＲ（３，０）の第１フリップフロップ３６１２の入
力端子ｉは、入力端子ＹＬｉを介してサーチウィンドウ
データ出力ユニット２０００の出力端子Ｓ０に電気的に
接続される。入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３６１３の出力端子ｏは、出力端子ＹＵｏを
介して後述する第１サイドレジスタＳＲ（３，−１）の
入力端子ＹＵｉに電気的に接続され、出力端子ＹＤｏを
介して入力レジスタＩＲ（３，１）の入力端子ＹＵｉに
電気的に接続され、出力端子ＹＬｏを介してプロセッサ
エレメントＰＥ（２，０）の入力端子ＹＬｉに電気的に
接続される。
ＩＲ（３，０）および入力レジスタＩＲ（３，２）は、
第１フリップフロップ３６１２および第２フリップフロ
ップ３６１３によって構成される。ここで、入力レジス
タＩＲ（３，０）の第１フリップフロップ３６１２の入
力端子ｉは、入力端子ＹＬｉを介してサーチウィンドウ
データ出力ユニット２０００の出力端子Ｓ０に電気的に
接続される。入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３６１３の出力端子ｏは、出力端子ＹＵｏを
介して後述する第１サイドレジスタＳＲ（３，−１）の
入力端子ＹＵｉに電気的に接続され、出力端子ＹＤｏを
介して入力レジスタＩＲ（３，１）の入力端子ＹＵｉに
電気的に接続され、出力端子ＹＬｏを介してプロセッサ
エレメントＰＥ（２，０）の入力端子ＹＬｉに電気的に
接続される。
【０１６０】また、入力レジスタＩＲ（３，２）の第１
フリップフロップ３６１２の入力端子ｉは、入力端子Ｙ
Ｌｉを介してサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１に電気的に接続される。入力レジス
タＩＲ（３，２）の第２フリップフロップの出力端子ｏ
は、出力端子ＹＵｏを介して入力レジスタＩＲ（３，
１）の入力端子ＹＵｉに電気的に接続され、出力端子Ｙ
Ｄｏを介して第２サイドレジスタＳＲ（３，３）の入力
端子ＹＤｉに電気的に接続され、出力端子ＹＬｏを介し
てプロセッサエレメントＰＥ（２，２）の入力端子ＹＬ
ｉに電気的に接続される。
フリップフロップ３６１２の入力端子ｉは、入力端子Ｙ
Ｌｉを介してサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１に電気的に接続される。入力レジス
タＩＲ（３，２）の第２フリップフロップの出力端子ｏ
は、出力端子ＹＵｏを介して入力レジスタＩＲ（３，
１）の入力端子ＹＵｉに電気的に接続され、出力端子Ｙ
Ｄｏを介して第２サイドレジスタＳＲ（３，３）の入力
端子ＹＤｉに電気的に接続され、出力端子ＹＬｏを介し
てプロセッサエレメントＰＥ（２，２）の入力端子ＹＬ
ｉに電気的に接続される。
【０１６１】次に、各第１サイドレジスタＳＲ（ｘ，−
１）の端子配置およびブロック図を説明する。図１７に
示すように、各第１サイドレジスタＳＲ（ｘ，−１）
は、入力端子ＹＵｉ，ＹＬｉおよび出力端子ＹＤｏ，Ｙ
Ｌｏを有し、さらに、図４に示された信号出力ユニット
７０００の出力端子Ｐ１，Ｐ４に電気的に接続された図
示しない入力端子を有している。また、図１８に示すよ
うに、各第１サイドレジスタＳＲ（ｘ，−１）は、転送
方向選択部３６２０によって構成され、転送方向選択部
３６２０は、さらに、セレクタ３６２１、第１フリップ
フロップ３６２２および第２フリップフロップ３６２３
から構成される。
１）の端子配置およびブロック図を説明する。図１７に
示すように、各第１サイドレジスタＳＲ（ｘ，−１）
は、入力端子ＹＵｉ，ＹＬｉおよび出力端子ＹＤｏ，Ｙ
Ｌｏを有し、さらに、図４に示された信号出力ユニット
７０００の出力端子Ｐ１，Ｐ４に電気的に接続された図
示しない入力端子を有している。また、図１８に示すよ
うに、各第１サイドレジスタＳＲ（ｘ，−１）は、転送
方向選択部３６２０によって構成され、転送方向選択部
３６２０は、さらに、セレクタ３６２１、第１フリップ
フロップ３６２２および第２フリップフロップ３６２３
から構成される。
【０１６２】セレクタ３６２１は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ４に電気的に接続される。
入力端子Ａは、入力端子ＹＵｉを介して同列のプロセッ
サエレメントＰＥ（ｘ，０）の出力端子ＹＵｏに電気的
に接続される。入力端子Ｂは、入力端子をＹＬｉを介し
て第１サイドレジスタＳＲ（ｘ＋１，−１）の出力端子
ＹＬｏに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ４に電気的に接続される。
入力端子Ａは、入力端子ＹＵｉを介して同列のプロセッ
サエレメントＰＥ（ｘ，０）の出力端子ＹＵｏに電気的
に接続される。入力端子Ｂは、入力端子をＹＬｉを介し
て第１サイドレジスタＳＲ（ｘ＋１，−１）の出力端子
ＹＬｏに電気的に接続される。
【０１６３】セレクタ３６２１は、信号出力ユニット７
０００から出力された信号ＳＬを入力端子Ｓを通して入
力し、入力された信号ＳＬに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＬが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
０００から出力された信号ＳＬを入力端子Ｓを通して入
力し、入力された信号ＳＬに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＬが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０１６４】第１フリップフロップ３６２２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６２１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６２３の入力端子
ｉに電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６２１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６２３の入力端子
ｉに電気的に接続される。
【０１６５】第１フリップフロップ３６２２は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６２３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６２２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＤｏを介して同
列のプロセッサエレメントＰＥ（ｘ，０）の入力端子Ｙ
Ｄｉに電気的に接続され、出力端子ＹＬｏを介して第１
サイドレジスタＳＲ（ｘ−１，−１）の入力端子ＹＬｉ
に電気的に接続される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６２３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６２２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＤｏを介して同
列のプロセッサエレメントＰＥ（ｘ，０）の入力端子Ｙ
Ｄｉに電気的に接続され、出力端子ＹＬｏを介して第１
サイドレジスタＳＲ（ｘ−１，−１）の入力端子ＹＬｉ
に電気的に接続される。
【０１６６】第２フリップフロップ３６２３は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、各第２サイドレジスタＳＲ（ｘ，３）の
端子配置およびブロック図を説明する。図１９に示すよ
うに、各第２サイドレジスタＳＲ（ｘ，３）は、入力端
子ＹＤｉ，ＹＬｉおよび出力端子ＹＵｏ，ＹＬｏを有
し、さらに、図４に示された信号出力ユニット７０００
の出力端子Ｐ１，Ｐ４に電気的に接続された図示しない
入力端子を有している。また、図２０に示すように、各
第１サイドレジスタＳＲ（ｘ，３）は、転送方向選択部
３６３０によって構成され、転送方向選択部３６３０
は、さらに、セレクタ３６３１、第１フリップフロップ
３６３２および第２フリップフロップ３６３３から構成
される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、各第２サイドレジスタＳＲ（ｘ，３）の
端子配置およびブロック図を説明する。図１９に示すよ
うに、各第２サイドレジスタＳＲ（ｘ，３）は、入力端
子ＹＤｉ，ＹＬｉおよび出力端子ＹＵｏ，ＹＬｏを有
し、さらに、図４に示された信号出力ユニット７０００
の出力端子Ｐ１，Ｐ４に電気的に接続された図示しない
入力端子を有している。また、図２０に示すように、各
第１サイドレジスタＳＲ（ｘ，３）は、転送方向選択部
３６３０によって構成され、転送方向選択部３６３０
は、さらに、セレクタ３６３１、第１フリップフロップ
３６３２および第２フリップフロップ３６３３から構成
される。
【０１６７】セレクタ３６３１は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ４に電気的に接続される。
入力端子Ａは、入力端子ＹＤｉを介して同列のプロセッ
サエレメントＰＥ（ｘ，２）の出力端子ＹＤｏに電気的
に接続される。入力端子Ｂは、入力端子をＹＬｉを介し
て第２サイドレジスタＳＲ（ｘ＋１，３）の出力端子Ｙ
Ｌｏに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、信号出力ユ
ニット７０００の出力端子Ｐ４に電気的に接続される。
入力端子Ａは、入力端子ＹＤｉを介して同列のプロセッ
サエレメントＰＥ（ｘ，２）の出力端子ＹＤｏに電気的
に接続される。入力端子Ｂは、入力端子をＹＬｉを介し
て第２サイドレジスタＳＲ（ｘ＋１，３）の出力端子Ｙ
Ｌｏに電気的に接続される。
【０１６８】セレクタ３６３１は、信号出力ユニット７
０００から出力された信号ＳＬを入力端子Ｓを通して入
力し、入力された信号ＳＬに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＬが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
０００から出力された信号ＳＬを入力端子Ｓを通して入
力し、入力された信号ＳＬに基づいて入力端子Ａ，Ｂの
何れか一方の入力端子と出力端子Ｙを電気的に接続する
切換器であり、信号ＳＬが０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、信号ＳＵが１のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０１６９】第１フリップフロップ３６３２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６３１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６３３の入力端子
ｉに電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６３１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６３３の入力端子
ｉに電気的に接続される。
【０１７０】第１フリップフロップ３６３２は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６３３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６３２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介して同
列のプロセッサエレメントＰＥ（ｘ，２）の入力端子Ｙ
Ｕｉに電気的に接続され、出力端子ＹＬｏを介して第１
サイドレジスタＳＲ（ｘ−１，３）の入力端子ＹＬｉに
電気的に接続される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６３３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６３２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介して同
列のプロセッサエレメントＰＥ（ｘ，２）の入力端子Ｙ
Ｕｉに電気的に接続され、出力端子ＹＬｏを介して第１
サイドレジスタＳＲ（ｘ−１，３）の入力端子ＹＬｉに
電気的に接続される。
【０１７１】第２フリップフロップ３６３３は、信号出
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、フィールドブロック特定ユニット４００
０のブロック図を説明する。図２１に示すように、フィ
ールドブロック特定ユニット４０００は、最小フィール
ドディストーション検出ユニット４１００、フィールド
動きベクトル垂直成分検出ユニット４２００およびフィ
ールド動きベクトル水平成分検出ユニット４３００によ
って構成される。
力ユニット７０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、フィールドブロック特定ユニット４００
０のブロック図を説明する。図２１に示すように、フィ
ールドブロック特定ユニット４０００は、最小フィール
ドディストーション検出ユニット４１００、フィールド
動きベクトル垂直成分検出ユニット４２００およびフィ
ールド動きベクトル水平成分検出ユニット４３００によ
って構成される。
【０１７２】最小フィールドディストーション検出ユニ
ット４１００は、フィールドブロックディストーション
算出ユニット３０００で算出された複数の第１フィール
ドブロックディストーションおよび複数の第２フィール
ドブロックディストーションを入力し、入力された第１
フィールドディストーションの中から最小の値をもつ第
１フィールドディストーションを検出するとともに、入
力された複数の第２フィールドディストーションの中か
ら最小の値をもつ第２フィールドディストーションを検
出する。
ット４１００は、フィールドブロックディストーション
算出ユニット３０００で算出された複数の第１フィール
ドブロックディストーションおよび複数の第２フィール
ドブロックディストーションを入力し、入力された第１
フィールドディストーションの中から最小の値をもつ第
１フィールドディストーションを検出するとともに、入
力された複数の第２フィールドディストーションの中か
ら最小の値をもつ第２フィールドディストーションを検
出する。
【０１７３】フィールド動きベクトル垂直成分検出ユニ
ット４２００は、最小フィールドディストーション検出
ユニット４１００で検出された最小の第１フィールドデ
ィストーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置（行位置）に基づいてサーチウィ
ンドウ４００内の第１フィールド候補ブロックを特定
し、特定された第１フィールド候補ブロックによって現
画像第１フィールドブロックの第１フィールド動きベク
トル垂直成分ＭＶＦｉ１ｙを検出するとともに、最小フ
ィールドディストーション検出ユニット４１００で検出
された最小の第２フィールドブロックディストーション
が算出されたプロセッサエレメントＰＥ（ｘ，ｙ）の配
置位置（行位置）に基づいてサーチウィンドウ４００内
の第２フィールド候補ブロックを特定し、特定された第
２フィールド候補ブロックによって現画像第２フィール
ドブロックの第２フィールド動きベクトル垂直成分ＭＶ
Ｆｉ２ｙを検出する。
ット４２００は、最小フィールドディストーション検出
ユニット４１００で検出された最小の第１フィールドデ
ィストーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置（行位置）に基づいてサーチウィ
ンドウ４００内の第１フィールド候補ブロックを特定
し、特定された第１フィールド候補ブロックによって現
画像第１フィールドブロックの第１フィールド動きベク
トル垂直成分ＭＶＦｉ１ｙを検出するとともに、最小フ
ィールドディストーション検出ユニット４１００で検出
された最小の第２フィールドブロックディストーション
が算出されたプロセッサエレメントＰＥ（ｘ，ｙ）の配
置位置（行位置）に基づいてサーチウィンドウ４００内
の第２フィールド候補ブロックを特定し、特定された第
２フィールド候補ブロックによって現画像第２フィール
ドブロックの第２フィールド動きベクトル垂直成分ＭＶ
Ｆｉ２ｙを検出する。
【０１７４】フィールド動きベクトル水平成分検出ユニ
ット４３００は、最小フィールドディストーション検出
ユニット４１００で検出された最小の第１フィールドブ
ロックディストーションが算出されたプロセッサエレメ
ントＰＥ（ｘ，ｙ）の配置位置（列位置）に基づいてサ
ーチウィンドウ４００内の第１フィールド候補ブロック
を特定し、特定された第１フィールド候補ブロックによ
って現画像第１フィールドブロックの第１フィールド動
きベクトル水平成分ＭＶＦｉ１ｘを検出するとともに、
最小フィールドディストーション検出ユニット４１００
で検出された最小の第２フィールドブロックディストー
ションが算出されたプロセッサエレメントＰＥ（ｘ，
ｙ）の配置位置（列位置）に基づいて第２フィールド候
補ブロックを特定し、特定された第２フィールド候補ブ
ロックによって現画像第２フィールドブロックの第２フ
ィールド動きベクトル水平成分ＭＶＦｉ２ｘを検出す
る。以下、上記各ユニットの構成を説明する。
ット４３００は、最小フィールドディストーション検出
ユニット４１００で検出された最小の第１フィールドブ
ロックディストーションが算出されたプロセッサエレメ
ントＰＥ（ｘ，ｙ）の配置位置（列位置）に基づいてサ
ーチウィンドウ４００内の第１フィールド候補ブロック
を特定し、特定された第１フィールド候補ブロックによ
って現画像第１フィールドブロックの第１フィールド動
きベクトル水平成分ＭＶＦｉ１ｘを検出するとともに、
最小フィールドディストーション検出ユニット４１００
で検出された最小の第２フィールドブロックディストー
ションが算出されたプロセッサエレメントＰＥ（ｘ，
ｙ）の配置位置（列位置）に基づいて第２フィールド候
補ブロックを特定し、特定された第２フィールド候補ブ
ロックによって現画像第２フィールドブロックの第２フ
ィールド動きベクトル水平成分ＭＶＦｉ２ｘを検出す
る。以下、上記各ユニットの構成を説明する。
【０１７５】最小フィールドディストーション検出ユニ
ット４１００は、さらに、比較器４１０１、論理和演算
器４１０２、比較器４１０３、セレクタ４１０４、第１
フリップフロップ４１０５、第２フリップフロップ４１
０６、第１セレクタ付きフリップフロップ４１０７およ
び第２セレクタ付きフリップフロップ４１０８によって
構成される。
ット４１００は、さらに、比較器４１０１、論理和演算
器４１０２、比較器４１０３、セレクタ４１０４、第１
フリップフロップ４１０５、第２フリップフロップ４１
０６、第１セレクタ付きフリップフロップ４１０７およ
び第２セレクタ付きフリップフロップ４１０８によって
構成される。
【０１７６】比較器４１０１は、入力端子Ａ０，Ａ１，
Ａ２および出力端子Ｍ，Ｙを有する。入力端子Ａ０は、
プロセッサエレエントＰＥ（０，０）の出力端子Ｄｏに
電気的に接続され、入力端子Ａ１は、プロセッサエレエ
ントＰＥ（０，１）の出力端子Ｄｏに電気的に接続さ
れ、入力端子Ａ２は、プロセッサエレエントＰＥ（０，
２）の出力端子Ｄｏに電気的に接続される。出力端子Ｙ
は、比較器４１０３の入力端子Ａおよびセレクタ４１０
４の入力端子Ｂに電気的に接続される。出力端子Ｍは、
フィールド動きベクトル垂直成分検出ユニット４２００
のセレクタ４２０１の入力端子Ｂに電気的に接続され
る。
Ａ２および出力端子Ｍ，Ｙを有する。入力端子Ａ０は、
プロセッサエレエントＰＥ（０，０）の出力端子Ｄｏに
電気的に接続され、入力端子Ａ１は、プロセッサエレエ
ントＰＥ（０，１）の出力端子Ｄｏに電気的に接続さ
れ、入力端子Ａ２は、プロセッサエレエントＰＥ（０，
２）の出力端子Ｄｏに電気的に接続される。出力端子Ｙ
は、比較器４１０３の入力端子Ａおよびセレクタ４１０
４の入力端子Ｂに電気的に接続される。出力端子Ｍは、
フィールド動きベクトル垂直成分検出ユニット４２００
のセレクタ４２０１の入力端子Ｂに電気的に接続され
る。
【０１７７】比較器４１０１は、プロセッサエレエント
ＰＥ（０，０）、プロセッサエレエントＰＥ（０，１）
およびプロセッサエレエントＰＥ（０，２）のそれぞれ
のディストーション転送部３８００の第２フリップフロ
ップ３８０３から出力端子Ｄｏを通して同時に出力され
た第１フィールドブロックディストーションまたは第２
フィールドブロックディストーションを、それぞれ入力
端子Ａ０，Ａ１，Ａ２を通して入力し、入力された３つ
のフィールドブロックディストーションを比較し、これ
らのフィールドブロックディストーションの中で最小の
フィールドブロックディストーションを出力端子Ｙから
出力する。また、最小のフィールドブロックディストー
ションが入力された入力端子を示すデータＬＭＶｙを出
力端子Ｍから出力する。ここで、出力端子Ｍから出力さ
れるデータＬＭＶｙは、最小のフィールドブロックディ
ストーションが入力された入力端子が入力端子Ａ０のと
きには０、Ａ１のときには１、Ａ２のときには２を表
す。
ＰＥ（０，０）、プロセッサエレエントＰＥ（０，１）
およびプロセッサエレエントＰＥ（０，２）のそれぞれ
のディストーション転送部３８００の第２フリップフロ
ップ３８０３から出力端子Ｄｏを通して同時に出力され
た第１フィールドブロックディストーションまたは第２
フィールドブロックディストーションを、それぞれ入力
端子Ａ０，Ａ１，Ａ２を通して入力し、入力された３つ
のフィールドブロックディストーションを比較し、これ
らのフィールドブロックディストーションの中で最小の
フィールドブロックディストーションを出力端子Ｙから
出力する。また、最小のフィールドブロックディストー
ションが入力された入力端子を示すデータＬＭＶｙを出
力端子Ｍから出力する。ここで、出力端子Ｍから出力さ
れるデータＬＭＶｙは、最小のフィールドブロックディ
ストーションが入力された入力端子が入力端子Ａ０のと
きには０、Ａ１のときには１、Ａ２のときには２を表
す。
【０１７８】論理和演算器４１０２は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ６に電気的に接続され、入
力端子Ｂは、第２フリップフロップ４１０６の出力端子
ｏに電気的に接続される。出力端子Ｙは、比較器４１０
３の入力端子Ｂに電気的に接続される。論理和演算器４
１０２は、信号出力ユニット７０００から出力されたパ
ルス信号ＬＤ２を入力端子Ａを通して入力するととも
に、第２フリップフロップ４１０６から出力されたデー
タを入力端子Ｂを通して入力し、入力された信号ＬＤ２
をビット列で表したデータと入力端子Ｂから入力された
データとの論理和を演算し、その演算結果を出力端子Ｙ
にする。ここで、信号ＬＤ２が０のときには、信号ＬＤ
２に対応するデータは、すべてのビットが０で表され、
入力端子Ｂを通して入力されたデータが論理和の演算結
果として出力される。一方、信号ＬＤ２が１のときに
は、信号ＬＤ２に対応するデータは、すべてのビットが
１で表され、そのままこのデータが最大値として出力端
子Ｙを通して出力される。
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ６に電気的に接続され、入
力端子Ｂは、第２フリップフロップ４１０６の出力端子
ｏに電気的に接続される。出力端子Ｙは、比較器４１０
３の入力端子Ｂに電気的に接続される。論理和演算器４
１０２は、信号出力ユニット７０００から出力されたパ
ルス信号ＬＤ２を入力端子Ａを通して入力するととも
に、第２フリップフロップ４１０６から出力されたデー
タを入力端子Ｂを通して入力し、入力された信号ＬＤ２
をビット列で表したデータと入力端子Ｂから入力された
データとの論理和を演算し、その演算結果を出力端子Ｙ
にする。ここで、信号ＬＤ２が０のときには、信号ＬＤ
２に対応するデータは、すべてのビットが０で表され、
入力端子Ｂを通して入力されたデータが論理和の演算結
果として出力される。一方、信号ＬＤ２が１のときに
は、信号ＬＤ２に対応するデータは、すべてのビットが
１で表され、そのままこのデータが最大値として出力端
子Ｙを通して出力される。
【０１７９】比較器４１０３は、入力端子Ａ，Ｂおよび
出力端子Ｙを有する。入力端子Ａは、比較器４１０１の
出力端子Ｙに電気的に接続され、入力端子Ｂは、論理和
演算器４１０２の出力端子Ｙに電気的に接続され、出力
端子Ｙは、セレクタ４１０４の入力端子Ｓ、フィールド
動きベクトル垂直成分検出ユニット４２００のセレクタ
４２０１の入力端子Ｓおよびフィールド動きベクトル水
平成分検出ユニット４３００のセレクタ４３０２の入力
端子Ｓに電気的に接続される。
出力端子Ｙを有する。入力端子Ａは、比較器４１０１の
出力端子Ｙに電気的に接続され、入力端子Ｂは、論理和
演算器４１０２の出力端子Ｙに電気的に接続され、出力
端子Ｙは、セレクタ４１０４の入力端子Ｓ、フィールド
動きベクトル垂直成分検出ユニット４２００のセレクタ
４２０１の入力端子Ｓおよびフィールド動きベクトル水
平成分検出ユニット４３００のセレクタ４３０２の入力
端子Ｓに電気的に接続される。
【０１８０】比較器４１０３は、比較器４１０１から出
力されたフィールドブロックディストーションを入力端
子Ａを通して入力するとともに、論理和演算器４１０２
から出力されたデータを入力端子Ｂを通して入力し、入
力端子Ａを通して入力されたフィールドブロックディス
トーションが入力端子Ｂを通して入力されたデータ以上
の大きさである場合には、出力端子Ｙから０を表すデー
タＭｉｎを出力し、入力端子Ａを通して入力されたフィ
ールドブロックディストーションが入力端子Ｂを通して
入力されたデータより小さい場合には、出力端子Ｙから
１を表すデータＭｉｎを出力する。
力されたフィールドブロックディストーションを入力端
子Ａを通して入力するとともに、論理和演算器４１０２
から出力されたデータを入力端子Ｂを通して入力し、入
力端子Ａを通して入力されたフィールドブロックディス
トーションが入力端子Ｂを通して入力されたデータ以上
の大きさである場合には、出力端子Ｙから０を表すデー
タＭｉｎを出力し、入力端子Ａを通して入力されたフィ
ールドブロックディストーションが入力端子Ｂを通して
入力されたデータより小さい場合には、出力端子Ｙから
１を表すデータＭｉｎを出力する。
【０１８１】セレクタ４１０４は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、比較器４１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
第２フリップフロップ４１０６の出力端子ｏに電気的に
接続され、入力端子Ｂは、比較器４１０１の出力端子Ｙ
に電気的に接続される。出力端子Ｙは、第１フリップフ
ロップ４１０５の入力端子ｉに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、比較器４１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
第２フリップフロップ４１０６の出力端子ｏに電気的に
接続され、入力端子Ｂは、比較器４１０１の出力端子Ｙ
に電気的に接続される。出力端子Ｙは、第１フリップフ
ロップ４１０５の入力端子ｉに電気的に接続される。
【０１８２】セレクタ４１０４は、比較器４１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０１８３】第１フリップフロップ４１０５は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４１０４の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４１０６の入力端子ｉ
に電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４１０４の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４１０６の入力端子ｉ
に電気的に接続される。
【０１８４】第１フリップフロップ４１０５は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４１０６は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４１０５
の出力端子ｏに電気的に接続される。出力端子ｏは、セ
レクタ４１０４の入力端子Ａ、論理和演算器４１０２の
入力端子Ｂ、第１セレクタ付きフリップフロップ４１０
７の入力端子Ｉおよび第２セレクタ付きフリップフロッ
プ４１０８の入力端子Ｉに電気的に接続される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４１０６は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４１０５
の出力端子ｏに電気的に接続される。出力端子ｏは、セ
レクタ４１０４の入力端子Ａ、論理和演算器４１０２の
入力端子Ｂ、第１セレクタ付きフリップフロップ４１０
７の入力端子Ｉおよび第２セレクタ付きフリップフロッ
プ４１０８の入力端子Ｉに電気的に接続される。
【０１８５】第２フリップフロップ４１０６は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏを通して出力する。第１セレク
タ付きフリップフロップ４１０７は、図２２に示された
セレクタ付きフリップフロップ４４００によって構成さ
れる。ここで、図２２に示すように、セレクタ付きフリ
ップフロップ４４００は、入力端子Ｅ，Ｆ，Ｉおよび出
力端子Ｏを有し、さらに、セレクタ４４０１およびフリ
ップフロップ４４０２から構成される。入力端子Ｆは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏを通して出力する。第１セレク
タ付きフリップフロップ４１０７は、図２２に示された
セレクタ付きフリップフロップ４４００によって構成さ
れる。ここで、図２２に示すように、セレクタ付きフリ
ップフロップ４４００は、入力端子Ｅ，Ｆ，Ｉおよび出
力端子Ｏを有し、さらに、セレクタ４４０１およびフリ
ップフロップ４４０２から構成される。入力端子Ｆは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続される。
【０１８６】セレクタ４４０１は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有し、入力端子Ｓは、入力端子Ｅと
電気的に接続され、入力端子Ａは、フリップフロップ４
４０２の出力端子ｏと電気的に接続され、入力端子Ｂ
は、入力端子Ｉと電気的に接続される。セレクタ４４０
１は、入力端子Ｓを通して入力された信号に基づいて入
力端子Ａおよび入力端子Ｂの何れか一方の入力端子と出
力端子Ｙを電気的に接続する切換器であり、入力端子Ｓ
を通して入力された信号が０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、入力端子Ｓを通して入力
された信号が１のときには、入力端子Ｂと出力端子Ｙを
電気的に接続する。
および出力端子Ｙを有し、入力端子Ｓは、入力端子Ｅと
電気的に接続され、入力端子Ａは、フリップフロップ４
４０２の出力端子ｏと電気的に接続され、入力端子Ｂ
は、入力端子Ｉと電気的に接続される。セレクタ４４０
１は、入力端子Ｓを通して入力された信号に基づいて入
力端子Ａおよび入力端子Ｂの何れか一方の入力端子と出
力端子Ｙを電気的に接続する切換器であり、入力端子Ｓ
を通して入力された信号が０のときには、入力端子Ａと
出力端子Ｙを電気的に接続し、入力端子Ｓを通して入力
された信号が１のときには、入力端子Ｂと出力端子Ｙを
電気的に接続する。
【０１８７】フリップフロップ４４０２は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、入力端子Ｆと電気的に接続さ
れ、入力端子ｉは、セレクタ４４０１の出力端子Ｙに電
気的に接続され、出力端子ｏは、出力端子Ｏと電気的に
接続されるとともに、セレクタ４４０１の入力端子Ａに
電気的に接続される。
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、入力端子Ｆと電気的に接続さ
れ、入力端子ｉは、セレクタ４４０１の出力端子Ｙに電
気的に接続され、出力端子ｏは、出力端子Ｏと電気的に
接続されるとともに、セレクタ４４０１の入力端子Ａに
電気的に接続される。
【０１８８】フリップフロップ４４０２は、信号出力ユ
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子Ｆおよび入力端子ｓを通して入力し、入力されたパ
ルス信号ＣＫ２の各パルスの立ち上りに同期して入力端
子ｉに入力されたデータを出力端子ｏにラッチする。第
１セレクタ付きフリップフロップ４１０７の入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、第２フリップフロップ４１
０６の出力端子ｏに電気的に接続される。第１セレクタ
付きフリップフロップ４１０７は、信号出力ユニット７
０００から出力された信号ＳＭＶ１を入力端子Ｅを通し
て入力し、入力された信号ＳＭＶ１に基づいてセレクタ
４４０１の入力端子と出力端子の接続を切換え、入力端
子Ｉから選択的に入力したデータを出力端子Ｏを通して
出力する。
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子Ｆおよび入力端子ｓを通して入力し、入力されたパ
ルス信号ＣＫ２の各パルスの立ち上りに同期して入力端
子ｉに入力されたデータを出力端子ｏにラッチする。第
１セレクタ付きフリップフロップ４１０７の入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、第２フリップフロップ４１
０６の出力端子ｏに電気的に接続される。第１セレクタ
付きフリップフロップ４１０７は、信号出力ユニット７
０００から出力された信号ＳＭＶ１を入力端子Ｅを通し
て入力し、入力された信号ＳＭＶ１に基づいてセレクタ
４４０１の入力端子と出力端子の接続を切換え、入力端
子Ｉから選択的に入力したデータを出力端子Ｏを通して
出力する。
【０１８９】第２セレクタ付きフリップフロップ４１０
８は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
第２フリップフロップ４１０６の出力端子ｏに電気的に
接続される。第２セレクタ付きフリップフロップ４１０
８は、信号出力ユニット７０００から出力された信号Ｓ
ＭＶ２を入力端子Ｅを通して入力し、入力された信号Ｓ
ＭＶ２に基づいてセレクタ４４０１の入力端子と出力端
子の接続を切換え、入力端子Ｉから選択的に入力したデ
ータを出力端子Ｏを通して出力する。
８は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
第２フリップフロップ４１０６の出力端子ｏに電気的に
接続される。第２セレクタ付きフリップフロップ４１０
８は、信号出力ユニット７０００から出力された信号Ｓ
ＭＶ２を入力端子Ｅを通して入力し、入力された信号Ｓ
ＭＶ２に基づいてセレクタ４４０１の入力端子と出力端
子の接続を切換え、入力端子Ｉから選択的に入力したデ
ータを出力端子Ｏを通して出力する。
【０１９０】次に、フィールド動きベクトル垂直成分検
出ユニット４２００は、さらに、セレクタ４２０１、第
１フリップフロップ４２０２、第２フリップフロップ４
２０３、換算テーブル４２０４、第１セレクタ付きフリ
ップフロップ４２０５および第２セレクタ付きフリップ
フロップ４２０６によって構成される。セレクタ４２０
１は、入力端子Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。
入力端子Ｓは、最小フィールドディストーション検出ユ
ニット４１００の比較器４１０３の出力端子Ｙに電気的
に接続され、入力端子Ａは、第２フリップフロップ４２
０３の出力端子ｏに電気的に接続され、入力端子Ｂは、
最小フィールドディストーション検出ユニット４１００
の比較器４１０１の出力端子Ｍに電気的に接続される。
出力端子Ｙは、第１フリップフロップ４２０２の入力端
子ｉに電気的に接続される。
出ユニット４２００は、さらに、セレクタ４２０１、第
１フリップフロップ４２０２、第２フリップフロップ４
２０３、換算テーブル４２０４、第１セレクタ付きフリ
ップフロップ４２０５および第２セレクタ付きフリップ
フロップ４２０６によって構成される。セレクタ４２０
１は、入力端子Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。
入力端子Ｓは、最小フィールドディストーション検出ユ
ニット４１００の比較器４１０３の出力端子Ｙに電気的
に接続され、入力端子Ａは、第２フリップフロップ４２
０３の出力端子ｏに電気的に接続され、入力端子Ｂは、
最小フィールドディストーション検出ユニット４１００
の比較器４１０１の出力端子Ｍに電気的に接続される。
出力端子Ｙは、第１フリップフロップ４２０２の入力端
子ｉに電気的に接続される。
【０１９１】セレクタ４２０１は、比較器４１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０１９２】第１フリップフロップ４２０２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４２０１の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４２０３の入力端子ｉ
に電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４２０１の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４２０３の入力端子ｉ
に電気的に接続される。
【０１９３】第１フリップフロップ４２０２は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４２０３は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４２０３
の出力端子ｏに電気的に接続され、出力端子ｏは、換算
テーブル４２０４の入力端子およびセレクタ４２０１の
入力端子Ａに電気的に接続される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４２０３は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４２０３
の出力端子ｏに電気的に接続され、出力端子ｏは、換算
テーブル４２０４の入力端子およびセレクタ４２０１の
入力端子Ａに電気的に接続される。
【０１９４】第２フリップフロップ４２０３は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。換算テーブル４
２０４は、入力端子および出力端子を有し、入力端子
は、第２フリップフロップ４２０３の出力端子ｏに電気
的に接続され、出力端子は、第１セレクタ付きフリップ
フロップ４２０５の入力端子Ｉおよび第２セレクタ付き
フリップフロップ４２０６の入力端子Ｉに電気的に接続
される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。換算テーブル４
２０４は、入力端子および出力端子を有し、入力端子
は、第２フリップフロップ４２０３の出力端子ｏに電気
的に接続され、出力端子は、第１セレクタ付きフリップ
フロップ４２０５の入力端子Ｉおよび第２セレクタ付き
フリップフロップ４２０６の入力端子Ｉに電気的に接続
される。
【０１９５】換算テーブル４２０４は、入力端子に入力
されたデータＭｙを垂直方向の動きベクトルＭＶｙを表
すデータに換算して出力端子に出力する。第１セレクタ
付きフリップフロップ４２０５は、セレクタ付きフリッ
プフロップ４４００によって構成される。入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、換算テーブル４２０４の出
力端子に電気的に接続される。第１セレクタ付きフリッ
プフロップ４２０５は、信号出力ユニット７０００から
出力された信号ＳＭＶ１を入力端子Ｅを通して入力し、
入力された信号ＳＭＶ１に基づいてセレクタ４４０１の
入力端子と出力端子の接続を切換え、入力端子Ｉから選
択的に入力したデータを出力端子Ｏから出力する。
されたデータＭｙを垂直方向の動きベクトルＭＶｙを表
すデータに換算して出力端子に出力する。第１セレクタ
付きフリップフロップ４２０５は、セレクタ付きフリッ
プフロップ４４００によって構成される。入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、換算テーブル４２０４の出
力端子に電気的に接続される。第１セレクタ付きフリッ
プフロップ４２０５は、信号出力ユニット７０００から
出力された信号ＳＭＶ１を入力端子Ｅを通して入力し、
入力された信号ＳＭＶ１に基づいてセレクタ４４０１の
入力端子と出力端子の接続を切換え、入力端子Ｉから選
択的に入力したデータを出力端子Ｏから出力する。
【０１９６】第２セレクタ付きフリップフロップ４２０
６は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
換算テーブル４２０４の出力端子に電気的に接続され
る。第２セレクタ付きフリップフロップ４２０６は、信
号出力ユニット７０００から出力された信号ＳＭＶ２を
入力端子Ｅを通して入力し、入力された信号ＳＭＶ２に
基づいてセレクタ４４０１入力端子と出力端子の接続を
切換え、入力端子Ｉから選択的に入力したデータを出力
端子Ｏから出力する。
６は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
換算テーブル４２０４の出力端子に電気的に接続され
る。第２セレクタ付きフリップフロップ４２０６は、信
号出力ユニット７０００から出力された信号ＳＭＶ２を
入力端子Ｅを通して入力し、入力された信号ＳＭＶ２に
基づいてセレクタ４４０１入力端子と出力端子の接続を
切換え、入力端子Ｉから選択的に入力したデータを出力
端子Ｏから出力する。
【０１９７】次に、フィールド動きベクトル水平成分検
出ユニット４３００は、さらに、カウンタ４３０１、セ
レクタ４３０２、第１フリップフロップ４３０３、第２
フリップフロップ４３０４、換算テーブル４３０５、第
１セレクタ付きフリップフロップ４３０６および第２セ
レクタ付きフリップフロップ４３０７によって構成され
る。
出ユニット４３００は、さらに、カウンタ４３０１、セ
レクタ４３０２、第１フリップフロップ４３０３、第２
フリップフロップ４３０４、換算テーブル４３０５、第
１セレクタ付きフリップフロップ４３０６および第２セ
レクタ付きフリップフロップ４３０７によって構成され
る。
【０１９８】カウンタ４３０１は、入力端子ＣＬ，Ｅ
Ｎ，ＣＫおよび出力端子Ｑｎを有する。入力端子ＣＬ
は、信号出力ユニット７０００の出力端子Ｐ５に電気的
に接続され、入力端子ＥＮは、信号出力ユニット７００
０の出力端子Ｐ８に電気的に接続され、入力端子ＣＫ
は、信号出力ユニット７０００の出力端子Ｐ２に電気的
に接続され、出力端子Ｑｎは、セレクタ４３０２の入力
端子Ｂに電気的に接続される。
Ｎ，ＣＫおよび出力端子Ｑｎを有する。入力端子ＣＬ
は、信号出力ユニット７０００の出力端子Ｐ５に電気的
に接続され、入力端子ＥＮは、信号出力ユニット７００
０の出力端子Ｐ８に電気的に接続され、入力端子ＣＫ
は、信号出力ユニット７０００の出力端子Ｐ２に電気的
に接続され、出力端子Ｑｎは、セレクタ４３０２の入力
端子Ｂに電気的に接続される。
【０１９９】カウンタ４３０１は、予め内部に数値を表
すデータＬＭＶｘをもち、信号出力ユニット７０００か
ら出力されたパルス信号ＬＤ１，ＣＴＥ，ＣＫ２をそれ
ぞれ入力端子ＣＬ，ＥＮ，ＣＫを通して入力し、入力端
子ＣＬを通して入力されたパルス信号ＬＤ１が０から１
に立ち上がるタイミングに同期してこの内部データＬＭ
Ｖｘを０にリセットするとともに、入力端子ＥＮを通し
て入力されたパルス信号ＣＴＥが１であり、入力端子Ｃ
Ｋを通して入力されたパルス信号ＣＫ２が０から１に立
ち上るタイミングに同期してこの内部データＬＭＶｘを
０，１，２，・・・の順にカウントアップして出力端子
Ｑｎから出力する。
すデータＬＭＶｘをもち、信号出力ユニット７０００か
ら出力されたパルス信号ＬＤ１，ＣＴＥ，ＣＫ２をそれ
ぞれ入力端子ＣＬ，ＥＮ，ＣＫを通して入力し、入力端
子ＣＬを通して入力されたパルス信号ＬＤ１が０から１
に立ち上がるタイミングに同期してこの内部データＬＭ
Ｖｘを０にリセットするとともに、入力端子ＥＮを通し
て入力されたパルス信号ＣＴＥが１であり、入力端子Ｃ
Ｋを通して入力されたパルス信号ＣＫ２が０から１に立
ち上るタイミングに同期してこの内部データＬＭＶｘを
０，１，２，・・・の順にカウントアップして出力端子
Ｑｎから出力する。
【０２００】セレクタ４３０２は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、最小フィー
ルドディストーション検出ユニット４１００の比較器４
１０３の出力端子Ｙに電気的に接続され、入力端子Ａ
は、第２フリップフロップ４３０４の出力端子ｏに電気
的に接続され、入力端子Ｂは、カウンタ４３０１の出力
端子Ｑｎに電気的に接続される。出力端子Ｙは、第１フ
リップフロップ４３０３の入力端子ｉに電気的に接続さ
れる。
および出力端子Ｙを有する。入力端子Ｓは、最小フィー
ルドディストーション検出ユニット４１００の比較器４
１０３の出力端子Ｙに電気的に接続され、入力端子Ａ
は、第２フリップフロップ４３０４の出力端子ｏに電気
的に接続され、入力端子Ｂは、カウンタ４３０１の出力
端子Ｑｎに電気的に接続される。出力端子Ｙは、第１フ
リップフロップ４３０３の入力端子ｉに電気的に接続さ
れる。
【０２０１】セレクタ４３０２は、比較器４１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０２０２】第１フリップフロップ４３０３は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４３０２の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４３０４の入力端子ｉ
に電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０００
の出力端子Ｐ２に電気的に接続され、入力端子ｉは、セ
レクタ４３０２の出力端子Ｙに電気的に接続され、出力
端子ｏは、第２フリップフロップ４３０４の入力端子ｉ
に電気的に接続される。
【０２０３】第１フリップフロップ４３０３は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４３０４は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４３０３
の出力端子ｏに電気的に接続され、出力端子ｏは、換算
テーブル４３０５の入力端子およびセレクタ４３０２の
入力端子Ａに電気的に接続される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。第２フリップフ
ロップ４３０４は、Ｄフリップフロップからなり、入力
端子ｓ，ｉおよび出力端子ｏを有する。入力端子ｓは、
信号出力ユニット７０００の出力端子Ｐ２に電気的に接
続され、入力端子ｉは、第１フリップフロップ４３０３
の出力端子ｏに電気的に接続され、出力端子ｏは、換算
テーブル４３０５の入力端子およびセレクタ４３０２の
入力端子Ａに電気的に接続される。
【０２０４】第２フリップフロップ４３０４は、信号出
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。換算テーブル４
３０５は、入力端子および出力端子を有し、入力端子
は、第２フリップフロップ４３０４の出力端子ｏに電気
的に接続され、出力端子は、第１セレクタ付きフリップ
フロップ４３０６の入力端子Ｉおよび第２セレクタ付き
フリップフロップ４３０７の入力端子Ｉに電気的に接続
される。
力ユニット７０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２の各パルスの立ち上りに同期して入力端子ｉに入力さ
れたデータを出力端子ｏにラッチする。換算テーブル４
３０５は、入力端子および出力端子を有し、入力端子
は、第２フリップフロップ４３０４の出力端子ｏに電気
的に接続され、出力端子は、第１セレクタ付きフリップ
フロップ４３０６の入力端子Ｉおよび第２セレクタ付き
フリップフロップ４３０７の入力端子Ｉに電気的に接続
される。
【０２０５】換算テーブル４３０５は、入力端子に入力
されたデータＭｘを水平方向の動きベクトルＭＶｘを表
すデータに換算して出力端子に出力する。第１セレクタ
付きフリップフロップ４３０６は、セレクタ付きフリッ
プフロップ４４００によって構成される。入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、換算テーブル４３０５の出
力端子に電気的に接続される。第１セレクタ付きフリッ
プフロップ４３０６は、信号出力ユニット７０００から
出力された信号ＳＭＶ１を入力端子Ｅを通して入力し、
入力された信号ＳＭＶ１に基づいてセレクタ４４０１の
入力端子と出力端子の接続を切換え、入力端子Ｉから選
択的に入力したデータを出力端子Ｏから出力する。
されたデータＭｘを水平方向の動きベクトルＭＶｘを表
すデータに換算して出力端子に出力する。第１セレクタ
付きフリップフロップ４３０６は、セレクタ付きフリッ
プフロップ４４００によって構成される。入力端子Ｅ
は、信号出力ユニット７０００の出力端子Ｐ９に電気的
に接続され、入力端子Ｉは、換算テーブル４３０５の出
力端子に電気的に接続される。第１セレクタ付きフリッ
プフロップ４３０６は、信号出力ユニット７０００から
出力された信号ＳＭＶ１を入力端子Ｅを通して入力し、
入力された信号ＳＭＶ１に基づいてセレクタ４４０１の
入力端子と出力端子の接続を切換え、入力端子Ｉから選
択的に入力したデータを出力端子Ｏから出力する。
【０２０６】第２セレクタ付きフリップフロップ４３０
７は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
換算テーブル４３０５の出力端子に電気的に接続され
る。第２セレクタ付きフリップフロップ４３０７は、信
号出力ユニット７０００から出力された信号ＳＭＶ２を
入力端子Ｅを通して入力し、入力された信号ＳＭＶ２に
基づいてセレクタ４４０１の入力端子と出力端子の接続
を切換え、入力端子Ｉから選択的に入力したデータを出
力端子Ｏから出力する。
７は、セレクタ付きフリップフロップ４４００によって
構成される。入力端子Ｅは、信号出力ユニット７０００
の出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、
換算テーブル４３０５の出力端子に電気的に接続され
る。第２セレクタ付きフリップフロップ４３０７は、信
号出力ユニット７０００から出力された信号ＳＭＶ２を
入力端子Ｅを通して入力し、入力された信号ＳＭＶ２に
基づいてセレクタ４４０１の入力端子と出力端子の接続
を切換え、入力端子Ｉから選択的に入力したデータを出
力端子Ｏから出力する。
【０２０７】次に、フレームブロックディストーション
算出ユニット５０００について説明する。図２３に示す
ように、フレームブロックディストーション算出ユニッ
ト５０００は、第１フレームブロックディストーション
算出ユニット５１００、第２フレームブロックディスト
ーション算出ユニット５２００および第３フレームブロ
ックディストーション算出ユニット５３００によって構
成されている。
算出ユニット５０００について説明する。図２３に示す
ように、フレームブロックディストーション算出ユニッ
ト５０００は、第１フレームブロックディストーション
算出ユニット５１００、第２フレームブロックディスト
ーション算出ユニット５２００および第３フレームブロ
ックディストーション算出ユニット５３００によって構
成されている。
【０２０８】第１フレームブロックディストーション算
出ユニット５１００は、入力端子Ｂ０および出力端子Ｃ
０を有し、さらに、フリップフロップ５００１、加算器
５００２およびセレクタ付きフリップフロップ５００３
によって構成される。入力端子Ｂ０は、フィールドブロ
ックディストーション算出ユニット３０００のプロセッ
サエレメントＰＥ（０，０）の出力端子Ｄｏに電気的に
接続され、出力端子Ｃ０は、後述するフレームブロック
特定ユニット６０００の比較器６１０１の入力端子Ｄ０
に電気的に接続される。
出ユニット５１００は、入力端子Ｂ０および出力端子Ｃ
０を有し、さらに、フリップフロップ５００１、加算器
５００２およびセレクタ付きフリップフロップ５００３
によって構成される。入力端子Ｂ０は、フィールドブロ
ックディストーション算出ユニット３０００のプロセッ
サエレメントＰＥ（０，０）の出力端子Ｄｏに電気的に
接続され、出力端子Ｃ０は、後述するフレームブロック
特定ユニット６０００の比較器６１０１の入力端子Ｄ０
に電気的に接続される。
【０２０９】第１フレームブロックディストーション算
出ユニット５１００は、プロセッサエレメントＰＥ
（０，０）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ０を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算してフレームブロック
ディストーションを算出し、算出されたフレームブロッ
クディストーションを出力端子Ｃ０を通して出力する。
出ユニット５１００は、プロセッサエレメントＰＥ
（０，０）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ０を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算してフレームブロック
ディストーションを算出し、算出されたフレームブロッ
クディストーションを出力端子Ｃ０を通して出力する。
【０２１０】フリップフロップ５００１は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、入力端
子Ｂ０に電気的に接続され、出力端子ｏは、加算器５０
０２の入力端子Ａに電気的に接続される。フリップフロ
ップ５００１は、信号出力ユニット７０００から出力さ
れたパルス信号ＣＫ２を入力端子ｓを通して入力し、入
力されたパルス信号ＣＫ２の各パルスの立ち上りに同期
して入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、入力端
子Ｂ０に電気的に接続され、出力端子ｏは、加算器５０
０２の入力端子Ａに電気的に接続される。フリップフロ
ップ５００１は、信号出力ユニット７０００から出力さ
れたパルス信号ＣＫ２を入力端子ｓを通して入力し、入
力されたパルス信号ＣＫ２の各パルスの立ち上りに同期
して入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。
【０２１１】加算器５００２は、入力端子Ａ，Ｂおよび
出力端子Ｙを有し、入力端子Ａは、フリップフロップ５
００１の出力端子ｏに電気的に接続され、入力端子Ｂ
は、入力端子Ｂ０に電気的に接続され、出力端子Ｙは、
セレクタ付きフリップフロップ５００３の入力端子Ｉに
電気的に接続される。加算器５００２は、入力端子Ａを
通して入力されたデータと入力端子Ｂを通して入力され
たデータとを加算して、出力端子Ｙから出力する。
出力端子Ｙを有し、入力端子Ａは、フリップフロップ５
００１の出力端子ｏに電気的に接続され、入力端子Ｂ
は、入力端子Ｂ０に電気的に接続され、出力端子Ｙは、
セレクタ付きフリップフロップ５００３の入力端子Ｉに
電気的に接続される。加算器５００２は、入力端子Ａを
通して入力されたデータと入力端子Ｂを通して入力され
たデータとを加算して、出力端子Ｙから出力する。
【０２１２】セレクタ付きフリップフロップ５００３
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ８に電気的に接続され、入力端子Ｉは、加算
器５００２の出力端子Ｙに電気的に接続される。セレク
タ付きフリップフロップ５００３は、信号出力ユニット
７０００から出力された信号ＣＴＥを入力端子Ｅを通し
て入力し、入力された信号ＣＴＥに基づいてセレクタ４
４０１の入力端子と出力端子の接続を切換え、入力端子
Ｉから選択的に入力したデータを出力端子Ｏから出力す
る。
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ８に電気的に接続され、入力端子Ｉは、加算
器５００２の出力端子Ｙに電気的に接続される。セレク
タ付きフリップフロップ５００３は、信号出力ユニット
７０００から出力された信号ＣＴＥを入力端子Ｅを通し
て入力し、入力された信号ＣＴＥに基づいてセレクタ４
４０１の入力端子と出力端子の接続を切換え、入力端子
Ｉから選択的に入力したデータを出力端子Ｏから出力す
る。
【０２１３】次に、第２フレームブロックディストーシ
ョン算出ユニット５２００は、入力端子Ｂ１および出力
端子Ｃ１を有し、同様に、フリップフロップ５００１、
加算器５００２およびセレクタ付きフリップフロップ５
００３によって構成される。入力端子Ｂ１は、フィール
ドブロックディストーション算出ユニット３０００のプ
ロセッサエレメントＰＥ（０，１）の出力端子Ｄｏに電
気的に接続され、出力端子Ｃ１は、後述するフレームブ
ロック特定ユニット６０００の比較器６１０１の入力端
子Ｄ１に電気的に接続される。
ョン算出ユニット５２００は、入力端子Ｂ１および出力
端子Ｃ１を有し、同様に、フリップフロップ５００１、
加算器５００２およびセレクタ付きフリップフロップ５
００３によって構成される。入力端子Ｂ１は、フィール
ドブロックディストーション算出ユニット３０００のプ
ロセッサエレメントＰＥ（０，１）の出力端子Ｄｏに電
気的に接続され、出力端子Ｃ１は、後述するフレームブ
ロック特定ユニット６０００の比較器６１０１の入力端
子Ｄ１に電気的に接続される。
【０２１４】第２フレームブロックディストーション算
出ユニット５２００は、プロセッサエレメントＰＥ
（０，１）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ１を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算して、フレームブロッ
クディストーションを出力端子Ｃ１から出力する。
出ユニット５２００は、プロセッサエレメントＰＥ
（０，１）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ１を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算して、フレームブロッ
クディストーションを出力端子Ｃ１から出力する。
【０２１５】次に、第３フレームブロックディストーシ
ョン算出ユニット５３００は、入力端子Ｂ２および出力
端子Ｃ２を有し、同様に、フリップフロップ５００１、
加算器５００２およびセレクタ付きフリップフロップ５
００３によって構成される。入力端子Ｂ２は、フィール
ドブロックディストーション算出ユニット３０００のプ
ロセッサエレメントＰＥ（０，２）の出力端子Ｄｏに電
気的に接続され、出力端子Ｃ２は、後述するフレームブ
ロック特定ユニット６０００の比較器６１０１の入力端
子Ｄ２に電気的に接続される。
ョン算出ユニット５３００は、入力端子Ｂ２および出力
端子Ｃ２を有し、同様に、フリップフロップ５００１、
加算器５００２およびセレクタ付きフリップフロップ５
００３によって構成される。入力端子Ｂ２は、フィール
ドブロックディストーション算出ユニット３０００のプ
ロセッサエレメントＰＥ（０，２）の出力端子Ｄｏに電
気的に接続され、出力端子Ｃ２は、後述するフレームブ
ロック特定ユニット６０００の比較器６１０１の入力端
子Ｄ２に電気的に接続される。
【０２１６】第３フレームブロックディストーション算
出ユニット５３００は、プロセッサエレメントＰＥ
（０，２）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ２を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算して、フレームブロッ
クディストーションを出力端子Ｃ２から出力する。
出ユニット５３００は、プロセッサエレメントＰＥ
（０，２）から出力された第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションを入力端子Ｂ２を通して入力し、入力された第１
フィールドブロックディストーションと第２フィールド
ブロックディストーションを加算して、フレームブロッ
クディストーションを出力端子Ｃ２から出力する。
【０２１７】次に、フレームブロック特定ユニット６０
００のブロック図を説明する。図２４に示すように、フ
レームブロック特定ユニット６０００は、最小フレーム
ディストーション検出ユニット６１００、フィールド動
きベクトル垂直成分検出ユニット６２００およびフィー
ルド動きベクトル水平成分検出ユニット６３００によっ
て構成される。
００のブロック図を説明する。図２４に示すように、フ
レームブロック特定ユニット６０００は、最小フレーム
ディストーション検出ユニット６１００、フィールド動
きベクトル垂直成分検出ユニット６２００およびフィー
ルド動きベクトル水平成分検出ユニット６３００によっ
て構成される。
【０２１８】最小フレームディストーション検出ユニッ
ト６１００は、フレームブロックディストーション算出
ユニット５０００で算出された複数のフレームブロック
ディストーションを入力し、入力されたフレームディス
トーションの中から最小の値をもつフレームディストー
ションを検出する。フレーム動きベクトル垂直成分検出
ユニット６２００は、最小フレームディストーション検
出ユニット６１００で検出された最小のフレームディス
トーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置（行位置）に基づいてサーチウィ
ンドウ４００内のフレーム候補ブロックを特定し、特定
されたフレーム候補ブロックによって現画像フレームブ
ロック２００のフレーム動きベクトルの垂直成分ＭＶＦ
Ｒｙを特定する。
ト６１００は、フレームブロックディストーション算出
ユニット５０００で算出された複数のフレームブロック
ディストーションを入力し、入力されたフレームディス
トーションの中から最小の値をもつフレームディストー
ションを検出する。フレーム動きベクトル垂直成分検出
ユニット６２００は、最小フレームディストーション検
出ユニット６１００で検出された最小のフレームディス
トーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置（行位置）に基づいてサーチウィ
ンドウ４００内のフレーム候補ブロックを特定し、特定
されたフレーム候補ブロックによって現画像フレームブ
ロック２００のフレーム動きベクトルの垂直成分ＭＶＦ
Ｒｙを特定する。
【０２１９】フレーム動きベクトル水平成分検出ユニッ
ト６３００は、最小フレームディストーション検出ユニ
ット６１００で検出された最小のフレームディストーシ
ョンが算出されたプロセッサエレメントＰＥ（ｘ，ｙ）
の配置位置（列位置）に基づいてサーチウィンドウ４０
０内のフレーム候補ブロックを特定し、特定されたフレ
ーム候補ブロックによって現画像フレームブロック２０
０のフレーム動きベクトルの水平成分ＭＶＦＲｘを特定
する。
ト６３００は、最小フレームディストーション検出ユニ
ット６１００で検出された最小のフレームディストーシ
ョンが算出されたプロセッサエレメントＰＥ（ｘ，ｙ）
の配置位置（列位置）に基づいてサーチウィンドウ４０
０内のフレーム候補ブロックを特定し、特定されたフレ
ーム候補ブロックによって現画像フレームブロック２０
０のフレーム動きベクトルの水平成分ＭＶＦＲｘを特定
する。
【０２２０】最小フレームディストーション検出ユニッ
ト６１００は、さらに、比較器６１０１、論理和演算器
６１０２、比較器６１０３、セレクタ６１０４、フリッ
プフロップ６１０５、セレクタ付きフリップフロップ６
１０６によって構成される。比較器６１０１は、入力端
子Ｄ０，Ｄ１，Ｄ２および出力端子Ｍ，Ｙを有する。入
力端子Ｄ０，Ｄ１，Ｄ２は、それぞれフレームブロック
ディストーション算出ユニット５０００の出力端子Ｃ
０，Ｃ１，Ｃ２に電気的に接続される。出力端子Ｙは、
比較器６１０３の入力端子Ａおよびセレクタ６１０４の
入力端子Ｂに電気的に接続される。出力端子Ｍは、フレ
ーム動きベクトル垂直成分検出ユニット６２００のセレ
クタ６２０１の入力端子Ｂに電気的に接続される。
ト６１００は、さらに、比較器６１０１、論理和演算器
６１０２、比較器６１０３、セレクタ６１０４、フリッ
プフロップ６１０５、セレクタ付きフリップフロップ６
１０６によって構成される。比較器６１０１は、入力端
子Ｄ０，Ｄ１，Ｄ２および出力端子Ｍ，Ｙを有する。入
力端子Ｄ０，Ｄ１，Ｄ２は、それぞれフレームブロック
ディストーション算出ユニット５０００の出力端子Ｃ
０，Ｃ１，Ｃ２に電気的に接続される。出力端子Ｙは、
比較器６１０３の入力端子Ａおよびセレクタ６１０４の
入力端子Ｂに電気的に接続される。出力端子Ｍは、フレ
ーム動きベクトル垂直成分検出ユニット６２００のセレ
クタ６２０１の入力端子Ｂに電気的に接続される。
【０２２１】比較器６１０１は、フレームブロックディ
ストーション算出ユニット５０００から出力端子Ｃ０，
Ｃ１，Ｃ２を通して同時に出力されたフレームブロック
ディストーションを、それぞれ入力端子Ｄ０，Ｄ１，Ｄ
２を通して入力し、入力された３つのフレームブロック
ディストーションを比較し、これらのフレームブロック
ディストーションの中で最小のフレームブロックディス
トーションを出力端子Ｙから出力する。また、最小のフ
レームブロックディストーションが入力された入力端子
を示すデータＬＭＶｙを出力端子Ｍから出力する。ここ
で、出力端子Ｍから出力されるデータＬＭＶｙは、最小
のフレームブロックディストーションが入力された入力
端子が入力端子Ｄ０のときには０、Ｄ１のときには１、
Ｄ２のときには２を表す。
ストーション算出ユニット５０００から出力端子Ｃ０，
Ｃ１，Ｃ２を通して同時に出力されたフレームブロック
ディストーションを、それぞれ入力端子Ｄ０，Ｄ１，Ｄ
２を通して入力し、入力された３つのフレームブロック
ディストーションを比較し、これらのフレームブロック
ディストーションの中で最小のフレームブロックディス
トーションを出力端子Ｙから出力する。また、最小のフ
レームブロックディストーションが入力された入力端子
を示すデータＬＭＶｙを出力端子Ｍから出力する。ここ
で、出力端子Ｍから出力されるデータＬＭＶｙは、最小
のフレームブロックディストーションが入力された入力
端子が入力端子Ｄ０のときには０、Ｄ１のときには１、
Ｄ２のときには２を表す。
【０２２２】論理和演算器６１０２は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ７に電気的に接続され、入
力端子Ｂは、フリップフロップ６１０５の出力端子ｏに
電気的に接続される。出力端子Ｙは、比較器６１０３の
入力端子Ｂに電気的に接続される。論理和演算器６１０
２は、信号出力ユニット７０００から出力されたパルス
信号ＬＤ３を入力端子Ａを通して入力するとともに、フ
リップフロップ６１０５から出力されたデータを入力端
子Ｂを通して入力し、入力された信号ＬＤ３をビット列
で表したデータと入力端子Ｂから入力されたデータとの
論理和を演算し、その演算結果を出力端子Ｙにする。こ
こで、信号ＬＤ３が０のときには、信号ＬＤ３に対応す
るデータは、すべてのビットが０で表され、入力端子Ｂ
から入力されたデータが論理和の演算結果として出力さ
れる。一方、信号ＬＤ３が１のときには、信号ＬＤ３に
対応するデータは、すべてのビットが１で表され、その
ままこのデータが最大値として出力端子Ｙを通して出力
される。
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット７０００の出力端子Ｐ７に電気的に接続され、入
力端子Ｂは、フリップフロップ６１０５の出力端子ｏに
電気的に接続される。出力端子Ｙは、比較器６１０３の
入力端子Ｂに電気的に接続される。論理和演算器６１０
２は、信号出力ユニット７０００から出力されたパルス
信号ＬＤ３を入力端子Ａを通して入力するとともに、フ
リップフロップ６１０５から出力されたデータを入力端
子Ｂを通して入力し、入力された信号ＬＤ３をビット列
で表したデータと入力端子Ｂから入力されたデータとの
論理和を演算し、その演算結果を出力端子Ｙにする。こ
こで、信号ＬＤ３が０のときには、信号ＬＤ３に対応す
るデータは、すべてのビットが０で表され、入力端子Ｂ
から入力されたデータが論理和の演算結果として出力さ
れる。一方、信号ＬＤ３が１のときには、信号ＬＤ３に
対応するデータは、すべてのビットが１で表され、その
ままこのデータが最大値として出力端子Ｙを通して出力
される。
【０２２３】比較器６１０３は、入力端子Ａ，Ｂおよび
出力端子Ｙを有する。入力端子Ａは、比較器６１０１の
出力端子Ｙに電気的に接続され、入力端子Ｂは、論理和
演算器６１０２の出力端子Ｙに電気的に接続され、出力
端子Ｙは、セレクタ６１０４の入力端子Ｓ、フレーム動
きベクトル垂直成分検出ユニット６２００のセレクタ６
２０１の入力端子Ｓおよびフレーム動きベクトル水平成
分検出ユニット６３００のセレクタ６３０２の入力端子
Ｓに電気的に接続される。
出力端子Ｙを有する。入力端子Ａは、比較器６１０１の
出力端子Ｙに電気的に接続され、入力端子Ｂは、論理和
演算器６１０２の出力端子Ｙに電気的に接続され、出力
端子Ｙは、セレクタ６１０４の入力端子Ｓ、フレーム動
きベクトル垂直成分検出ユニット６２００のセレクタ６
２０１の入力端子Ｓおよびフレーム動きベクトル水平成
分検出ユニット６３００のセレクタ６３０２の入力端子
Ｓに電気的に接続される。
【０２２４】比較器６１０３は、比較器６１０１から出
力されたフレームブロックディストーションを入力端子
Ａを通して入力するとともに、論理和演算器６１０２か
ら出力されたデータを入力端子Ｂを通して入力し、入力
端子Ａを通して入力されたフレームブロックディストー
ションが入力端子Ｂを通して入力されたデータ以上の大
きさである場合には、出力端子Ｙから０を表すデータＭ
ｉｎを出力し、入力端子Ａを通して入力されたフレーム
ブロックディストーションが入力端子Ｂを通して入力さ
れたデータより小さい場合には、出力端子Ｙから１を表
すデータＭｉｎを出力する。
力されたフレームブロックディストーションを入力端子
Ａを通して入力するとともに、論理和演算器６１０２か
ら出力されたデータを入力端子Ｂを通して入力し、入力
端子Ａを通して入力されたフレームブロックディストー
ションが入力端子Ｂを通して入力されたデータ以上の大
きさである場合には、出力端子Ｙから０を表すデータＭ
ｉｎを出力し、入力端子Ａを通して入力されたフレーム
ブロックディストーションが入力端子Ｂを通して入力さ
れたデータより小さい場合には、出力端子Ｙから１を表
すデータＭｉｎを出力する。
【０２２５】セレクタ６１０４は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、比較器６１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
フリップフロップ６１０５の出力端子ｏに電気的に接続
され、入力端子Ｂは、比較器６１０１の出力端子Ｙに電
気的に接続される。出力端子Ｙは、フリップフロップ６
１０５の入力端子ｉに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、比較器６１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
フリップフロップ６１０５の出力端子ｏに電気的に接続
され、入力端子Ｂは、比較器６１０１の出力端子Ｙに電
気的に接続される。出力端子Ｙは、フリップフロップ６
１０５の入力端子ｉに電気的に接続される。
【０２２６】セレクタ６１０４は、比較器６１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０２２７】フリップフロップ６１０５は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、セレク
タ６１０４の出力端子Ｙに電気的に接続され、出力端子
ｏは、セレクタ６１０４の入力端子Ａ、論理和演算器６
１０２の入力端子Ｂおよびセレクタ付きフリップフロッ
プ６１０６の入力端子Ｉに電気的に接続される。
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、セレク
タ６１０４の出力端子Ｙに電気的に接続され、出力端子
ｏは、セレクタ６１０４の入力端子Ａ、論理和演算器６
１０２の入力端子Ｂおよびセレクタ付きフリップフロッ
プ６１０６の入力端子Ｉに電気的に接続される。
【０２２８】フリップフロップ６１０５は、信号出力ユ
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。セレクタ付きフリッ
プフロップ６１０６は、セレクタ付きフリップフロップ
４４００によって構成される。入力端子Ｅは、信号出力
ユニット７０００の出力端子Ｐ１０に電気的に接続さ
れ、入力端子Ｉは、フリップフロップ６１０５の出力端
子ｏに電気的に接続される。セレクタ付きフリップフロ
ップ６１０６は、信号出力ユニット７０００から出力さ
れた信号ＳＭＶ２を入力端子Ｅを通して入力し、入力さ
れた信号ＳＭＶ２に基づいてセレクタ４４０１の入力端
子と出力端子の接続を切換え、入力端子Ｉから選択的に
入力したデータを出力端子Ｏから出力する。
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。セレクタ付きフリッ
プフロップ６１０６は、セレクタ付きフリップフロップ
４４００によって構成される。入力端子Ｅは、信号出力
ユニット７０００の出力端子Ｐ１０に電気的に接続さ
れ、入力端子Ｉは、フリップフロップ６１０５の出力端
子ｏに電気的に接続される。セレクタ付きフリップフロ
ップ６１０６は、信号出力ユニット７０００から出力さ
れた信号ＳＭＶ２を入力端子Ｅを通して入力し、入力さ
れた信号ＳＭＶ２に基づいてセレクタ４４０１の入力端
子と出力端子の接続を切換え、入力端子Ｉから選択的に
入力したデータを出力端子Ｏから出力する。
【０２２９】次に、フレーム動きベクトル垂直成分検出
ユニット６２００は、さらに、セレクタ６２０１、フリ
ップフロップ６２０２、換算テーブル６２０３およびセ
レクタ付きフリップフロップ６２０４によって構成され
る。セレクタ６２０１は、入力端子Ｓ，Ａ，Ｂおよび出
力端子Ｙを有する。入力端子Ｓは、最小フレームディス
トーション検出ユニット６１００の比較器６１０３の出
力端子Ｙに電気的に接続され、入力端子Ａは、フリップ
フロップ６２０２の出力端子ｏに電気的に接続され、入
力端子Ｂは、最小フレームディストーション検出ユニッ
ト６１００の比較器６１０１の出力端子Ｍに電気的に接
続される。出力端子Ｙは、フリップフロップ６２０２の
入力端子ｉに電気的に接続される。
ユニット６２００は、さらに、セレクタ６２０１、フリ
ップフロップ６２０２、換算テーブル６２０３およびセ
レクタ付きフリップフロップ６２０４によって構成され
る。セレクタ６２０１は、入力端子Ｓ，Ａ，Ｂおよび出
力端子Ｙを有する。入力端子Ｓは、最小フレームディス
トーション検出ユニット６１００の比較器６１０３の出
力端子Ｙに電気的に接続され、入力端子Ａは、フリップ
フロップ６２０２の出力端子ｏに電気的に接続され、入
力端子Ｂは、最小フレームディストーション検出ユニッ
ト６１００の比較器６１０１の出力端子Ｍに電気的に接
続される。出力端子Ｙは、フリップフロップ６２０２の
入力端子ｉに電気的に接続される。
【０２３０】セレクタ６２０１は、比較器６１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０２３１】フリップフロップ６２０２は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、セレク
タ６２０１の出力端子Ｙに電気的に接続され、出力端子
ｏは、換算テーブル６２０３の入力端子およびセレクタ
６２０１の入力端子Ａに電気的に接続される。
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０００の出
力端子Ｐ２に電気的に接続され、入力端子ｉは、セレク
タ６２０１の出力端子Ｙに電気的に接続され、出力端子
ｏは、換算テーブル６２０３の入力端子およびセレクタ
６２０１の入力端子Ａに電気的に接続される。
【０２３２】フリップフロップ６２０２は、信号出力ユ
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。換算テーブル６２０
３は、入力端子および出力端子を有し、入力端子は、フ
リップフロップ６２０２の出力端子ｏに電気的に接続さ
れ、出力端子は、セレクタ付きフリップフロップ６２０
４の入力端子Ｉに電気的に接続される。換算テーブル６
２０３は、入力端子に入力されたデータを垂直方向の動
きベクトルＭＶｙを表すデータに換算して出力端子に出
力する。
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。換算テーブル６２０
３は、入力端子および出力端子を有し、入力端子は、フ
リップフロップ６２０２の出力端子ｏに電気的に接続さ
れ、出力端子は、セレクタ付きフリップフロップ６２０
４の入力端子Ｉに電気的に接続される。換算テーブル６
２０３は、入力端子に入力されたデータを垂直方向の動
きベクトルＭＶｙを表すデータに換算して出力端子に出
力する。
【０２３３】セレクタ付きフリップフロップ６２０４
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、換
算テーブル６２０３の出力端子に電気的に接続される。
セレクタ付きフリップフロップ６２０４は、信号出力ユ
ニット７０００から出力された信号ＳＭＶ２を入力端子
Ｅを通して入力し、入力された信号ＳＭＶ２に基づいて
セレクタ４４０１の入力端子と出力端子の接続を切換
え、入力端子Ｉから選択的に入力したデータを出力端子
Ｏから出力する。
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、換
算テーブル６２０３の出力端子に電気的に接続される。
セレクタ付きフリップフロップ６２０４は、信号出力ユ
ニット７０００から出力された信号ＳＭＶ２を入力端子
Ｅを通して入力し、入力された信号ＳＭＶ２に基づいて
セレクタ４４０１の入力端子と出力端子の接続を切換
え、入力端子Ｉから選択的に入力したデータを出力端子
Ｏから出力する。
【０２３４】次に、フレーム動きベクトル水平成分検出
ユニット６３００は、さらに、カウンタ６３０１、セレ
クタ６３０２、フリップフロップ６３０３、換算テーブ
ル６３０４およびセレクタ付きフリップフロップ６３０
５によって構成される。カウンタ６３０１は、入力端子
ＣＬ，ＥＮ，ＣＫおよび出力端子Ｑｎを有する。入力端
子ＣＬは、信号出力ユニット７０００の出力端子Ｐ６に
電気的に接続され、入力端子ＥＮは、信号出力ユニット
７０００の出力端子Ｐ８に電気的に接続され、入力端子
ＣＫは、信号出力ユニット７０００の出力端子Ｐ２に電
気的に接続され、出力端子Ｑｎは、セレクタ６３０２の
入力端子Ｂに電気的に接続される。
ユニット６３００は、さらに、カウンタ６３０１、セレ
クタ６３０２、フリップフロップ６３０３、換算テーブ
ル６３０４およびセレクタ付きフリップフロップ６３０
５によって構成される。カウンタ６３０１は、入力端子
ＣＬ，ＥＮ，ＣＫおよび出力端子Ｑｎを有する。入力端
子ＣＬは、信号出力ユニット７０００の出力端子Ｐ６に
電気的に接続され、入力端子ＥＮは、信号出力ユニット
７０００の出力端子Ｐ８に電気的に接続され、入力端子
ＣＫは、信号出力ユニット７０００の出力端子Ｐ２に電
気的に接続され、出力端子Ｑｎは、セレクタ６３０２の
入力端子Ｂに電気的に接続される。
【０２３５】カウンタ６３０１は、予め内部に数値を表
すデータＬＭＶｘを有し、信号出力ユニット７０００か
ら出力されたパルス信号ＬＤ２，ＣＴＥ，ＣＫ２をそれ
ぞれ入力端子ＣＬ，ＥＮ，ＣＫを通して入力し、入力端
子ＣＬを通して入力されたパルス信号ＬＤ２の立ち上り
に同期して、この内部データＬＭＶｘを０にリセットす
るとともに、入力端子ＥＮを通して入力されたパルス信
号ＣＴＥが１であり、入力端子ＣＫを通して入力された
パルス信号ＣＫ２がともに０から１に立ち上るタイミン
グに同期して順次この内部データＬＭＶｘを０，１，
２，・・・の順にカウントアップして出力端子Ｑｎから
出力する。
すデータＬＭＶｘを有し、信号出力ユニット７０００か
ら出力されたパルス信号ＬＤ２，ＣＴＥ，ＣＫ２をそれ
ぞれ入力端子ＣＬ，ＥＮ，ＣＫを通して入力し、入力端
子ＣＬを通して入力されたパルス信号ＬＤ２の立ち上り
に同期して、この内部データＬＭＶｘを０にリセットす
るとともに、入力端子ＥＮを通して入力されたパルス信
号ＣＴＥが１であり、入力端子ＣＫを通して入力された
パルス信号ＣＫ２がともに０から１に立ち上るタイミン
グに同期して順次この内部データＬＭＶｘを０，１，
２，・・・の順にカウントアップして出力端子Ｑｎから
出力する。
【０２３６】セレクタ６３０２は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、最小フレー
ムディストーション検出ユニット６１００の比較器６１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
フリップフロップ６３０３の出力端子ｏに電気的に接続
され、入力端子Ｂは、カウンタ６３０１の出力端子Ｑｎ
に電気的に接続される。出力端子Ｙは、フリップフロッ
プ６３０３の入力端子ｉに電気的に接続される。
および出力端子Ｙを有する。入力端子Ｓは、最小フレー
ムディストーション検出ユニット６１００の比較器６１
０３の出力端子Ｙに電気的に接続され、入力端子Ａは、
フリップフロップ６３０３の出力端子ｏに電気的に接続
され、入力端子Ｂは、カウンタ６３０１の出力端子Ｑｎ
に電気的に接続される。出力端子Ｙは、フリップフロッ
プ６３０３の入力端子ｉに電気的に接続される。
【０２３７】セレクタ６３０２は、比較器６１０３から
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
出力されたデータＭｉｎを入力端子Ｓを通して入力し、
入力されたデータＭｉｎに基づいて入力端子Ａ，Ｂの何
れか一方の入力端子と出力端子Ｙを電気的に接続する切
換器であり、データＭｉｎが０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、データＭｉｎが１のと
きには、入力端子Ｂと出力端子Ｙを電気的に接続する。
【０２３８】フリップフロップ６３０３、Ｄフリップフ
ロップからなり、入力端子ｓ，ｉおよび出力端子ｏを有
する。入力端子ｓは、信号出力ユニット７０００の出力
端子Ｐ２に電気的に接続され、入力端子ｉは、セレクタ
６３０２の出力端子Ｙに電気的に接続され、出力端子ｏ
は、換算テーブル６３０４の入力端子およびセレクタ６
３０２の入力端子Ａに電気的に接続される。
ロップからなり、入力端子ｓ，ｉおよび出力端子ｏを有
する。入力端子ｓは、信号出力ユニット７０００の出力
端子Ｐ２に電気的に接続され、入力端子ｉは、セレクタ
６３０２の出力端子Ｙに電気的に接続され、出力端子ｏ
は、換算テーブル６３０４の入力端子およびセレクタ６
３０２の入力端子Ａに電気的に接続される。
【０２３９】フリップフロップ６３０３は、信号出力ユ
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。換算テーブル６３０
４は、入力端子および出力端子を有し、入力端子は、フ
リップフロップ６３０３の出力端子ｏに電気的に接続さ
れ、出力端子は、セレクタ付きフリップフロップ６３０
５の入力端子Ｉに電気的に接続される。換算テーブル６
３０４は、入力端子に入力されたデータを水平方向の動
きベクトルＭＶｘを表すデータに換算して出力端子に出
力する。
ニット７０００から出力されたパルス信号ＣＫ２を入力
端子ｓを通して入力し、入力されたパルス信号ＣＫ２の
各パルスの立ち上りに同期して入力端子ｉに入力された
データを出力端子ｏにラッチする。換算テーブル６３０
４は、入力端子および出力端子を有し、入力端子は、フ
リップフロップ６３０３の出力端子ｏに電気的に接続さ
れ、出力端子は、セレクタ付きフリップフロップ６３０
５の入力端子Ｉに電気的に接続される。換算テーブル６
３０４は、入力端子に入力されたデータを水平方向の動
きベクトルＭＶｘを表すデータに換算して出力端子に出
力する。
【０２４０】セレクタ付きフリップフロップ６３０５
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、換
算テーブル６３０５の出力端子に電気的に接続される。
セレクタ付きフリップフロップ６３０５は、信号出力ユ
ニット７０００から出力された信号ＳＭＶ２を入力端子
Ｅを通して入力し、入力された信号ＳＭＶ２に基づいて
セレクタ４４０１の入力端子と出力端子の接続を切換
え、入力端子Ｉから選択的に入力したデータを出力端子
Ｏから出力する。
は、セレクタ付きフリップフロップ４４００によって構
成される。入力端子Ｅは、信号出力ユニット７０００の
出力端子Ｐ１０に電気的に接続され、入力端子Ｉは、換
算テーブル６３０５の出力端子に電気的に接続される。
セレクタ付きフリップフロップ６３０５は、信号出力ユ
ニット７０００から出力された信号ＳＭＶ２を入力端子
Ｅを通して入力し、入力された信号ＳＭＶ２に基づいて
セレクタ４４０１の入力端子と出力端子の接続を切換
え、入力端子Ｉから選択的に入力したデータを出力端子
Ｏから出力する。
【０２４１】次に、作用を説明する。図５〜図９に示さ
れたタイムチャートに基づいて動きベクトルを探索する
動作を説明する。始めに、図５および図６のタイムチャ
ートに基づいてフィールドブロックディストーション算
出ユニット３０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）において、プロセッサエレメントＰＥ（ｘ，
ｙ）と位置的に対応する第１フィールド候補ブロックと
現画像第１フィールドブロックとのそれぞれの第１フィ
ールドブロックディストーション、並びに、プロセッサ
エレメントＰＥ（ｘ，ｙ）と位置的に対応する第２フィ
ールド候補ブロックと現画像第２フィールドブロックと
のそれぞれの第２フィールドブロックディストーション
を時分割で求める動作を説明する。
れたタイムチャートに基づいて動きベクトルを探索する
動作を説明する。始めに、図５および図６のタイムチャ
ートに基づいてフィールドブロックディストーション算
出ユニット３０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）において、プロセッサエレメントＰＥ（ｘ，
ｙ）と位置的に対応する第１フィールド候補ブロックと
現画像第１フィールドブロックとのそれぞれの第１フィ
ールドブロックディストーション、並びに、プロセッサ
エレメントＰＥ（ｘ，ｙ）と位置的に対応する第２フィ
ールド候補ブロックと現画像第２フィールドブロックと
のそれぞれの第２フィールドブロックディストーション
を時分割で求める動作を説明する。
【０２４２】各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）は、行方向および列方向に隣
接する他の各プロセッサエレメントＰＥ（ｘ，ｙ）およ
び各レジスタ（ｘ，ｙ）間でサーチウィンドウ４００の
画素データを転送する。また、以下に示す図２５〜図４
１は、クロックパルス信号ＣＫ１の各パルスの立ち上が
りに同期して各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）のそれぞれの第１フリップフ
ロップ３６０２，３６１２，３６２２，３６３２および
それぞれの第２フリップフロップ３６０３，３６１３，
３６２３，３６３３にラッチされたサーチウィンドウ４
００の画素データを示しており、右側が各第１フリップ
フロップ３６０２，３６１２，３６２２，３６３２にラ
ッチされた画素データを示し、左側が各第２フリップフ
ロップ３６０３，３６１３，３６２３，３６３３にラッ
チされた画素データを示している。
よび各レジスタ（ｘ，ｙ）は、行方向および列方向に隣
接する他の各プロセッサエレメントＰＥ（ｘ，ｙ）およ
び各レジスタ（ｘ，ｙ）間でサーチウィンドウ４００の
画素データを転送する。また、以下に示す図２５〜図４
１は、クロックパルス信号ＣＫ１の各パルスの立ち上が
りに同期して各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）のそれぞれの第１フリップフ
ロップ３６０２，３６１２，３６２２，３６３２および
それぞれの第２フリップフロップ３６０３，３６１３，
３６２３，３６３３にラッチされたサーチウィンドウ４
００の画素データを示しており、右側が各第１フリップ
フロップ３６０２，３６１２，３６２２，３６３２にラ
ッチされた画素データを示し、左側が各第２フリップフ
ロップ３６０３，３６１３，３６２３，３６３３にラッ
チされた画素データを示している。
【０２４３】まず、クロックパルス信号ＣＫ１の１クロ
ック目に同期して、図２５に示すように、画素データｃ
（０，１）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ０から入力レジスタＩＲ（３，０）の
第１フリップフロップ３６１２にラッチされ、同時に、
画素データｃ（０，３）がサーチウィンドウデータ出力
ユニット２０００の出力端子Ｓ１から入力レジスタＩＲ
（３，２）の第１フリップフロップ３６１２にラッチさ
れる。
ック目に同期して、図２５に示すように、画素データｃ
（０，１）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ０から入力レジスタＩＲ（３，０）の
第１フリップフロップ３６１２にラッチされ、同時に、
画素データｃ（０，３）がサーチウィンドウデータ出力
ユニット２０００の出力端子Ｓ１から入力レジスタＩＲ
（３，２）の第１フリップフロップ３６１２にラッチさ
れる。
【０２４４】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）の転送方向選択部３６００のセレクタ３６０
１の出力端子Ｙは、入力端子Ｃと電気的に接続されてい
る。入力レジスタＩＲ（３，１）の転送方向選択部３６
１０のセレクタ３６１１の出力端子Ｙは、入力端子Ａと
電気的に接続されている。各第１サイドレジスタＳＲ
（ｘ，−１）の転送方向選択部３６２０のセレクタ３６
２１の出力端子Ｙは、入力端子Ｂと電気的に接続されて
いる。各第２サイドレジスタＳＲ（ｘ，３）の転送方向
選択部３６３０のセレクタ３６３１の出力端子Ｙは、入
力端子Ｂと電気的に接続されている。
（ｘ，ｙ）の転送方向選択部３６００のセレクタ３６０
１の出力端子Ｙは、入力端子Ｃと電気的に接続されてい
る。入力レジスタＩＲ（３，１）の転送方向選択部３６
１０のセレクタ３６１１の出力端子Ｙは、入力端子Ａと
電気的に接続されている。各第１サイドレジスタＳＲ
（ｘ，−１）の転送方向選択部３６２０のセレクタ３６
２１の出力端子Ｙは、入力端子Ｂと電気的に接続されて
いる。各第２サイドレジスタＳＲ（ｘ，３）の転送方向
選択部３６３０のセレクタ３６３１の出力端子Ｙは、入
力端子Ｂと電気的に接続されている。
【０２４５】次に、クロックパルス信号ＣＫ１の２クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の１クロック
目と同様に電気的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の１クロック
目と同様に電気的に接続されている。
【０２４６】このため、図２６に示すように、画素デー
タｃ（０，１）およびｃ（０，３）は、それぞれ入力レ
ジスタＩＲ（３，ｙ）の第１フリップフロップ３６１２
から同じ入力レジスタＩＲ（３，ｙ）の第２フリップフ
ロップ３６１３にラッチされる。また、同時に、画素デ
ータｄ（０，１）がサーチウィンドウデータ出力ユニッ
ト２０００の出力端子Ｓ０から入力レジスタＩＲ（３，
０）の第１フリップフロップ３６１２にラッチされ、同
時に、画素データｄ（０，３）がサーチウィンドウデー
タ出力ユニット２０００の出力端子Ｓ１から入力レジス
タＩＲ（３，２）の第１フリップフロップ３６１２にラ
ッチされる。
タｃ（０，１）およびｃ（０，３）は、それぞれ入力レ
ジスタＩＲ（３，ｙ）の第１フリップフロップ３６１２
から同じ入力レジスタＩＲ（３，ｙ）の第２フリップフ
ロップ３６１３にラッチされる。また、同時に、画素デ
ータｄ（０，１）がサーチウィンドウデータ出力ユニッ
ト２０００の出力端子Ｓ０から入力レジスタＩＲ（３，
０）の第１フリップフロップ３６１２にラッチされ、同
時に、画素データｄ（０，３）がサーチウィンドウデー
タ出力ユニット２０００の出力端子Ｓ１から入力レジス
タＩＲ（３，２）の第１フリップフロップ３６１２にラ
ッチされる。
【０２４７】次に、クロックパルス信号ＣＫ１の３クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ａと電気的に接続されており、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ａと電気的に接続
されており、各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ａと電気的に接続されおり、各第２サイ
ドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０の
セレクタ３６３１の出力端子Ｙは、入力端子Ａと電気的
に接続されいる。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ａと電気的に接続されており、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ａと電気的に接続
されており、各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ａと電気的に接続されおり、各第２サイ
ドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０の
セレクタ３６３１の出力端子Ｙは、入力端子Ａと電気的
に接続されいる。
【０２４８】このため、図２７に示すように、画素デー
タｃ（０，１）は、入力レジスタＩＲ（３，０）の第２
フリップフロップ３６１３から入力レジスタＩＲ（３，
１）の第１フリップフロップ３６１２にラッチされ、同
時に、画素データｃ（０，３）は、入力レジスタＩＲ
（３，２）の第２フリップフロップ３６１３から第２サ
イドレジスタＳＲ（３，３）の第１フリップフロップ３
６３２にラッチされる。
タｃ（０，１）は、入力レジスタＩＲ（３，０）の第２
フリップフロップ３６１３から入力レジスタＩＲ（３，
１）の第１フリップフロップ３６１２にラッチされ、同
時に、画素データｃ（０，３）は、入力レジスタＩＲ
（３，２）の第２フリップフロップ３６１３から第２サ
イドレジスタＳＲ（３，３）の第１フリップフロップ３
６３２にラッチされる。
【０２４９】また、同時に、画素データｄ（０，１）お
よびｄ（０，３）は、それぞれ入力レジスタＩＲ（３，
ｙ）の第１フリップフロップ３６１２から同じ入力レジ
スタＩＲ（３，ｙ）の第２フリップフロップ３６１３に
ラッチされる。同時に、画素データｃ（０，０）がサー
チウィンドウデータ出力ユニット２０００の出力端子Ｓ
０から入力レジスタＩＲ（３，０）の第１フリップフロ
ップ３６１２にラッチされ、同時に、画素データｃ
（０，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
よびｄ（０，３）は、それぞれ入力レジスタＩＲ（３，
ｙ）の第１フリップフロップ３６１２から同じ入力レジ
スタＩＲ（３，ｙ）の第２フリップフロップ３６１３に
ラッチされる。同時に、画素データｃ（０，０）がサー
チウィンドウデータ出力ユニット２０００の出力端子Ｓ
０から入力レジスタＩＲ（３，０）の第１フリップフロ
ップ３６１２にラッチされ、同時に、画素データｃ
（０，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２５０】次に、クロックパルス信号ＣＫ１の４クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の３クロック
目と同様に電気的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の３クロック
目と同様に電気的に接続されている。
【０２５１】このため、図２８に示すように、画素デー
タｃ（０，１）は、入力レジスタＩＲ（３，１）の第１
フリップフロップ３６１２から同じ入力レジスタＩＲ
（３，１）の第２フリップフロップ３６１３にラッチさ
れ、同時に、画素データｃ（０，３）は、第２サイドレ
ジスタＳＲ（３，３）の第１フリップフロップ３６３２
から同じ第２サイドレジスタＳＲ（３，３）の第２フリ
ップフロップ３６３３にラッチされる。
タｃ（０，１）は、入力レジスタＩＲ（３，１）の第１
フリップフロップ３６１２から同じ入力レジスタＩＲ
（３，１）の第２フリップフロップ３６１３にラッチさ
れ、同時に、画素データｃ（０，３）は、第２サイドレ
ジスタＳＲ（３，３）の第１フリップフロップ３６３２
から同じ第２サイドレジスタＳＲ（３，３）の第２フリ
ップフロップ３６３３にラッチされる。
【０２５２】また、同時に、画素データｄ（０，１）
は、入力レジスタＩＲ（３，０）の第２フリップフロッ
プ３６１３から入力レジスタＩＲ（３，１）の第１フリ
ップフロップ３６１２にラッチされ、同時に、画素デー
タｄ（０，３）は、入力レジスタＩＲ（３，２）の第２
フリップフロップ３６１３から第２サイドレジスタＳＲ
（３，３）の第１フリップフロップ３６３２にラッチさ
れ、同時に、画素データｃ（０，０）およびｃ（０，
２）は、それぞれ入力レジスタＩＲ（３，ｙ）の第１フ
リップフロップ３６１２から同じ入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３にラッチさ
れる。
は、入力レジスタＩＲ（３，０）の第２フリップフロッ
プ３６１３から入力レジスタＩＲ（３，１）の第１フリ
ップフロップ３６１２にラッチされ、同時に、画素デー
タｄ（０，３）は、入力レジスタＩＲ（３，２）の第２
フリップフロップ３６１３から第２サイドレジスタＳＲ
（３，３）の第１フリップフロップ３６３２にラッチさ
れ、同時に、画素データｃ（０，０）およびｃ（０，
２）は、それぞれ入力レジスタＩＲ（３，ｙ）の第１フ
リップフロップ３６１２から同じ入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３にラッチさ
れる。
【０２５３】また、同時に、画素データｄ（０，０）が
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（０，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（０，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２５４】次に、クロックパルス信号ＣＫ１の５クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ｃと電気的に接続されている。入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ｂと電気的に接続
されている。各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ｂと電気的に接続されている。各第２サ
イドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０
のセレクタ３６３１の出力端子Ｙは、入力端子Ｂと電気
的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ｃと電気的に接続されている。入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ｂと電気的に接続
されている。各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ｂと電気的に接続されている。各第２サ
イドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０
のセレクタ３６３１の出力端子Ｙは、入力端子Ｂと電気
的に接続されている。
【０２５５】このため、図２９に示すように、各入力レ
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
の画素データは、それぞれ４列目の各入力レジスタＩＲ
（３，ｙ）から３列目の同行のプロセッサエレメントＰ
Ｅ（２，ｙ）の第１フリップフロップ３６０２にラッチ
される。また、同時に、第２サイドレジスタＳＲ（３，
３）の第２フリップフロップ３６３３の画素データは、
第２サイドレジスタＳＲ（３，３）から第２サイドレジ
スタＳＲ（２，３）の第１フリップフロップ３６３２に
ラッチされ、同時に、各入力レジスタＩＲ（３，ｙ）の
第１フリップフロップ３６１２の画素データは同じ入力
レジスタＩＲ（３，ｙ）の第２フリップフロップ３６１
３にラッチされ、同時に、第２サイドレジスタＳＲ
（３，３）の第１フリップフロップ３６３２の画素デー
タは同じ第２サイドレジスタＳＲ（３，３）の第２フリ
ップフロップ３６３３にラッチされる。
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
の画素データは、それぞれ４列目の各入力レジスタＩＲ
（３，ｙ）から３列目の同行のプロセッサエレメントＰ
Ｅ（２，ｙ）の第１フリップフロップ３６０２にラッチ
される。また、同時に、第２サイドレジスタＳＲ（３，
３）の第２フリップフロップ３６３３の画素データは、
第２サイドレジスタＳＲ（３，３）から第２サイドレジ
スタＳＲ（２，３）の第１フリップフロップ３６３２に
ラッチされ、同時に、各入力レジスタＩＲ（３，ｙ）の
第１フリップフロップ３６１２の画素データは同じ入力
レジスタＩＲ（３，ｙ）の第２フリップフロップ３６１
３にラッチされ、同時に、第２サイドレジスタＳＲ
（３，３）の第１フリップフロップ３６３２の画素デー
タは同じ第２サイドレジスタＳＲ（３，３）の第２フリ
ップフロップ３６３３にラッチされる。
【０２５６】また、同時に、画素データｃ（１，０）が
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｃ
（１，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｃ
（１，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２５７】次に、クロックパルス信号ＣＫ１の６クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の５クロック
目と同様に電気的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の５クロック
目と同様に電気的に接続されている。
【０２５８】このため、図３０に示すように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
３６０２の画素データは同じプロセッサエレメントＰＥ
（ｘ，ｙ）の第２フリップフロップ３６０３にラッチさ
れる。同時に、第２サイドレジスタＳＲ（２，３）の第
１フリップフロップ３６３２の画素データは同じ第２サ
イドレジスタＳＲ（２，３）の第２フリップフロップ３
６３３にラッチされ、同時に、各入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３の画素デー
タは、それぞれ４列目の各入力レジスタＩＲ（３，ｙ）
から３列目の同行のプロセッサエレメントＰＥ（２，
ｙ）の第１フリップフロップ３６０２にラッチされ、同
時に、第２サイドレジスタＳＲ（３，３）の第２フリッ
プフロップ３６３３の画素データは、第２サイドレジス
タＳＲ（２，３）の第１フリップフロップ３６３２にラ
ッチされ、同時に、各入力レジスタＩＲ（３，ｙ）の第
１フリップフロップ３６１２の画素データは同じ入力レ
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
にラッチされる。
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
３６０２の画素データは同じプロセッサエレメントＰＥ
（ｘ，ｙ）の第２フリップフロップ３６０３にラッチさ
れる。同時に、第２サイドレジスタＳＲ（２，３）の第
１フリップフロップ３６３２の画素データは同じ第２サ
イドレジスタＳＲ（２，３）の第２フリップフロップ３
６３３にラッチされ、同時に、各入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３の画素デー
タは、それぞれ４列目の各入力レジスタＩＲ（３，ｙ）
から３列目の同行のプロセッサエレメントＰＥ（２，
ｙ）の第１フリップフロップ３６０２にラッチされ、同
時に、第２サイドレジスタＳＲ（３，３）の第２フリッ
プフロップ３６３３の画素データは、第２サイドレジス
タＳＲ（２，３）の第１フリップフロップ３６３２にラ
ッチされ、同時に、各入力レジスタＩＲ（３，ｙ）の第
１フリップフロップ３６１２の画素データは同じ入力レ
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
にラッチされる。
【０２５９】また、同時に、画素データｄ（１，０）が
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（１，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（１，２）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２６０】次に、クロックパルス信号ＣＫ１の７クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ｂと電気的に接続されている。入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ｂと電気的に接続
されている。各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ａと電気的に接続されている。各第２サ
イドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０
のセレクタ３６３１の出力端子Ｙは、入力端子Ａと電気
的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１の出力端子
Ｙは、入力端子Ｂと電気的に接続されている。入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１の出力端子Ｙは、入力端子Ｂと電気的に接続
されている。各第１サイドレジスタＳＲ（ｘ，−１）の
転送方向選択部３６２０のセレクタ３６２１の出力端子
Ｙは、入力端子Ａと電気的に接続されている。各第２サ
イドレジスタＳＲ（ｘ，３）の転送方向選択部３６３０
のセレクタ３６３１の出力端子Ｙは、入力端子Ａと電気
的に接続されている。
【０２６１】このため、図３１に示すように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３６０３の画素データはプロセッサエレメントＰＥ
（ｘ，ｙ−１）の第１フリップフロップ３６０２または
第１サイドレジスタＳＲ（ｘ，−１）の第１フリップフ
ロップ３６２２にラッチされる。また、同時に、第２サ
イドレジスタＳＲ（２，３）の第２フリップフロップ３
６３３の画素データはプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３６０２にラッチされ、同
時に、各プロセッサエレメントＰＥ（ｘ，ｙ）の第１フ
リップフロップ３６０２の画素データは同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３６
０３にラッチされ、同時に、第２サイドレジスタＳＲ
（２，３）の第１フリップフロップ３６３２の画素デー
タは同じ第２サイドレジスタＳＲ（２，３）の第２フリ
ップフロップ３６３３にラッチされ、同時に、各入力レ
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
の画素データは、それぞれ入力レジスタＩＲ（３，ｙ−
１）の第１フリップフロップ３６１２または第１サイド
レジスタＳＲ（３，−１）の第１フリップフロップ３６
２２にラッチされ、同時に、各入力レジスタＩＲ（３，
ｙ）の第１フリップフロップ３６１２の画素データは同
じ入力レジスタＩＲ（３，ｙ）の第２フリップフロップ
３６１３にラッチされる。
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３６０３の画素データはプロセッサエレメントＰＥ
（ｘ，ｙ−１）の第１フリップフロップ３６０２または
第１サイドレジスタＳＲ（ｘ，−１）の第１フリップフ
ロップ３６２２にラッチされる。また、同時に、第２サ
イドレジスタＳＲ（２，３）の第２フリップフロップ３
６３３の画素データはプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３６０２にラッチされ、同
時に、各プロセッサエレメントＰＥ（ｘ，ｙ）の第１フ
リップフロップ３６０２の画素データは同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３６
０３にラッチされ、同時に、第２サイドレジスタＳＲ
（２，３）の第１フリップフロップ３６３２の画素デー
タは同じ第２サイドレジスタＳＲ（２，３）の第２フリ
ップフロップ３６３３にラッチされ、同時に、各入力レ
ジスタＩＲ（３，ｙ）の第２フリップフロップ３６１３
の画素データは、それぞれ入力レジスタＩＲ（３，ｙ−
１）の第１フリップフロップ３６１２または第１サイド
レジスタＳＲ（３，−１）の第１フリップフロップ３６
２２にラッチされ、同時に、各入力レジスタＩＲ（３，
ｙ）の第１フリップフロップ３６１２の画素データは同
じ入力レジスタＩＲ（３，ｙ）の第２フリップフロップ
３６１３にラッチされる。
【０２６２】また、同時に、画素データｃ（１，１）が
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｃ
（１，３）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｃ
（１，３）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２６３】次に、クロックパルス信号ＣＫ１の８クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の７クロック
目と同様に電気的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、入力レジ
スタＩＲ（３，１）の転送方向選択部３６１０のセレク
タ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）の転
送方向選択部３６２０のセレクタ３６２１のそれぞれの
出力端子Ｙは、クロックパルス信号ＣＫ１の７クロック
目と同様に電気的に接続されている。
【０２６４】このため、図３２に示すように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３６０３の画素データはプロセッサエレメントＰＥ
（ｘ，ｙ−１）の第１フリップフロップ３６０２または
第１サイドレジスタＳＲ（ｘ，−１）の第１フリップフ
ロップ３６２２にラッチされる。同時に、第２サイドレ
ジスタＳＲ（２，３）の第２フリップフロップ３６３３
の画素データはプロセッサエレメントＰＥ（２，２）の
第１フリップフロップ３６０２にラッチされ、同時に、
各プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップ
フロップ３６０２の画素データは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の第２フリップフロップ３６０３に
ラッチされ、同時に、第１サイドレジスタＳＲ（ｘ，−
１）の第１フリップフロップ３６２２の画素データは同
じ第１サイドレジスタＳＲ（ｘ，−１）の第２フリップ
フロップ３６２３にラッチされ、同時に、各入力レジス
タＩＲ（３，ｙ）の第２フリップフロップ３６１３の画
素データは、それぞれ入力レジスタＩＲ（３，ｙ）から
入力レジスタＩＲ（３，ｙ−１）の第１フリップフロッ
プ３６１２または第１サイドレジスタＳＲ（３，ｙ−
１）の第１フリップフロップ３６２２にラッチされ、同
時に、各入力レジスタＩＲ（３，ｙ）の第１フリップフ
ロップ３６１２の画素データは同じ入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３にラッチさ
れる。
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３６０３の画素データはプロセッサエレメントＰＥ
（ｘ，ｙ−１）の第１フリップフロップ３６０２または
第１サイドレジスタＳＲ（ｘ，−１）の第１フリップフ
ロップ３６２２にラッチされる。同時に、第２サイドレ
ジスタＳＲ（２，３）の第２フリップフロップ３６３３
の画素データはプロセッサエレメントＰＥ（２，２）の
第１フリップフロップ３６０２にラッチされ、同時に、
各プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップ
フロップ３６０２の画素データは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の第２フリップフロップ３６０３に
ラッチされ、同時に、第１サイドレジスタＳＲ（ｘ，−
１）の第１フリップフロップ３６２２の画素データは同
じ第１サイドレジスタＳＲ（ｘ，−１）の第２フリップ
フロップ３６２３にラッチされ、同時に、各入力レジス
タＩＲ（３，ｙ）の第２フリップフロップ３６１３の画
素データは、それぞれ入力レジスタＩＲ（３，ｙ）から
入力レジスタＩＲ（３，ｙ−１）の第１フリップフロッ
プ３６１２または第１サイドレジスタＳＲ（３，ｙ−
１）の第１フリップフロップ３６２２にラッチされ、同
時に、各入力レジスタＩＲ（３，ｙ）の第１フリップフ
ロップ３６１２の画素データは同じ入力レジスタＩＲ
（３，ｙ）の第２フリップフロップ３６１３にラッチさ
れる。
【０２６５】また、同時に、画素データｄ（１，１）が
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（１，３）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
サーチウィンドウデータ出力ユニット２０００の出力端
子Ｓ０から入力レジスタＩＲ（３，０）の第１フリップ
フロップ３６１２にラッチされ、同時に、画素データｄ
（１，３）がサーチウィンドウデータ出力ユニット２０
００の出力端子Ｓ１から入力レジスタＩＲ（３，２）の
第１フリップフロップ３６１２にラッチされる。
【０２６６】すなわち、クロックパルス信号ＣＫ１の２
クロック毎に、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ３６０１の出力端子Ｙは、信号ＳＵ，ＳＬに
基づいて入力端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端
子Ｂの順に順次に切り換えられる。また、入力レジスタ
ＩＲ（３，１）の転送方向選択部３６１０のセレクタ３
６１１の出力端子Ｙは、入力端子Ａ、入力端子Ａ、入力
端子Ｂ、入力端子Ｂの順に順次切換えられる。各第１サ
イドレジスタＳＲ（ｘ，−１）の転送方向選択部３６２
０のセレクタ３６２１の出力端子Ｙは、入力端子Ｂ、入
力端子Ａ、入力端子Ｂ、入力端子Ａの順に順次切換えら
れ、各第２サイドレジスタＳＲ（ｘ，３）の転送方向選
択部３６３０のセレクタ３６３１の出力端子Ｙは、入力
端子Ｂ、入力端子Ａ、入力端子Ｂ、入力端子Ａの順に順
次切換えられる。
クロック毎に、各プロセッサエレメントＰＥ（ｘ，ｙ）
のセレクタ３６０１の出力端子Ｙは、信号ＳＵ，ＳＬに
基づいて入力端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端
子Ｂの順に順次に切り換えられる。また、入力レジスタ
ＩＲ（３，１）の転送方向選択部３６１０のセレクタ３
６１１の出力端子Ｙは、入力端子Ａ、入力端子Ａ、入力
端子Ｂ、入力端子Ｂの順に順次切換えられる。各第１サ
イドレジスタＳＲ（ｘ，−１）の転送方向選択部３６２
０のセレクタ３６２１の出力端子Ｙは、入力端子Ｂ、入
力端子Ａ、入力端子Ｂ、入力端子Ａの順に順次切換えら
れ、各第２サイドレジスタＳＲ（ｘ，３）の転送方向選
択部３６３０のセレクタ３６３１の出力端子Ｙは、入力
端子Ｂ、入力端子Ａ、入力端子Ｂ、入力端子Ａの順に順
次切換えられる。
【０２６７】このため、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に保持されたす
べての画素データは、以降クロックパルス信号ＣＫ１の
２クロック毎に、図１０における左方向、下方向、左方
向、上方向の各プロセッサエレメントＰＥまたは各レジ
スタに順次に転送される。また、クロックパルス信号の
それぞれのパルスに同期してサーチウィンドウ４００の
画素データが、サーチウィンドウデータ出力ユニット２
０００から入力レジスタＩＲ（３，０），ＩＲ（３，
２）に転送される。
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に保持されたす
べての画素データは、以降クロックパルス信号ＣＫ１の
２クロック毎に、図１０における左方向、下方向、左方
向、上方向の各プロセッサエレメントＰＥまたは各レジ
スタに順次に転送される。また、クロックパルス信号の
それぞれのパルスに同期してサーチウィンドウ４００の
画素データが、サーチウィンドウデータ出力ユニット２
０００から入力レジスタＩＲ（３，０），ＩＲ（３，
２）に転送される。
【０２６８】次に、クロックパルス信号ＣＫ１の１４ク
ロック目では、図３３に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３，３６
１３，３６２３，３６３３に初めて画素データｃ（ｘ，
ｙ）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０００から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データａ（０，０）が転送される。
ロック目では、図３３に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３，３６
１３，３６２３，３６３３に初めて画素データｃ（ｘ，
ｙ）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０００から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データａ（０，０）が転送される。
【０２６９】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｃ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タａ（０，０）が現画像ブロックデータ出力ユニット１
０００から減算器３７０１の入力端子Ｂに入力される。
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｃ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タａ（０，０）が現画像ブロックデータ出力ユニット１
０００から減算器３７０１の入力端子Ｂに入力される。
【０２７０】次いで、減算器３７０１では、 ｃ（ｘ，ｙ）−ａ（０，０） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、クロックパルス信
号ＣＫ１の１４クロック目のダウンエッジに同期して立
ち上ったパルス信号ＬＤ１が、論理積演算器３７０３の
入力端子Ａを通して入力され、論理積演算器３７０３の
出力端子Ｙから０を表すデータが出力されるので、加算
器３７０４の入力端子Ｂに０を表すデータが入力され
る。次いで、加算器３７０４で ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、クロックパルス信
号ＣＫ１の１４クロック目のダウンエッジに同期して立
ち上ったパルス信号ＬＤ１が、論理積演算器３７０３の
入力端子Ａを通して入力され、論理積演算器３７０３の
出力端子Ｙから０を表すデータが出力されるので、加算
器３７０４の入力端子Ｂに０を表すデータが入力され
る。次いで、加算器３７０４で ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が算出される。
【０２７１】次に、クロックパルス信号ＣＫ１の１５ク
ロック目では、加算器３７０４で算出された ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５にラッチされる。ま
た、図３４に示すように、１列目の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれ
ぞれの第２フリップフロップ３６０３，３６１３，３６
２３，３６３３に初めて画素データｄ（ｘ，ｙ）がラッ
チされ、同時に、現画像ブロックデータ出力ユニット１
０００から各プロセッサエレメントＰＥ（ｘ，ｙ）に画
素データｂ（０，０）が転送される。
ロック目では、加算器３７０４で算出された ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５にラッチされる。ま
た、図３４に示すように、１列目の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれ
ぞれの第２フリップフロップ３６０３，３６１３，３６
２３，３６３３に初めて画素データｄ（ｘ，ｙ）がラッ
チされ、同時に、現画像ブロックデータ出力ユニット１
０００から各プロセッサエレメントＰＥ（ｘ，ｙ）に画
素データｂ（０，０）が転送される。
【０２７２】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｄ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タｂ（０，０）が現画像ブロックデータ出力ユニット１
０００から減算器３７０１の入力端子Ｂに入力される。
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｄ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タｂ（０，０）が現画像ブロックデータ出力ユニット１
０００から減算器３７０１の入力端子Ｂに入力される。
【０２７３】次いで、減算器３７０１では、 ｄ（ｘ，ｙ）−ｂ（０，０） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力され、ハイレベルを示すパル
ス信号ＬＤ１が論理積演算器３７０３の入力端子Ａを通
して入力され、出力端子Ｙから０を表すデータが出力さ
れており、加算器３７０４の入力端子Ｂに０を表すデー
タが入力される。次いで、加算器３７０４で ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力され、ハイレベルを示すパル
ス信号ＬＤ１が論理積演算器３７０３の入力端子Ａを通
して入力され、出力端子Ｙから０を表すデータが出力さ
れており、加算器３７０４の入力端子Ｂに０を表すデー
タが入力される。次いで、加算器３７０４で ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が算出される。
【０２７４】次に、クロックパルス信号ＣＫ１の１６ク
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３５に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｃ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０００から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，１）が転送される。
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３５に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｃ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０００から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，１）が転送される。
【０２７５】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｃ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｃ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データａ（０，１）が現画像ブロックデ
ータ出力ユニット１０００から減算器３７０１の入力端
子Ｂに入力される。
（ｘ，ｙ）では、まず、画素データｃ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｃ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データａ（０，１）が現画像ブロックデ
ータ出力ユニット１０００から減算器３７０１の入力端
子Ｂに入力される。
【０２７６】次いで、減算器３７０１では、 ｃ（ｘ，ｙ＋１）−ａ（０，１） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、パルス信号ＬＤ１が１から０にダウンするた
め、第２フリップフロップ３７０６にラッチされた ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、パルス信号ＬＤ１が１から０にダウンするた
め、第２フリップフロップ３７０６にラッチされた ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が算出される。
【０２７７】次に、クロックパルス信号ＣＫ１の１７ク
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３６に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｄ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０００から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データｂ
（０，１）が転送される。
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３６に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｄ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０００から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データｂ
（０，１）が転送される。
【０２７８】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｃ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｃ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データｂ（０，１）が現画像ブロックデ
ータ出力ユニット１０００から減算器３７０１の入力端
子Ｂに入力される。
（ｘ，ｙ）では、まず、画素データｃ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｃ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データｂ（０，１）が現画像ブロックデ
ータ出力ユニット１０００から減算器３７０１の入力端
子Ｂに入力される。
【０２７９】次いで、減算器３７０１では、 ｄ（ｘ，ｙ＋１）−ｂ（０，１） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、すでにパルス信号ＬＤ１が０であるため、第
２フリップフロップ３７０６にラッチされた ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、すでにパルス信号ＬＤ１が０であるため、第
２フリップフロップ３７０６にラッチされた ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が算出される。
【０２８０】次に、クロックパルス信号ＣＫ１の１８ク
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３７に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｃ（ｘ＋１，ｙ＋１）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０００から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（１，
１）が転送される。
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３７に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｃ（ｘ＋１，ｙ＋１）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０００から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（１，
１）が転送される。
【０２８１】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｃ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ａ（１，１）が現画像ブロックデータ出力ユニット１０
００から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が算出される。
（ｘ，ｙ）では、画素データｃ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ａ（１，１）が現画像ブロックデータ出力ユニット１０
００から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が算出される。
【０２８２】次に、クロックパルス信号ＣＫ１の１９ク
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３８に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｄ
（ｘ＋１，ｙ＋１）がラッチされ、同時に、現画像ブロ
ックデータ出力ユニット１０００から各プロセッサエレ
メントＰＥ（ｘ，ｙ）に画素データｂ（１，１）が転送
される。
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３８に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｄ
（ｘ＋１，ｙ＋１）がラッチされ、同時に、現画像ブロ
ックデータ出力ユニット１０００から各プロセッサエレ
メントＰＥ（ｘ，ｙ）に画素データｂ（１，１）が転送
される。
【０２８３】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｄ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ｂ（１，１）が現画像ブロックデータ出力ユニット１０
００から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が算出される。
（ｘ，ｙ）では、画素データｄ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ｂ（１，１）が現画像ブロックデータ出力ユニット１０
００から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が算出される。
【０２８４】次に、クロックパルス信号ＣＫ１の２０ク
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３９に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｃ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０００から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データａ（１，０）
が転送される。
ロック目では、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図３９に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｃ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０００から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データａ（１，０）
が転送される。
【０２８５】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｃ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データａ
（０，１）が現画像ブロックデータ出力ユニット１００
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｃ（ｘ＋１，ｙ）−ａ（１，０）｜ が算出される。
（ｘ，ｙ）では、画素データｃ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データａ
（０，１）が現画像ブロックデータ出力ユニット１００
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｃ（ｘ＋１，ｙ）−ａ（１，０）｜ が算出される。
【０２８６】次に、クロックパルス信号ＣＫ１の２１ク
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｃ（ｘ＋１，ｙ）−ａ（１，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図４０に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｄ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０００から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データｂ（１，０）
が転送される。
ロック目では、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｃ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｃ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｃ（ｘ＋１，ｙ）−ａ（１，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図４０に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｄ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０００から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データｂ（１，０）
が転送される。
【０２８７】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｄ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データｂ
（１，０）が現画像ブロックデータ出力ユニット１００
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ ＋｜ｄ（ｘ＋１，ｙ）−ｂ（１，０）｜ が算出される。
（ｘ，ｙ）では、画素データｄ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データｂ
（１，０）が現画像ブロックデータ出力ユニット１００
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｄ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｄ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ ＋｜ｄ（ｘ＋１，ｙ）−ｂ（１，０）｜ が算出される。
【０２８８】すなわち、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、それぞれのプロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第１フィールド候補ブロ
ックと現画像第１フィールドブロックとの間の第１フィ
ールドブロックディストーションが求められ、次いで、
クロックパルス信号ＣＫ１の１クロック後に、それぞれ
のプロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対応
する第２フィールド候補ブロックと現画像第２フィール
ドブロックとの間の第２フィールドブロックディストー
ションが求められたことになる。
（ｘ，ｙ）では、それぞれのプロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第１フィールド候補ブロ
ックと現画像第１フィールドブロックとの間の第１フィ
ールドブロックディストーションが求められ、次いで、
クロックパルス信号ＣＫ１の１クロック後に、それぞれ
のプロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対応
する第２フィールド候補ブロックと現画像第２フィール
ドブロックとの間の第２フィールドブロックディストー
ションが求められたことになる。
【０２８９】以下、各プロセッサエレメントＰＥ（ｘ，
ｙ）で算出された第１フィールドブロックディストーシ
ョンをＤｃ（ｘ，ｙ）で表し、各プロセッサエレメント
ＰＥ（ｘ，ｙ）で算出された第２フィールドブロックデ
ィストーションをＤｄ（ｘ，ｙ）で表すことにする。次
に、クロックパルス信号ＣＫ１の２２クロック目では、
パルス信号ＣＫ１の立ち上りに同期して各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７０
５に保持されたそれぞれのＤｃ（ｘ，ｙ）が第２フリッ
プフロップ３７０６にラッチされる。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の加算器３７０４で算出さ
れたそれぞれのＤｄ（ｘ，ｙ）が第１フリップフロップ
３７０５にラッチされる。また、クロックパルス信号Ｃ
Ｋ１の２２クロック目のダウンエッジに同期してパルス
信号ＬＤ１が立ち上り、各プロセッサエレメントＰＥ
（０，０）のディストーション転送部３８００のセレク
タ３８０１の入力端子Ｂと出力端子Ｙが電気的に接続さ
れる。
ｙ）で算出された第１フィールドブロックディストーシ
ョンをＤｃ（ｘ，ｙ）で表し、各プロセッサエレメント
ＰＥ（ｘ，ｙ）で算出された第２フィールドブロックデ
ィストーションをＤｄ（ｘ，ｙ）で表すことにする。次
に、クロックパルス信号ＣＫ１の２２クロック目では、
パルス信号ＣＫ１の立ち上りに同期して各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７０
５に保持されたそれぞれのＤｃ（ｘ，ｙ）が第２フリッ
プフロップ３７０６にラッチされる。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の加算器３７０４で算出さ
れたそれぞれのＤｄ（ｘ，ｙ）が第１フリップフロップ
３７０５にラッチされる。また、クロックパルス信号Ｃ
Ｋ１の２２クロック目のダウンエッジに同期してパルス
信号ＬＤ１が立ち上り、各プロセッサエレメントＰＥ
（０，０）のディストーション転送部３８００のセレク
タ３８０１の入力端子Ｂと出力端子Ｙが電気的に接続さ
れる。
【０２９０】次に、クロックパルス信号ＣＫ１の２３ク
ロック目では、パルス信号ＣＫ２の立ち上りに同期して
各プロセッサエレメントＰＥ（ｘ，ｙ）の第２フリップ
フロップ３７０６に保持されたそれぞれのＤｃ（ｘ，
ｙ）がディストーション転送部３８００の第１フリップ
フロップ３８０２にラッチされる。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７
０５に保持されたそれぞれのＤｄ（ｘ，ｙ）が第２フリ
ップフロップ３７０６にラッチされる。
ロック目では、パルス信号ＣＫ２の立ち上りに同期して
各プロセッサエレメントＰＥ（ｘ，ｙ）の第２フリップ
フロップ３７０６に保持されたそれぞれのＤｃ（ｘ，
ｙ）がディストーション転送部３８００の第１フリップ
フロップ３８０２にラッチされる。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７
０５に保持されたそれぞれのＤｄ（ｘ，ｙ）が第２フリ
ップフロップ３７０６にラッチされる。
【０２９１】次に、クロックパルス信号ＣＫ１の２４ク
ロック目では、パルス信号ＣＫ２に同期してＤｃ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｃ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
【０２９２】同時に、Ｄｃ（０，１）がプロセッサエレ
メントＰＥ（０，１）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
メントＰＥ（０，１）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
【０２９３】同時に、Ｄｃ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
【０２９４】また、同時に、他のプロセッサエレメント
ＰＥ（ｘ，ｙ）に保持されたＤｃ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−１，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｄ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
ＰＥ（ｘ，ｙ）に保持されたＤｃ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−１，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｄ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
【０２９５】次に、クロックパルス信号ＣＫ１の２５ク
ロック目では、パルス信号ＣＫ２に同期してＤｄ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｄ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
【０２９６】同時に、Ｄｄ（０，１）がプロセッサエレ
メントＰＥ（０，１）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
メントＰＥ（０，１）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
【０２９７】同時に、Ｄｄ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
【０２９８】また、同時に、他のプロセッサエレメント
ＰＥ（ｘ，ｙ）に保持されたＤｄ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−１，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｃ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
ＰＥ（ｘ，ｙ）に保持されたＤｄ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−１，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｃ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
【０２９９】次に、クロックパルス信号ＣＫ１の２６ク
ロック目では、パルス信号ＣＫ２に同期してＤｃ（１，
０）、Ｄｃ（１，１）およびＤｃ（１，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｃ（１，
０）、Ｄｃ（１，１）およびＤｃ（１，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０３００】また、同時に、他のプロセッサエレメント
ＰＥ（１，ｙ）に保持されたＤｃ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第２フリップフロップ３７０
６に保持されたＤｄ（ｘ＋１，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
ＰＥ（１，ｙ）に保持されたＤｃ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第２フリップフロップ３７０
６に保持されたＤｄ（ｘ＋１，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
【０３０１】次に、クロックパルス信号ＣＫ１の２７ク
ロック目では、パルス信号ＣＫ２に同期してＤｄ（１，
０）、Ｄｄ（１，１）およびＤｄ（１，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｄ（１，
０）、Ｄｄ（１，１）およびＤｄ（１，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０３０２】また、同時に、他のプロセッサエレメント
ＰＥ（１，ｙ）に保持されたＤｄ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（０，ｙ）の第２フリップフロップ３７０
６に保持されたＤｃ（２，ｙ）がそれぞれ第１フリップ
フロップ３８０２にラッチされる。
ＰＥ（１，ｙ）に保持されたＤｄ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（０，ｙ）の第２フリップフロップ３７０
６に保持されたＤｃ（２，ｙ）がそれぞれ第１フリップ
フロップ３８０２にラッチされる。
【０３０３】次に、クロックパルス信号ＣＫ１の２８ク
ロック目では、パルス信号ＣＫ２に同期してＤｃ（２，
０）、Ｄｃ（２，１）およびＤｃ（２，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｃ（２，
０）、Ｄｃ（２，１）およびＤｃ（２，２）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，１）およびプロセッサエレメントＰ
Ｅ（０，２）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０３０４】また、各プロセッサエレメントＰＥ（０，
ｙ）の第２フリップフロップ３７０６に保持されたＤｄ
（２，ｙ）がそれぞれ第１フリップフロップ３８０２に
ラッチされる。次に、クロックパルス信号ＣＫ１の２９
クロック目では、パルス信号ＣＫ２に同期してＤｄ
（２，０）、Ｄｄ（２，１）およびＤｄ（２，２）が、
それぞれプロセッサエレメントＰＥ（０，０）、プロセ
ッサエレメントＰＥ（０，１）およびプロセッサエレメ
ントＰＥ（０，２）の第１フリップフロップ３８０２か
ら第２フリップフロップ３８０３にラッチされ、それぞ
れ出力端子Ｄｏを通してフィールドブロック特定ユニッ
ト４０００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ
２およびフレームブロックディストーション算出ユニッ
ト５０００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ｙ）の第２フリップフロップ３７０６に保持されたＤｄ
（２，ｙ）がそれぞれ第１フリップフロップ３８０２に
ラッチされる。次に、クロックパルス信号ＣＫ１の２９
クロック目では、パルス信号ＣＫ２に同期してＤｄ
（２，０）、Ｄｄ（２，１）およびＤｄ（２，２）が、
それぞれプロセッサエレメントＰＥ（０，０）、プロセ
ッサエレメントＰＥ（０，１）およびプロセッサエレメ
ントＰＥ（０，２）の第１フリップフロップ３８０２か
ら第２フリップフロップ３８０３にラッチされ、それぞ
れ出力端子Ｄｏを通してフィールドブロック特定ユニッ
ト４０００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ
２およびフレームブロックディストーション算出ユニッ
ト５０００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０３０５】すなわち、すべての第１フィールドブロッ
クディストーションＤｃ（ｘ，ｙ）およびすべての第２
フィールドブロックディストーションＤｄ（ｘ，ｙ）が
フィールドディストーション算出ユニット３０００から
フィールドブロック特定ユニット４０００およびフレー
ムブロックディストーション算出ユニット５０００に転
送されたことになる。
クディストーションＤｃ（ｘ，ｙ）およびすべての第２
フィールドブロックディストーションＤｄ（ｘ，ｙ）が
フィールドディストーション算出ユニット３０００から
フィールドブロック特定ユニット４０００およびフレー
ムブロックディストーション算出ユニット５０００に転
送されたことになる。
【０３０６】次に、フィールドブロック特定ユニット４
０００において、フィールドブロックディストーション
算出ユニット３０００で算出された各Ｄｃ（ｘ，ｙ）の
中から最小の第１フィールドブロックディストーション
を検出し、この最小第１フィールドブロックディストー
ションが算出されたプロセッサエレメントＰＥ（ｘ，
ｙ）の配置位置に基づいて第１フィールド動きベクトル
ＭＶＦｉ１を求めるとともに、フィールドディストーシ
ョン算出ユニット３０００で算出された各Ｄｄ（ｘ，
ｙ）の中から最小の第２フィールドブロックディストー
ションを検出し、この最小第２フィールドブロックディ
ストーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置に基づいて第２フィールド動きベ
クトルＭＶＦｉ２を求める動作を図７に示されたタイム
チャートに基づいて説明する。
０００において、フィールドブロックディストーション
算出ユニット３０００で算出された各Ｄｃ（ｘ，ｙ）の
中から最小の第１フィールドブロックディストーション
を検出し、この最小第１フィールドブロックディストー
ションが算出されたプロセッサエレメントＰＥ（ｘ，
ｙ）の配置位置に基づいて第１フィールド動きベクトル
ＭＶＦｉ１を求めるとともに、フィールドディストーシ
ョン算出ユニット３０００で算出された各Ｄｄ（ｘ，
ｙ）の中から最小の第２フィールドブロックディストー
ションを検出し、この最小第２フィールドブロックディ
ストーションが算出されたプロセッサエレメントＰＥ
（ｘ，ｙ）の配置位置に基づいて第２フィールド動きベ
クトルＭＶＦｉ２を求める動作を図７に示されたタイム
チャートに基づいて説明する。
【０３０７】なお、図７におけるＰＥ（０，０）は、プ
ロセッサエレメントＰＥ（０，０）の第２フリップフロ
ップ３８０３にラッチされた第１フィールドブロックデ
ィストーションＤｃ（ｘ，ｙ）および第２フィールドブ
ロックディストーションＤｄ（ｘ，ｙ）を表し、Ｍｙは
フィールド動きベクトル垂直成分検出ユニット４２００
の第２フリップフロップ４２０３にラッチされたデータ
を表し、Ｍｘはフィールド動きベクトル水平成分検出ユ
ニット４３００の第２フリップフロップ４３０４にラッ
チされたデータを表す。
ロセッサエレメントＰＥ（０，０）の第２フリップフロ
ップ３８０３にラッチされた第１フィールドブロックデ
ィストーションＤｃ（ｘ，ｙ）および第２フィールドブ
ロックディストーションＤｄ（ｘ，ｙ）を表し、Ｍｙは
フィールド動きベクトル垂直成分検出ユニット４２００
の第２フリップフロップ４２０３にラッチされたデータ
を表し、Ｍｘはフィールド動きベクトル水平成分検出ユ
ニット４３００の第２フリップフロップ４３０４にラッ
チされたデータを表す。
【０３０８】まず、クロックパルス信号ＣＫ１の２４ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、フィールドブロックディストーション算出ユニット
３０００で算出されたＤｃ（０，０），Ｄｃ（０，
１），Ｄｃ（０，２）がそれぞれ比較器４１０１の入力
端子Ａ０，Ａ１，Ａ２に入力される。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、フィールドブロックディストーション算出ユニット
３０００で算出されたＤｃ（０，０），Ｄｃ（０，
１），Ｄｃ（０，２）がそれぞれ比較器４１０１の入力
端子Ａ０，Ａ１，Ａ２に入力される。
【０３０９】次いで、比較器４１０１では、これらの第
１フィールドブロックディストーションが比較され、最
小値の第１フィールドブロックディストーションが出力
端子Ｙから出力され、比較器４１０３の入力端子Ａおよ
びセレクタ４１０４の入力端子Ｂに入力される。また、
比較器４１０１では、最小第１フィールドブロックディ
ストーションが入力された入力端子を表すデータＬＭＶ
ｙが出力端子Ｍから出力され、フィールド動きベクトル
垂直成分検出ユニット４２００のセレクタ４２０１の入
力端子Ｂに入力される。ここで、最小フィールドブロッ
クディストーションは、Ｄｃ（０，０）であり、データ
ＬＭＶｙは、０を表すデータとなる。
１フィールドブロックディストーションが比較され、最
小値の第１フィールドブロックディストーションが出力
端子Ｙから出力され、比較器４１０３の入力端子Ａおよ
びセレクタ４１０４の入力端子Ｂに入力される。また、
比較器４１０１では、最小第１フィールドブロックディ
ストーションが入力された入力端子を表すデータＬＭＶ
ｙが出力端子Ｍから出力され、フィールド動きベクトル
垂直成分検出ユニット４２００のセレクタ４２０１の入
力端子Ｂに入力される。ここで、最小フィールドブロッ
クディストーションは、Ｄｃ（０，０）であり、データ
ＬＭＶｙは、０を表すデータとなる。
【０３１０】次いで、比較器４１０３では、入力端子Ａ
を通して入力されたＤｃ（０，０）と入力端子Ｂから入
力されたデータとを比較する。ここで、比較器４１０３
では、入力端子Ｂを通して論理和演算器４１０２の演算
結果が入力されるが、論理和演算器４１０２では、クロ
ックパルス信号ＣＫ１の２４クロック目のダウンエッジ
に同期してパルス信号ＬＤ２が入力端子Ａを通して入力
され、出力端子Ｙからすべてのビットが１であるデータ
が出力されるので、比較器４１０３では、入力端子Ｂを
通してすべてのビットが１であるデータが入力される。
すなわち、比較器４１０３では、Ｄｃ（０，０）のほう
が小さい値となるため、出力端子から１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓに入力されたデータＭｉｎが１のため、入力端
子Ｂと出力端子Ｙが電気的に接続され、入力端子Ｂから
入力されたＤｃ（０，０）が出力端子Ｙから出力され
る。
を通して入力されたＤｃ（０，０）と入力端子Ｂから入
力されたデータとを比較する。ここで、比較器４１０３
では、入力端子Ｂを通して論理和演算器４１０２の演算
結果が入力されるが、論理和演算器４１０２では、クロ
ックパルス信号ＣＫ１の２４クロック目のダウンエッジ
に同期してパルス信号ＬＤ２が入力端子Ａを通して入力
され、出力端子Ｙからすべてのビットが１であるデータ
が出力されるので、比較器４１０３では、入力端子Ｂを
通してすべてのビットが１であるデータが入力される。
すなわち、比較器４１０３では、Ｄｃ（０，０）のほう
が小さい値となるため、出力端子から１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓに入力されたデータＭｉｎが１のため、入力端
子Ｂと出力端子Ｙが電気的に接続され、入力端子Ｂから
入力されたＤｃ（０，０）が出力端子Ｙから出力され
る。
【０３１１】一方、クロックパルス信号ＣＫ１の２４ク
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、セレクタ４２０１では、最小フ
ィールドディストーション検出ユニット４１００の比較
器４１０３から出力されたデータＭｉｎが入力端子Ｓを
通して入力され、比較器４１０１から出力されたデータ
ＬＭＶｙが入力端子Ｂを通して入力される。ここで、セ
レクタ４２０１では、入力端子Ｓを通して入力されたデ
ータＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙと
が電気的に接続され、入力端子Ｂを通して入力された０
を表すデータＬＭＶｙが出力端子Ｙを通して出力され
る。
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、セレクタ４２０１では、最小フ
ィールドディストーション検出ユニット４１００の比較
器４１０３から出力されたデータＭｉｎが入力端子Ｓを
通して入力され、比較器４１０１から出力されたデータ
ＬＭＶｙが入力端子Ｂを通して入力される。ここで、セ
レクタ４２０１では、入力端子Ｓを通して入力されたデ
ータＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙと
が電気的に接続され、入力端子Ｂを通して入力された０
を表すデータＬＭＶｙが出力端子Ｙを通して出力され
る。
【０３１２】さらに、クロックパルス信号ＣＫ１の２４
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、カウンタ４３０１では、すで
にクロックパルス信号ＣＫ１の２２クロック目のダウン
エッジに同期して、パルス信号ＬＤ１が入力端子ＣＬに
入力され、カウンタ４３０１が０にリセットされてお
り、パルス信号ＣＴＥが１であり、かつ、パルス信号Ｃ
Ｋ２が０から１に立ち上るタイミングに同期して、出力
端子Ｑｎから０を表すデータが出力される。
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、カウンタ４３０１では、すで
にクロックパルス信号ＣＫ１の２２クロック目のダウン
エッジに同期して、パルス信号ＬＤ１が入力端子ＣＬに
入力され、カウンタ４３０１が０にリセットされてお
り、パルス信号ＣＴＥが１であり、かつ、パルス信号Ｃ
Ｋ２が０から１に立ち上るタイミングに同期して、出力
端子Ｑｎから０を表すデータが出力される。
【０３１３】次いで、セレクタ４３０２では、最小フィ
ールドディストーション検出ユニット４１００の比較器
４１０３から出力されたデータＭｉｎが入力端子Ｓを通
して入力され、カウンタ４３０１から出力されたデータ
が入力端子Ｂを通して入力される。ここで、セレクタ４
３０２では、入力端子Ｓを通して入力されたデータＭｉ
ｎが１を表すので、入力端子Ｂと出力端子Ｙとが電気的
に接続され、入力端子を通して入力された０を表すデー
タＬＭＶｘが出力端子Ｙを通して出力される。
ールドディストーション検出ユニット４１００の比較器
４１０３から出力されたデータＭｉｎが入力端子Ｓを通
して入力され、カウンタ４３０１から出力されたデータ
が入力端子Ｂを通して入力される。ここで、セレクタ４
３０２では、入力端子Ｓを通して入力されたデータＭｉ
ｎが１を表すので、入力端子Ｂと出力端子Ｙとが電気的
に接続され、入力端子を通して入力された０を表すデー
タＬＭＶｘが出力端子Ｙを通して出力される。
【０３１４】次に、クロックパルス信号ＣＫ１の２５ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、セレクタ４１０４から出力されたＤｃ（０，０）が
第１フリップフロップ４１０５にラッチされる。また、
同時に、パルス信号ＣＫ２に同期して、フィールドブロ
ックディストーション算出ユニット３０００で算出され
たＤｄ（０，０），Ｄｄ（０，１）Ｄｄ（０，２）がそ
れぞれ比較器４１０１の入力端子Ａ０，Ａ１，Ａ２に入
力される。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、セレクタ４１０４から出力されたＤｃ（０，０）が
第１フリップフロップ４１０５にラッチされる。また、
同時に、パルス信号ＣＫ２に同期して、フィールドブロ
ックディストーション算出ユニット３０００で算出され
たＤｄ（０，０），Ｄｄ（０，１）Ｄｄ（０，２）がそ
れぞれ比較器４１０１の入力端子Ａ０，Ａ１，Ａ２に入
力される。
【０３１５】次いで、比較器４１０１では、これらの第
２フィールドブロックディストーションが比較され、最
小値の第２フィールドブロックディストーションＤｄ
（０，２）が出力端子Ｙを通して出力され、比較器４１
０３の入力端子Ａおよびセレクタ４１０４の入力端子Ｂ
に入力される。また、比較器４１０１では、最小第２フ
ィールドブロックディストーションＤｄ（０，２）が入
力された入力端子を表し、２を表すデータＬＭＶｙが出
力端子Ｍから出力され、フィールド動きベクトル垂直成
分検出ユニット４２００のセレクタ４２０１の入力端子
Ｂに入力される。
２フィールドブロックディストーションが比較され、最
小値の第２フィールドブロックディストーションＤｄ
（０，２）が出力端子Ｙを通して出力され、比較器４１
０３の入力端子Ａおよびセレクタ４１０４の入力端子Ｂ
に入力される。また、比較器４１０１では、最小第２フ
ィールドブロックディストーションＤｄ（０，２）が入
力された入力端子を表し、２を表すデータＬＭＶｙが出
力端子Ｍから出力され、フィールド動きベクトル垂直成
分検出ユニット４２００のセレクタ４２０１の入力端子
Ｂに入力される。
【０３１６】次いで、比較器４１０３では、入力端子Ａ
から入力されたＤｄ（０，２）と入力端子Ｂから入力さ
れたデータとを比較する。ここで、比較器４１０３で
は、入力端子Ｂを通して論理和演算器４１０２の演算結
果が入力されるが、論理和演算器４１０２では、１を表
すパルス信号ＬＤ２が入力端子Ａを通して入力され、出
力端子Ｙからすべてのビットが１であるデータが出力さ
れているので、比較器４１０３では、入力端子Ｂを通し
てすべてのビットが１であるデータが入力される。すな
わち、比較器４１０３では、Ｄｄ（０，２）のほうが小
さい値となるため、出力端子Ｙからは１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓを通して入力されたデータＭｉｎが１のため、
入力端子Ｂを通して入力されたＤｄ（０，２）が出力端
子Ｙを通して出力される。
から入力されたＤｄ（０，２）と入力端子Ｂから入力さ
れたデータとを比較する。ここで、比較器４１０３で
は、入力端子Ｂを通して論理和演算器４１０２の演算結
果が入力されるが、論理和演算器４１０２では、１を表
すパルス信号ＬＤ２が入力端子Ａを通して入力され、出
力端子Ｙからすべてのビットが１であるデータが出力さ
れているので、比較器４１０３では、入力端子Ｂを通し
てすべてのビットが１であるデータが入力される。すな
わち、比較器４１０３では、Ｄｄ（０，２）のほうが小
さい値となるため、出力端子Ｙからは１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓを通して入力されたデータＭｉｎが１のため、
入力端子Ｂを通して入力されたＤｄ（０，２）が出力端
子Ｙを通して出力される。
【０３１７】一方、クロックパルス信号ＣＫ１の２５ク
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期してセ
レクタ４２０１から出力された０を表すデータＬＭＶｙ
が第１フリップフロップ４２０２にラッチされる。ま
た、セレクタ４２０１では、入力端子Ｓを通して入力さ
れたデータＭｉｎが１を表すので、入力端子Ｂと出力端
子Ｙとが電気的に接続され、入力端子Ｂを通して入力さ
れた２を表すデータＬＭＶｙが出力端子Ｙを通して出力
される。
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期してセ
レクタ４２０１から出力された０を表すデータＬＭＶｙ
が第１フリップフロップ４２０２にラッチされる。ま
た、セレクタ４２０１では、入力端子Ｓを通して入力さ
れたデータＭｉｎが１を表すので、入力端子Ｂと出力端
子Ｙとが電気的に接続され、入力端子Ｂを通して入力さ
れた２を表すデータＬＭＶｙが出力端子Ｙを通して出力
される。
【０３１８】さらに、クロックパルス信号ＣＫ１の２５
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期して
セレクタ４３０２から出力された０を表すデータＬＭＶ
ｘが第１フリップフロップ４３０３にラッチされる。ま
た、カウンタ４３０１では、出力端子Ｑｎから０を表す
データが出力されており、セレクタ４３０２では、最小
フィールドディストーション検出ユニット４１００の比
較器４１０３から出力されたデータＭｉｎが１を表すの
で、入力端子Ｂと出力端子Ｙとが電気的に接続され、入
力端子Ｂを通して入力された０を表すデータＬＭＶｘが
出力端子Ｙを通して出力される。
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期して
セレクタ４３０２から出力された０を表すデータＬＭＶ
ｘが第１フリップフロップ４３０３にラッチされる。ま
た、カウンタ４３０１では、出力端子Ｑｎから０を表す
データが出力されており、セレクタ４３０２では、最小
フィールドディストーション検出ユニット４１００の比
較器４１０３から出力されたデータＭｉｎが１を表すの
で、入力端子Ｂと出力端子Ｙとが電気的に接続され、入
力端子Ｂを通して入力された０を表すデータＬＭＶｘが
出力端子Ｙを通して出力される。
【０３１９】次に、クロックパルス信号ＣＫ１の２６ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４１０５に保持されたＤｃ
（０，０）が第２フリップフロップ４１０６にラッチさ
れ、セレクタ４１０４から出力されたＤｄ（０，２）が
第１フリップフロップ４１０５にラッチされる。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４１０５に保持されたＤｃ
（０，０）が第２フリップフロップ４１０６にラッチさ
れ、セレクタ４１０４から出力されたＤｄ（０，２）が
第１フリップフロップ４１０５にラッチされる。
【０３２０】また、同時に、比較器４１０１では、パル
ス信号ＣＫ２に同期して、フィールドブロックディスト
ーション算出ユニット３０００で算出されたＤｃ（１，
０），Ｄｃ（１，１），Ｄｃ（１，２）がそれぞれ比較
器４１０１の入力端子Ａ０，Ａ１，Ａ２を通して入力さ
れ、この結果、Ｄｃ（１，２）が出力端子Ｙを通して出
力されるとともに、２を表すデータＬＭＶｙが出力端子
Ｍを通して出力される。
ス信号ＣＫ２に同期して、フィールドブロックディスト
ーション算出ユニット３０００で算出されたＤｃ（１，
０），Ｄｃ（１，１），Ｄｃ（１，２）がそれぞれ比較
器４１０１の入力端子Ａ０，Ａ１，Ａ２を通して入力さ
れ、この結果、Ｄｃ（１，２）が出力端子Ｙを通して出
力されるとともに、２を表すデータＬＭＶｙが出力端子
Ｍを通して出力される。
【０３２１】次いで、比較器４１０３では、入力端子Ａ
を通して入力されたＤｃ（１，２）と入力端子Ｂを通し
て入力されたデータとを比較する。ここで、比較器４１
０３では、入力端子Ｂを通して論理和演算器４１０２の
演算結果が入力されるが、論理和演算器４１０２では、
クロックパルス信号ＣＫ１の２６クロック目のダウンエ
ッジに同期してパルス信号ＬＤ２が１から０にダウンす
るため、入力端子Ｂと出力端子Ｙが電気的に接続され、
第２フリップフロップ４１０６にラッチされたＤｃ
（０，０）が入力端子Ｂを通して入力され出力端子Ｙを
通して出力され、比較器４１０３の入力端子Ｂに入力さ
れる。比較器４１０３では、入力端子Ａを通して入力さ
れたＤｃ（１，２）と入力端子Ｂを通して入力されたＤ
ｃ（０，０）とが比較され、Ｄｃ（０，０）の値が小さ
い値となったため、出力端子からは０を表すデータＭｉ
ｎが出力される。次いで、セレクタ４１０４では、入力
端子Ｓを通して入力されたデータＭｉｎが０のため、入
力端子Ａを通して入力されたＤｃ（０，０）が出力端子
Ｙを通して出力される。
を通して入力されたＤｃ（１，２）と入力端子Ｂを通し
て入力されたデータとを比較する。ここで、比較器４１
０３では、入力端子Ｂを通して論理和演算器４１０２の
演算結果が入力されるが、論理和演算器４１０２では、
クロックパルス信号ＣＫ１の２６クロック目のダウンエ
ッジに同期してパルス信号ＬＤ２が１から０にダウンす
るため、入力端子Ｂと出力端子Ｙが電気的に接続され、
第２フリップフロップ４１０６にラッチされたＤｃ
（０，０）が入力端子Ｂを通して入力され出力端子Ｙを
通して出力され、比較器４１０３の入力端子Ｂに入力さ
れる。比較器４１０３では、入力端子Ａを通して入力さ
れたＤｃ（１，２）と入力端子Ｂを通して入力されたＤ
ｃ（０，０）とが比較され、Ｄｃ（０，０）の値が小さ
い値となったため、出力端子からは０を表すデータＭｉ
ｎが出力される。次いで、セレクタ４１０４では、入力
端子Ｓを通して入力されたデータＭｉｎが０のため、入
力端子Ａを通して入力されたＤｃ（０，０）が出力端子
Ｙを通して出力される。
【０３２２】一方、クロックパルス信号ＣＫ１の２６ク
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期して、
第１フリップフロップ４２０２に保持された０を表すデ
ータＬＭＶｙが第２フリップフロップ４２０３にラッチ
され、セレクタ４２０１から出力された２を表すデータ
ＬＭＶｙが第１フリップフロップ４２０２にラッチされ
る。
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期して、
第１フリップフロップ４２０２に保持された０を表すデ
ータＬＭＶｙが第２フリップフロップ４２０３にラッチ
され、セレクタ４２０１から出力された２を表すデータ
ＬＭＶｙが第１フリップフロップ４２０２にラッチされ
る。
【０３２３】また、セレクタ４２０１では、入力端子Ｓ
を通して入力されたデータＭｉｎが０を表すので、入力
端子Ａと出力端子Ｙとが電気的に接続され、第２フリッ
プフロップ４２０３から出力された０を表すデータＬＭ
Ｖｙが入力端子Ａを通して入力され出力端子Ｙを通して
出力される。また、第２フリップフロップ４２０３から
出力された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テ
ーブル４２０４に入力され、次いで、換算テーブル４２
０４では、入力されたデータＬＭＶｙ（Ｍｙ）が垂直方
向の動きベクトルＭＶｙに換算され、出力端子を通して
出力される。ここで、データＬＭＶｙは０なので、−１
がフィールド動きベクトル垂直成分ＭＶＦｉｙとして出
力される。
を通して入力されたデータＭｉｎが０を表すので、入力
端子Ａと出力端子Ｙとが電気的に接続され、第２フリッ
プフロップ４２０３から出力された０を表すデータＬＭ
Ｖｙが入力端子Ａを通して入力され出力端子Ｙを通して
出力される。また、第２フリップフロップ４２０３から
出力された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テ
ーブル４２０４に入力され、次いで、換算テーブル４２
０４では、入力されたデータＬＭＶｙ（Ｍｙ）が垂直方
向の動きベクトルＭＶｙに換算され、出力端子を通して
出力される。ここで、データＬＭＶｙは０なので、−１
がフィールド動きベクトル垂直成分ＭＶＦｉｙとして出
力される。
【０３２４】さらに、クロックパルス信号ＣＫ１の２６
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４３０３に保持された０を表
すデータＬＭＶｘが第２フリップフロップ４３０４にラ
ッチされ、セレクタ４３０２から出力された０を表すデ
ータＬＭＶｘが第１フリップフロップ４３０３にラッチ
される。
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４３０３に保持された０を表
すデータＬＭＶｘが第２フリップフロップ４３０４にラ
ッチされ、セレクタ４３０２から出力された０を表すデ
ータＬＭＶｘが第１フリップフロップ４３０３にラッチ
される。
【０３２５】また、カウンタ４３０１では、出力端子Ｑ
ｎから１を表すデータが出力される。次いで、セレクタ
４３０２では、最小フィールドディストーション検出ユ
ニット４１００の比較器４１０３から出力されたデータ
Ｍｉｎが０を表すので、入力端子Ａと出力端子Ｙが電気
的に接続され、第２フリップフロップ４３０４から出力
された０を表すデータＬＭＶｘが入力端子Ａを通して入
力され出力端子Ｙを通して出力される。
ｎから１を表すデータが出力される。次いで、セレクタ
４３０２では、最小フィールドディストーション検出ユ
ニット４１００の比較器４１０３から出力されたデータ
Ｍｉｎが０を表すので、入力端子Ａと出力端子Ｙが電気
的に接続され、第２フリップフロップ４３０４から出力
された０を表すデータＬＭＶｘが入力端子Ａを通して入
力され出力端子Ｙを通して出力される。
【０３２６】また、第２フリップフロップ４３０４から
出力された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テ
ーブル４３０５に入力され、次いで、換算テーブル４３
０５では、入力されたデータＬＭＶｘ（Ｍｘ）がフィー
ルド動きベクトル水平成分ＭＶＦｉｘに換算され、出力
端子を通して出力される。ここで、データＬＭＶｘは０
なので、−１がフィールド動きベクトル水平成分ＭＶＦ
ｉｘとして出力される。
出力された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テ
ーブル４３０５に入力され、次いで、換算テーブル４３
０５では、入力されたデータＬＭＶｘ（Ｍｘ）がフィー
ルド動きベクトル水平成分ＭＶＦｉｘに換算され、出力
端子を通して出力される。ここで、データＬＭＶｘは０
なので、−１がフィールド動きベクトル水平成分ＭＶＦ
ｉｘとして出力される。
【０３２７】次に、クロックパルス信号ＣＫ１の２７ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４１０５に保持されたＤｄ
（０，２）が第２フリップフロップ４１０６にラッチさ
れ、セレクタ４１０４から出力されたＤｃ（０，０）が
第１フリップフロップ４１０５にラッチされる。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４１０５に保持されたＤｄ
（０，２）が第２フリップフロップ４１０６にラッチさ
れ、セレクタ４１０４から出力されたＤｃ（０，０）が
第１フリップフロップ４１０５にラッチされる。
【０３２８】また、同時に、比較器４１０１では、パル
ス信号ＣＫ２に同期して、フィールドブロックディスト
ーション算出ユニット３０００で算出されたＤｄ（１，
０），Ｄｄ（１，１），Ｄｄ（１，２）がそれぞれ比較
器４１０１の入力端子Ａ０，Ａ１，Ａ２を通して入力さ
れ、この結果、Ｄｄ（１，１）が出力端子Ｙを通して出
力されるとともに、１を表すデータＬＭＶｙが出力端子
Ｍを通して出力される。
ス信号ＣＫ２に同期して、フィールドブロックディスト
ーション算出ユニット３０００で算出されたＤｄ（１，
０），Ｄｄ（１，１），Ｄｄ（１，２）がそれぞれ比較
器４１０１の入力端子Ａ０，Ａ１，Ａ２を通して入力さ
れ、この結果、Ｄｄ（１，１）が出力端子Ｙを通して出
力されるとともに、１を表すデータＬＭＶｙが出力端子
Ｍを通して出力される。
【０３２９】次いで、比較器４１０３では、入力端子Ａ
を通して入力されたＤｄ（１，１）と入力端子Ｂを通し
て入力されたデータとを比較する。ここで、比較器４１
０３の入力端子Ｂには、論理和演算器４１０２の演算結
果が入力されるが、論理和演算器４１０２では、０を表
すパルス信号ＬＤ２が入力端子Ａを通して入力されてい
るため、第２フリップフロップ４１０６にラッチされた
Ｄｄ（０，２）が入力端子Ｂを通して入力され出力端子
Ｙを通して出力され、比較器４１０３の入力端子Ｂに入
力される。比較器４１０３では、入力端子を通して入力
されたＤｄ（１，１）と入力端子Ｂを通して入力された
Ｄｄ（０，２）とが比較され、Ｄｄ（１，１）の値が小
さい値となったため、出力端子からは１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓを通して入力されたデータＭｉｎが１のため、
入力端子Ｂを通して入力されたＤｄ（１，１）が出力端
子Ｙを通して出力される。
を通して入力されたＤｄ（１，１）と入力端子Ｂを通し
て入力されたデータとを比較する。ここで、比較器４１
０３の入力端子Ｂには、論理和演算器４１０２の演算結
果が入力されるが、論理和演算器４１０２では、０を表
すパルス信号ＬＤ２が入力端子Ａを通して入力されてい
るため、第２フリップフロップ４１０６にラッチされた
Ｄｄ（０，２）が入力端子Ｂを通して入力され出力端子
Ｙを通して出力され、比較器４１０３の入力端子Ｂに入
力される。比較器４１０３では、入力端子を通して入力
されたＤｄ（１，１）と入力端子Ｂを通して入力された
Ｄｄ（０，２）とが比較され、Ｄｄ（１，１）の値が小
さい値となったため、出力端子からは１を表すデータＭ
ｉｎが出力される。次いで、セレクタ４１０４では、入
力端子Ｓを通して入力されたデータＭｉｎが１のため、
入力端子Ｂを通して入力されたＤｄ（１，１）が出力端
子Ｙを通して出力される。
【０３３０】一方、クロックパルス信号ＣＫ１の２７ク
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期して、
第１フリップフロップ４２０２に保持された２を表すデ
ータＬＭＶｙが第２フリップフロップ４２０３にラッチ
され、セレクタ４２０１から出力された０を表すデータ
ＬＭＶｙが第１フリップフロップ４２０２にラッチされ
る。
ロック目のフィールド動きベクトル垂直成分検出ユニッ
ト４２００においては、パルス信号ＣＫ２に同期して、
第１フリップフロップ４２０２に保持された２を表すデ
ータＬＭＶｙが第２フリップフロップ４２０３にラッチ
され、セレクタ４２０１から出力された０を表すデータ
ＬＭＶｙが第１フリップフロップ４２０２にラッチされ
る。
【０３３１】また、セレクタ４２０１では、入力端子Ｓ
を通して入力されたデータＭｉｎが１を表すので、入力
端子Ｂと出力端子Ｙとが電気的に接続され、比較器４１
０１から出力された１を表すデータＬＭＶｙが入力端子
Ｂを通して入力され出力端子Ｙを通して出力される。ま
た、第２フリップフロップ４２０３から出力された２を
表すデータＬＭＶｙ（Ｍｙ）は、換算テーブル４２０４
に入力され、次いで、換算テーブル４２０４では、入力
されたデータＬＭＶｙ（Ｍｙ）がフィールド動きベクト
ル垂直成分ＭＶＦｉｙに換算され、出力端子を通して出
力される。ここで、データＬＭＶｙは２なので、１がフ
ィールド動きベクトルＭＶＦｉｙとして出力される。
を通して入力されたデータＭｉｎが１を表すので、入力
端子Ｂと出力端子Ｙとが電気的に接続され、比較器４１
０１から出力された１を表すデータＬＭＶｙが入力端子
Ｂを通して入力され出力端子Ｙを通して出力される。ま
た、第２フリップフロップ４２０３から出力された２を
表すデータＬＭＶｙ（Ｍｙ）は、換算テーブル４２０４
に入力され、次いで、換算テーブル４２０４では、入力
されたデータＬＭＶｙ（Ｍｙ）がフィールド動きベクト
ル垂直成分ＭＶＦｉｙに換算され、出力端子を通して出
力される。ここで、データＬＭＶｙは２なので、１がフ
ィールド動きベクトルＭＶＦｉｙとして出力される。
【０３３２】さらに、クロックパルス信号ＣＫ１の２７
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４３０３に保持された０を表
すデータＬＭＶｘが第２フリップフロップ４３０４にラ
ッチされ、セレクタ４３０２から出力された０を表すデ
ータＬＭＶｘが第１フリップフロップ４３０３にラッチ
される。
クロック目のフィールド動きベクトル水平成分検出ユニ
ット４３００においては、パルス信号ＣＫ２に同期し
て、第１フリップフロップ４３０３に保持された０を表
すデータＬＭＶｘが第２フリップフロップ４３０４にラ
ッチされ、セレクタ４３０２から出力された０を表すデ
ータＬＭＶｘが第１フリップフロップ４３０３にラッチ
される。
【０３３３】また、カウンタ４３０１では、出力端子Ｑ
ｎから１を表すデータが出力されている。次いで、セレ
クタ４３０２では、最小フィールドディストーション検
出ユニット４１００の比較器４１０３から出力されたデ
ータＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙと
が電気的に接続され、カウンタ４３０１から出力された
１を表すデータＬＭＶｘが入力端子を通して入力され出
力端子Ｙを通して出力される。
ｎから１を表すデータが出力されている。次いで、セレ
クタ４３０２では、最小フィールドディストーション検
出ユニット４１００の比較器４１０３から出力されたデ
ータＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙと
が電気的に接続され、カウンタ４３０１から出力された
１を表すデータＬＭＶｘが入力端子を通して入力され出
力端子Ｙを通して出力される。
【０３３４】また、第２フリップフロップ４３０４から
出力された０を表すデータＬＭＶｘは、換算テーブル４
３０５に入力され、次いで、換算テーブル４３０５で
は、入力されたデータＬＭＶｘがフィールド動きベクト
ル水平成分ＭＶＦｉｘに換算され、出力端子を通して出
力される。ここで、データＬＭＶｘは０なので、−１が
フィールド動きベクトル水平成分ＭＶＦｉｘとして出力
される。
出力された０を表すデータＬＭＶｘは、換算テーブル４
３０５に入力され、次いで、換算テーブル４３０５で
は、入力されたデータＬＭＶｘがフィールド動きベクト
ル水平成分ＭＶＦｉｘに換算され、出力端子を通して出
力される。ここで、データＬＭＶｘは０なので、−１が
フィールド動きベクトル水平成分ＭＶＦｉｘとして出力
される。
【０３３５】以降パルス信号ＣＫ１の各パルスでは、比
較器４１０１から出力された第１および第２フィールド
ブロックディストーションと第２フリップフロップ４１
０６にラッチされた同じフィールドのフィールドブロッ
クディストーションとが比較されるので、それまでに入
力された第１フィールドブロックディストーションの中
から最小の第１フィールドブロックディストーションＤ
ｃ（ｘ，ｙ）およびそのフィールド動きベクトルＭＶＦ
ｉｙ，ＭＶＦｉｘ、並びに、それまでに入力された第２
フィールドブロックディストーションの中から最小の第
２フィールドブロックディストーションＤｄ（ｘ，ｙ）
およびそのフィールド動きベクトルＭＶＦｉｙ，ＭＶＦ
ｉｘが、パルス信号ＣＫ１の１クロック毎に交互に求め
られる。
較器４１０１から出力された第１および第２フィールド
ブロックディストーションと第２フリップフロップ４１
０６にラッチされた同じフィールドのフィールドブロッ
クディストーションとが比較されるので、それまでに入
力された第１フィールドブロックディストーションの中
から最小の第１フィールドブロックディストーションＤ
ｃ（ｘ，ｙ）およびそのフィールド動きベクトルＭＶＦ
ｉｙ，ＭＶＦｉｘ、並びに、それまでに入力された第２
フィールドブロックディストーションの中から最小の第
２フィールドブロックディストーションＤｄ（ｘ，ｙ）
およびそのフィールド動きベクトルＭＶＦｉｙ，ＭＶＦ
ｉｘが、パルス信号ＣＫ１の１クロック毎に交互に求め
られる。
【０３３６】次に、クロックパルス信号ＣＫ１の３０ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第１セレクタ付きフリップフロップ４
１０７、フィールド動きベクトル垂直成分検出ユニット
４２００の第１セレクタ付きフリップフロップ４２０５
およびフィールド動きベクトル水平成分検出ユニット４
３００の第１セレクタ付きフリップフロップ４３０６で
は、パルス信号ＣＫ２のダウンエッジに同期して立上が
ったパルス信号ＳＭＶ１によって、それぞれのセレクタ
４４０１の入力端子Ｂと出力端子Ｙが電気的に接続され
る。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第１セレクタ付きフリップフロップ４
１０７、フィールド動きベクトル垂直成分検出ユニット
４２００の第１セレクタ付きフリップフロップ４２０５
およびフィールド動きベクトル水平成分検出ユニット４
３００の第１セレクタ付きフリップフロップ４３０６で
は、パルス信号ＣＫ２のダウンエッジに同期して立上が
ったパルス信号ＳＭＶ１によって、それぞれのセレクタ
４４０１の入力端子Ｂと出力端子Ｙが電気的に接続され
る。
【０３３７】次に、クロックパルス信号ＣＫ１の３１ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第１セレクタ付きフリップフロップ４
１０７においては、第２フリップフロップ４１０６に保
持されたＤｃ（２，１）がフリップフロップ４４０２に
ラッチされ、出力端子Ｏを通して最小第１フィールドブ
ロックディストーションとして出力される。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第１セレクタ付きフリップフロップ４
１０７においては、第２フリップフロップ４１０６に保
持されたＤｃ（２，１）がフリップフロップ４４０２に
ラッチされ、出力端子Ｏを通して最小第１フィールドブ
ロックディストーションとして出力される。
【０３３８】同時に、フィールド動きベクトル垂直成分
検出ユニット４２００の第１セレクタ付きフリップフロ
ップ４２０５においては、換算テーブル４２０４から出
力された１を表すフィールド動きベクトル垂直成分ＭＶ
Ｆｉｙがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第１フィールド動きベクトル垂直成分Ｍ
ＶＦｉ１ｙとして出力される。
検出ユニット４２００の第１セレクタ付きフリップフロ
ップ４２０５においては、換算テーブル４２０４から出
力された１を表すフィールド動きベクトル垂直成分ＭＶ
Ｆｉｙがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第１フィールド動きベクトル垂直成分Ｍ
ＶＦｉ１ｙとして出力される。
【０３３９】同時に、フィールド動きベクトル水平成分
検出ユニット４３００の第１セレクタ付きフリップフロ
ップ４３０６においては、換算テーブル４３０５から出
力された１を表すフィールド動きベクトル水平成分ＭＶ
Ｆｉｘがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第１フィールド動きベクトル水平成分Ｍ
ＶＦｉ１ｘとして出力される。
検出ユニット４３００の第１セレクタ付きフリップフロ
ップ４３０６においては、換算テーブル４３０５から出
力された１を表すフィールド動きベクトル水平成分ＭＶ
Ｆｉｘがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第１フィールド動きベクトル水平成分Ｍ
ＶＦｉ１ｘとして出力される。
【０３４０】すなわち、現画像第１フィールドブロック
に対する最小第１フィールドブロックディストーション
Ｄｃ（２，１）および第１フィールド動きベクトルＭＶ
Ｆｉ１（１，０）が求められたことになる。また、クロ
ックパルス信号ＣＫ１の３１クロック目では、最小フィ
ールドディストーション検出ユニット４１００の第２セ
レクタ付きフリップフロップ４１０８、フィールド動き
ベクトル垂直成分検出ユニット４２００の第２セレクタ
付きフリップフロップ４２０６およびフィールド動きベ
クトル水平成分検出ユニット４３００の第２セレクタ付
きフリップフロップ４３０７では、パルス信号ＣＫ２の
ダウンエッジに同期して立上がったパルス信号ＳＭＶ２
によって、それぞれのセレクタ４４０１の入力端子Ｂと
出力端子Ｙが電気的に接続される。
に対する最小第１フィールドブロックディストーション
Ｄｃ（２，１）および第１フィールド動きベクトルＭＶ
Ｆｉ１（１，０）が求められたことになる。また、クロ
ックパルス信号ＣＫ１の３１クロック目では、最小フィ
ールドディストーション検出ユニット４１００の第２セ
レクタ付きフリップフロップ４１０８、フィールド動き
ベクトル垂直成分検出ユニット４２００の第２セレクタ
付きフリップフロップ４２０６およびフィールド動きベ
クトル水平成分検出ユニット４３００の第２セレクタ付
きフリップフロップ４３０７では、パルス信号ＣＫ２の
ダウンエッジに同期して立上がったパルス信号ＳＭＶ２
によって、それぞれのセレクタ４４０１の入力端子Ｂと
出力端子Ｙが電気的に接続される。
【０３４１】次に、クロックパルス信号ＣＫ１の３２ク
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第２セレクタ付きフリップフロップ４
１０８においては、第２フリップフロップ４１０６に保
持されたＤｄ（１，１）がフリップフロップ４４０２に
ラッチされ、出力端子Ｏを通して最小第２フィールドブ
ロックディストーションとして出力される。
ロック目では、最小フィールドディストーション検出ユ
ニット４１００の第２セレクタ付きフリップフロップ４
１０８においては、第２フリップフロップ４１０６に保
持されたＤｄ（１，１）がフリップフロップ４４０２に
ラッチされ、出力端子Ｏを通して最小第２フィールドブ
ロックディストーションとして出力される。
【０３４２】同時に、フィールド動きベクトル垂直成分
検出ユニット４２００の第２セレクタ付きフリップフロ
ップ４２０６においては、換算テーブル４２０４から出
力された０を表すフィールド動きベクトル垂直成分ＭＶ
Ｆｉｙがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第２フィールド動きベクトル垂直成分Ｍ
ＶＦｉ２ｙとして出力される。
検出ユニット４２００の第２セレクタ付きフリップフロ
ップ４２０６においては、換算テーブル４２０４から出
力された０を表すフィールド動きベクトル垂直成分ＭＶ
Ｆｉｙがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第２フィールド動きベクトル垂直成分Ｍ
ＶＦｉ２ｙとして出力される。
【０３４３】同時に、フィールド動きベクトル水平成分
検出ユニット４３００の第２セレクタ付きフリップフロ
ップ４３０７においては、換算テーブル４３０５から出
力された０を表すフィールド動きベクトル水平成分ＭＶ
Ｆｉｘがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第２フィールド動きベクトル水平成分Ｍ
ＶＦｉ２ｘとして出力される。
検出ユニット４３００の第２セレクタ付きフリップフロ
ップ４３０７においては、換算テーブル４３０５から出
力された０を表すフィールド動きベクトル水平成分ＭＶ
Ｆｉｘがフリップフロップ４４０２にラッチされ、出力
端子Ｏを通して第２フィールド動きベクトル水平成分Ｍ
ＶＦｉ２ｘとして出力される。
【０３４４】すなわち、現画像第２フィールドブロック
に対する最小第２フィールドブロックディストーション
Ｄｄ（１，１）および第２フィールド動きベクトルＭＶ
Ｆｉ２（０，０）が求められたことになる。次に、フレ
ームブロックディストーション算出ユニット５０００に
おいて、フィールドディストーション算出ユニット３０
００の同じプロセッサエレメントＰＥ（ｘ，ｙ）で算出
された各第１フィールドブロックディストーションＤｃ
（ｘ，ｙ）と各第２フィールドブロックディストーショ
ンＤｄ（ｘ，ｙ）を加算して現画像フレームブロック２
００および複数のフレーム候補ブロック５００に対応す
るフレームブロックディストーションＤｉｓ（ｘ，ｙ）
を算出する動作を図８に示されたタイムチャートに基づ
いて説明する。
に対する最小第２フィールドブロックディストーション
Ｄｄ（１，１）および第２フィールド動きベクトルＭＶ
Ｆｉ２（０，０）が求められたことになる。次に、フレ
ームブロックディストーション算出ユニット５０００に
おいて、フィールドディストーション算出ユニット３０
００の同じプロセッサエレメントＰＥ（ｘ，ｙ）で算出
された各第１フィールドブロックディストーションＤｃ
（ｘ，ｙ）と各第２フィールドブロックディストーショ
ンＤｄ（ｘ，ｙ）を加算して現画像フレームブロック２
００および複数のフレーム候補ブロック５００に対応す
るフレームブロックディストーションＤｉｓ（ｘ，ｙ）
を算出する動作を図８に示されたタイムチャートに基づ
いて説明する。
【０３４５】ここで、第１フレームブロックディストー
ション算出ユニット５１００、 第２フレームブロック
ディストーション算出ユニット５２００および第３フレ
ームブロックディストーション算出ユニット５３００は
同じ動作をするので、第１フレームブロックディストー
ション算出ユニット５１００の動作を例に説明する。な
お、図８におけるＣ０は、第１フレームブロックディス
トーション算出ユニット５１００の出力端子Ｃ０から出
力されたフレームブロックディストーションＤｉｓ
（ｘ，ｙ）を表す。
ション算出ユニット５１００、 第２フレームブロック
ディストーション算出ユニット５２００および第３フレ
ームブロックディストーション算出ユニット５３００は
同じ動作をするので、第１フレームブロックディストー
ション算出ユニット５１００の動作を例に説明する。な
お、図８におけるＣ０は、第１フレームブロックディス
トーション算出ユニット５１００の出力端子Ｃ０から出
力されたフレームブロックディストーションＤｉｓ
（ｘ，ｙ）を表す。
【０３４６】まず、クロックパルス信号ＣＫ１の２４ク
ロック目では、パルス信号ＣＫ２に同期して、フィール
ドブロックディストーション算出ユニット３０００で算
出されたＤｃ（０，０）が入力端子Ｂ０を通して入力さ
れ、加算器５００２の入力端子Ｂに入力される。次い
で、加算器５００２では、入力端子Ｂ０を通して入力さ
れたＤｃ（０，０）が出力端子Ｙを通して出力される。
ロック目では、パルス信号ＣＫ２に同期して、フィール
ドブロックディストーション算出ユニット３０００で算
出されたＤｃ（０，０）が入力端子Ｂ０を通して入力さ
れ、加算器５００２の入力端子Ｂに入力される。次い
で、加算器５００２では、入力端子Ｂ０を通して入力さ
れたＤｃ（０，０）が出力端子Ｙを通して出力される。
【０３４７】次に、クロックパルス信号ＣＫ１の２５ク
ロック目では、パルス信号ＣＫ２に同期して、フリップ
フロップ５００１では、Ｄｃ（０，０）がラッチされ、
加算器５００２の入力端子Ａに入力される。同時に、フ
ィールドブロックディストーション算出ユニット３００
０で算出されたＤｄ（０，０）が入力端子Ｂ０を通して
入力され、加算器５００２の入力端子Ｂに入力される。
ロック目では、パルス信号ＣＫ２に同期して、フリップ
フロップ５００１では、Ｄｃ（０，０）がラッチされ、
加算器５００２の入力端子Ａに入力される。同時に、フ
ィールドブロックディストーション算出ユニット３００
０で算出されたＤｄ（０，０）が入力端子Ｂ０を通して
入力され、加算器５００２の入力端子Ｂに入力される。
【０３４８】次いで、加算器５００２では、入力端子Ａ
を通して入力されたＤｃ（０，０）と入力端子Ｂ０を通
して入力されたＤｄ（０，０）とが加算され、フレーム
ブロックディストーションＤｉｓ（０，０）が出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥの立ち上りに同
期して、セレクタ４４０１の入力端子Ｂと出力端子Ｙが
電気的に接続される。
を通して入力されたＤｃ（０，０）と入力端子Ｂ０を通
して入力されたＤｄ（０，０）とが加算され、フレーム
ブロックディストーションＤｉｓ（０，０）が出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥの立ち上りに同
期して、セレクタ４４０１の入力端子Ｂと出力端子Ｙが
電気的に接続される。
【０３４９】次に、クロックパルス信号ＣＫ１の２６ク
ロック目では、セレクタ付きフリップフロップ５００３
では、パルス信号ＣＫ２に同期して、加算器５００２か
ら出力されたＤｉｓ（０，０）がフリップフロップ４４
０２にラッチされ、出力端子Ｃ０を通して出力される。
同時に、フリップフロップ５００１では、Ｄｄ（０，
０）がラッチされ、加算器５００２の入力端子Ａに入力
される。同時に、フィールドブロックディストーション
算出ユニット３０００で算出されたＤｃ（１，０）が入
力端子Ｂ０を通して入力され、加算器５００２の入力端
子Ｂに入力される。
ロック目では、セレクタ付きフリップフロップ５００３
では、パルス信号ＣＫ２に同期して、加算器５００２か
ら出力されたＤｉｓ（０，０）がフリップフロップ４４
０２にラッチされ、出力端子Ｃ０を通して出力される。
同時に、フリップフロップ５００１では、Ｄｄ（０，
０）がラッチされ、加算器５００２の入力端子Ａに入力
される。同時に、フィールドブロックディストーション
算出ユニット３０００で算出されたＤｃ（１，０）が入
力端子Ｂ０を通して入力され、加算器５００２の入力端
子Ｂに入力される。
【０３５０】次いで、加算器５００２では、入力端子Ａ
を通して入力されたＤｄ（０，０）と入力端子Ｂ０を通
して入力されたＤｃ（１，０）とが加算され、出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥのダウンエッジ
に同期して、セレクタ４４０１の入力端子Ａと出力端子
Ｙが電気的に接続される。
を通して入力されたＤｄ（０，０）と入力端子Ｂ０を通
して入力されたＤｃ（１，０）とが加算され、出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥのダウンエッジ
に同期して、セレクタ４４０１の入力端子Ａと出力端子
Ｙが電気的に接続される。
【０３５１】次に、クロックパルス信号ＣＫ１の２７ク
ロック目では、セレクタ付きフリップフロップ５００３
では、パルス信号ＣＫ２に同期して、フリップフロップ
４４０２に保持されたＤｉｓ（０，０）がフリップフロ
ップ４４０２にラッチされ、出力端子Ｃ０を通して出力
される。同時に、フリップフロップ５００１では、Ｄｃ
（１，０）がラッチされ、加算器５００２の入力端子Ａ
に入力される。同時に、フィールドブロックディストー
ション算出ユニット３０００で算出されたＤｄ（１，
０）が入力端子Ｂ０を通して入力され、加算器５００２
の入力端子Ｂに入力される。
ロック目では、セレクタ付きフリップフロップ５００３
では、パルス信号ＣＫ２に同期して、フリップフロップ
４４０２に保持されたＤｉｓ（０，０）がフリップフロ
ップ４４０２にラッチされ、出力端子Ｃ０を通して出力
される。同時に、フリップフロップ５００１では、Ｄｃ
（１，０）がラッチされ、加算器５００２の入力端子Ａ
に入力される。同時に、フィールドブロックディストー
ション算出ユニット３０００で算出されたＤｄ（１，
０）が入力端子Ｂ０を通して入力され、加算器５００２
の入力端子Ｂに入力される。
【０３５２】次いで、加算器５００２では、入力端子Ａ
を通して入力されたＤｃ（１，０）と入力端子Ｂ０を通
して入力されたＤｄ（１，０）とが加算され、フレーム
ブロックディストーションＤｉｓ（１，０）が出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥの立ち上りに同
期して、セレクタ４４０１の入力端子Ｂと出力端子Ｙが
電気的に接続される。
を通して入力されたＤｃ（１，０）と入力端子Ｂ０を通
して入力されたＤｄ（１，０）とが加算され、フレーム
ブロックディストーションＤｉｓ（１，０）が出力端子
Ｙを通して出力される。また、セレクタ付きフリップフ
ロップ５００３では、パルス信号ＣＴＥの立ち上りに同
期して、セレクタ４４０１の入力端子Ｂと出力端子Ｙが
電気的に接続される。
【０３５３】以降２クロック毎に順次ＤｉＳ（ｘ，ｙ）
が加算器５００２で算出されるとともに、セレクタ付き
フリップフロップ５００３のフリップフロップ４４０２
にラッチされ、クロックパルス信号ＣＫ１の２８クロッ
ク目および２９クロック目では、Ｄｉｓ（１，０）が出
力端子Ｏを通して出力され、次いで、クロックパルス信
号ＣＫ１の３０クロック目および３１クロック目では、
Ｄｉｓ（２，０）が出力端子Ｏを通して出力される。
が加算器５００２で算出されるとともに、セレクタ付き
フリップフロップ５００３のフリップフロップ４４０２
にラッチされ、クロックパルス信号ＣＫ１の２８クロッ
ク目および２９クロック目では、Ｄｉｓ（１，０）が出
力端子Ｏを通して出力され、次いで、クロックパルス信
号ＣＫ１の３０クロック目および３１クロック目では、
Ｄｉｓ（２，０）が出力端子Ｏを通して出力される。
【０３５４】次に、フレームブロック特定ユニット６０
００において、フレームブロックディストーション算出
ユニット５０００で算出された各フレームブロックディ
ストーションＤｉｓ（ｘ，ｙ）の中から最小のフレーム
ブロックディストーションＤｉｓ（ｘ，ｙ）を検出し、
この最小フレームブロックディストーションＤｉｓ
（ｘ，ｙ）の第１フィールドブロックディストーション
Ｄｃ（ｘ，ｙ）および第２フィールドブロックディスト
ーションＤｄ（ｘ，ｙ）が算出されたプロセッサエレメ
ントＰＥ（ｘ，ｙ）の配置位置に基づいてフレーム動き
ベクトルＭＶＦＲを求める動作を図８に示されたタイム
チャートに基づいて説明する。
００において、フレームブロックディストーション算出
ユニット５０００で算出された各フレームブロックディ
ストーションＤｉｓ（ｘ，ｙ）の中から最小のフレーム
ブロックディストーションＤｉｓ（ｘ，ｙ）を検出し、
この最小フレームブロックディストーションＤｉｓ
（ｘ，ｙ）の第１フィールドブロックディストーション
Ｄｃ（ｘ，ｙ）および第２フィールドブロックディスト
ーションＤｄ（ｘ，ｙ）が算出されたプロセッサエレメ
ントＰＥ（ｘ，ｙ）の配置位置に基づいてフレーム動き
ベクトルＭＶＦＲを求める動作を図８に示されたタイム
チャートに基づいて説明する。
【０３５５】なお、図８におけるＰＥ（０，０）は、プ
ロセッサエレメントＰＥ（０，０）の第２フリップフロ
ップ３８０３にラッチされた第１フィールドブロックデ
ィストーションＤｃ（ｘ，ｙ）および第２フィールドブ
ロックディストーションＤｄ（ｘ，ｙ）を表し、ＣＯ
は、第１フレームブロックディストーション算出ユニッ
ト５１００の出力端子から出力されたフレームブロック
ディストーションＤｉｓ（ｘ，ｙ）を表す。また、Ｍｙ
はフレーム動きベクトル垂直成分検出ユニット６２００
のフリップフロップ６２０２にラッチされたデータを表
し、Ｍｘはフレーム動きベクトル水平成分検出ユニット
６３００のフリップフロップ６３０３にラッチされたデ
ータを表す。
ロセッサエレメントＰＥ（０，０）の第２フリップフロ
ップ３８０３にラッチされた第１フィールドブロックデ
ィストーションＤｃ（ｘ，ｙ）および第２フィールドブ
ロックディストーションＤｄ（ｘ，ｙ）を表し、ＣＯ
は、第１フレームブロックディストーション算出ユニッ
ト５１００の出力端子から出力されたフレームブロック
ディストーションＤｉｓ（ｘ，ｙ）を表す。また、Ｍｙ
はフレーム動きベクトル垂直成分検出ユニット６２００
のフリップフロップ６２０２にラッチされたデータを表
し、Ｍｘはフレーム動きベクトル水平成分検出ユニット
６３００のフリップフロップ６３０３にラッチされたデ
ータを表す。
【０３５６】まず、クロックパルス信号ＣＫ１の２４ク
ロック目および２５クロック目では、フレーム動きベク
トル水平成分検出ユニット６３００のカウンタ６３０１
では、クロックパルス信号ＣＫ１の２４クロック目のダ
ウンエッジに同期して立ち上がったパルス信号ＬＤ２が
カウンタ６３０１の入力端子ＣＬに入力され、カウンタ
６３０１では、内部データが０にリセットされる。
ロック目および２５クロック目では、フレーム動きベク
トル水平成分検出ユニット６３００のカウンタ６３０１
では、クロックパルス信号ＣＫ１の２４クロック目のダ
ウンエッジに同期して立ち上がったパルス信号ＬＤ２が
カウンタ６３０１の入力端子ＣＬに入力され、カウンタ
６３０１では、内部データが０にリセットされる。
【０３５７】次に、クロックパルス信号ＣＫ１の２６ク
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、フレームブロックディストーション算出ユニット５
０００で算出されたＤｉｓ（０，０），Ｄｉｓ（０，
１），Ｄｉｓ（０，２）がそれぞれ比較器６１０１の入
力端子Ｄ０，Ｄ１，Ｄ２に入力される。
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、フレームブロックディストーション算出ユニット５
０００で算出されたＤｉｓ（０，０），Ｄｉｓ（０，
１），Ｄｉｓ（０，２）がそれぞれ比較器６１０１の入
力端子Ｄ０，Ｄ１，Ｄ２に入力される。
【０３５８】次いで、比較器６１０１では、これらのフ
レームブロックディストーションが比較され、最小値の
フレームブロックディストーションが出力端子Ｙから出
力され、比較器６１０３の入力端子Ａおよびセレクタ６
１０４の入力端子Ｂに入力される。また、比較器６１０
１では、最小フレームブロックディストーションが入力
された入力端子を表すデータＬＭＶｙが出力端子Ｍから
出力され、フレーム動きベクトル垂直成分検出ユニット
６２００のセレクタ６２０１の入力端子Ｂに入力され
る。ここで、最小フレームブロックディストーション
は、Ｄｉｓ（０，０）であり、データＬＭＶｙは、０を
表すデータとなる。
レームブロックディストーションが比較され、最小値の
フレームブロックディストーションが出力端子Ｙから出
力され、比較器６１０３の入力端子Ａおよびセレクタ６
１０４の入力端子Ｂに入力される。また、比較器６１０
１では、最小フレームブロックディストーションが入力
された入力端子を表すデータＬＭＶｙが出力端子Ｍから
出力され、フレーム動きベクトル垂直成分検出ユニット
６２００のセレクタ６２０１の入力端子Ｂに入力され
る。ここで、最小フレームブロックディストーション
は、Ｄｉｓ（０，０）であり、データＬＭＶｙは、０を
表すデータとなる。
【０３５９】次いで、比較器６１０３では、入力端子Ａ
を通して入力されたＤｉｓ（０，０）と入力端子Ｂから
入力されたデータとが比較される。ここで、比較器６１
０３では、入力端子Ｂを通して論理和演算器６１０２の
演算結果が入力されるが、論理和演算器６１０２では、
クロックパルス信号ＣＫ１の２６クロック目のダウンエ
ッジに同期してパルス信号ＬＤ３が入力端子Ａを通して
入力され、出力端子Ｙからすべてのビットが１であるデ
ータが出力されるので、比較器６１０３では、入力端子
Ｂを通してすべてのビットが１であるデータが入力され
る。すなわち、比較器６１０３では、Ｄｉｓ（０，０）
のほうが小さい値となるため、出力端子から１を表すデ
ータＭｉｎが出力される。次いで、セレクタ６１０４で
は、入力端子Ｓに入力されたデータＭｉｎが１のため、
入力端子Ｂと出力端子Ｙが電気的に接続され、入力端子
Ｂから入力されたＤｉｓ（０，０）が出力端子Ｙから出
力される。
を通して入力されたＤｉｓ（０，０）と入力端子Ｂから
入力されたデータとが比較される。ここで、比較器６１
０３では、入力端子Ｂを通して論理和演算器６１０２の
演算結果が入力されるが、論理和演算器６１０２では、
クロックパルス信号ＣＫ１の２６クロック目のダウンエ
ッジに同期してパルス信号ＬＤ３が入力端子Ａを通して
入力され、出力端子Ｙからすべてのビットが１であるデ
ータが出力されるので、比較器６１０３では、入力端子
Ｂを通してすべてのビットが１であるデータが入力され
る。すなわち、比較器６１０３では、Ｄｉｓ（０，０）
のほうが小さい値となるため、出力端子から１を表すデ
ータＭｉｎが出力される。次いで、セレクタ６１０４で
は、入力端子Ｓに入力されたデータＭｉｎが１のため、
入力端子Ｂと出力端子Ｙが電気的に接続され、入力端子
Ｂから入力されたＤｉｓ（０，０）が出力端子Ｙから出
力される。
【０３６０】一方、クロックパルス信号ＣＫ１の２６ク
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、セレクタ６２０１では、最小フィ
ールドディストーション検出ユニット６１００の比較器
６１０３から出力されたデータＭｉｎが入力端子Ｓを通
して入力され、比較器６１０１から出力されたデータＬ
ＭＶｙが入力端子Ｂを通して入力される。ここで、セレ
クタ６２０１では、入力端子Ｓを通して入力されたデー
タＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙとが
電気的に接続され、入力端子Ｂを通して入力された０を
表すデータＬＭＶｙが出力端子Ｙを通して出力される。
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、セレクタ６２０１では、最小フィ
ールドディストーション検出ユニット６１００の比較器
６１０３から出力されたデータＭｉｎが入力端子Ｓを通
して入力され、比較器６１０１から出力されたデータＬ
ＭＶｙが入力端子Ｂを通して入力される。ここで、セレ
クタ６２０１では、入力端子Ｓを通して入力されたデー
タＭｉｎが１を表すので、入力端子Ｂと出力端子Ｙとが
電気的に接続され、入力端子Ｂを通して入力された０を
表すデータＬＭＶｙが出力端子Ｙを通して出力される。
【０３６１】さらに、クロックパルス信号ＣＫ１の２６
クロック目のフレーム動きベクトル水平成分検出ユニッ
ト６３００においては、カウンタ６３０１では、クロッ
クパルス信号ＣＫ１の２４クロック目および２５クロッ
ク目で０にリセットされた内部データが、パルス信号Ｃ
ＴＥが１であり、パルス信号ＣＫ２おから１に立上がる
タイミングに同期して、出力端子Ｑｎを通して出力され
る。
クロック目のフレーム動きベクトル水平成分検出ユニッ
ト６３００においては、カウンタ６３０１では、クロッ
クパルス信号ＣＫ１の２４クロック目および２５クロッ
ク目で０にリセットされた内部データが、パルス信号Ｃ
ＴＥが１であり、パルス信号ＣＫ２おから１に立上がる
タイミングに同期して、出力端子Ｑｎを通して出力され
る。
【０３６２】次いで、セレクタ６３０２では、最小フレ
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、カウンタ６３０１から出力されたデータが
入力端子Ｂを通して入力される。ここで、セレクタ６３
０２では、入力端子Ｓを通して入力されたデータＭｉｎ
が１を表すので、入力端子Ｂと出力端子Ｙとが電気的に
接続され、入力端子Ｂを通して入力された０を表すデー
タＬＭＶｘが出力端子を通して出力される。
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、カウンタ６３０１から出力されたデータが
入力端子Ｂを通して入力される。ここで、セレクタ６３
０２では、入力端子Ｓを通して入力されたデータＭｉｎ
が１を表すので、入力端子Ｂと出力端子Ｙとが電気的に
接続され、入力端子Ｂを通して入力された０を表すデー
タＬＭＶｘが出力端子を通して出力される。
【０３６３】次に、クロックパルス信号ＣＫ１の２７ク
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、セレクタ６１０４から出力されたＤｉｓ（０，０）
がフリップフロップ６１０５にラッチされる。同時に、
フレームブロックディストーション算出ユニット５００
０で算出されたＤｉｓ（０，０），Ｄｉｓ（０，１），
Ｄｉｓ（０，２）がそれぞれ比較器６１０１の入力端子
Ｄ０，Ｄ１，Ｄ２に再度入力される。
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、セレクタ６１０４から出力されたＤｉｓ（０，０）
がフリップフロップ６１０５にラッチされる。同時に、
フレームブロックディストーション算出ユニット５００
０で算出されたＤｉｓ（０，０），Ｄｉｓ（０，１），
Ｄｉｓ（０，２）がそれぞれ比較器６１０１の入力端子
Ｄ０，Ｄ１，Ｄ２に再度入力される。
【０３６４】次いで、比較器６１０１では、これらのフ
レームブロックディストーションが比較され、Ｄｉｓ
（０，０）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ０を
表し、０を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
レームブロックディストーションが比較され、Ｄｉｓ
（０，０）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ０を
表し、０を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
【０３６５】次いで、比較器６１０３では、入力端子Ａ
を通して入力されたＤｉｓ（０，０）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、１
を表すパルス信号ＬＤ３が入力端子Ａを通して入力され
ており、出力端子Ｙからすべてのビットが１であるデー
タが出力されるので、比較器６１０３では、入力端子Ｂ
を通してすべてのビットが１であるデータが入力され
る。すなわち、比較器６１０３では、Ｄｉｓ（０，０）
のほうが小さい値となるため、出力端子から１を表すデ
ータＭｉｎが出力される。次いで、セレクタ６１０４で
は、入力端子Ｓに入力されたデータＭｉｎが１のため、
入力端子Ｂと出力端子Ｙが電気的に接続され、入力端子
Ｂから入力されたＤｉｓ（０，０）が出力端子Ｙから出
力される。
を通して入力されたＤｉｓ（０，０）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、１
を表すパルス信号ＬＤ３が入力端子Ａを通して入力され
ており、出力端子Ｙからすべてのビットが１であるデー
タが出力されるので、比較器６１０３では、入力端子Ｂ
を通してすべてのビットが１であるデータが入力され
る。すなわち、比較器６１０３では、Ｄｉｓ（０，０）
のほうが小さい値となるため、出力端子から１を表すデ
ータＭｉｎが出力される。次いで、セレクタ６１０４で
は、入力端子Ｓに入力されたデータＭｉｎが１のため、
入力端子Ｂと出力端子Ｙが電気的に接続され、入力端子
Ｂから入力されたＤｉｓ（０，０）が出力端子Ｙから出
力される。
【０３６６】一方、クロックパルス信号ＣＫ１の２７ク
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが１を表すので、
入力端子Ｂと出力端子Ｙとが電気的に接続され、入力端
子Ｂを通して入力された０を表すデータＬＭＶｙが出力
端子Ｙを通して出力される。
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが１を表すので、
入力端子Ｂと出力端子Ｙとが電気的に接続され、入力端
子Ｂを通して入力された０を表すデータＬＭＶｙが出力
端子Ｙを通して出力される。
【０３６７】また、フリップフロップ６２０２から出力
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｙは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の２７クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、０を表す内部データが出力端子Ｑｎを通し
て出力されている。
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｙは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の２７クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、０を表す内部データが出力端子Ｑｎを通し
て出力されている。
【０３６８】次いで、セレクタ６３０２では、最小フレ
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
１を表すので、入力端子Ｂと出力端子Ｙとが電気的に接
続され、入力端子Ｂを通して入力された０を表すデータ
ＬＭＶｘが出力端子を通して出力される。
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
１を表すので、入力端子Ｂと出力端子Ｙとが電気的に接
続され、入力端子Ｂを通して入力された０を表すデータ
ＬＭＶｘが出力端子を通して出力される。
【０３６９】また、フリップフロップ６３０３から出力
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される 次に、クロックパルス信号ＣＫ１の２８クロック目で
は、最小フレームディストーション検出ユニット６１０
０においては、パルス信号ＣＫ２に同期して、セレクタ
６１０４から出力されたＤｉｓ（０，０）がフリップフ
ロップ６１０５にラッチされる。同時に、フレームブロ
ックディストーション算出ユニット５０００で算出され
たＤｉｓ（１，０），Ｄｉｓ（１，１），Ｄｉｓ（１，
２）がそれぞれ比較器６１０１の入力端子Ｄ０，Ｄ１，
Ｄ２に入力される。
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される 次に、クロックパルス信号ＣＫ１の２８クロック目で
は、最小フレームディストーション検出ユニット６１０
０においては、パルス信号ＣＫ２に同期して、セレクタ
６１０４から出力されたＤｉｓ（０，０）がフリップフ
ロップ６１０５にラッチされる。同時に、フレームブロ
ックディストーション算出ユニット５０００で算出され
たＤｉｓ（１，０），Ｄｉｓ（１，１），Ｄｉｓ（１，
２）がそれぞれ比較器６１０１の入力端子Ｄ０，Ｄ１，
Ｄ２に入力される。
【０３７０】次いで、比較器６１０１では、これらのフ
レームブロックディストーションが比較され、Ｄｉｓ
（１，２）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ２を
表し、２を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
レームブロックディストーションが比較され、Ｄｉｓ
（１，２）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ２を
表し、２を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
【０３７１】次いで、比較器６１０３では、入力端子Ａ
を通して入力されたＤｉｓ（１，２）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、パ
ルス信号ＣＫ２のダウンエッジに同期してパルス信号Ｌ
Ｄ３が１から０にダウンして、フリップフロップ６１０
５にラッチされたＤｉｓ（０，０）が入力端子Ｂを通し
て入力され出力端子Ｙを通して出力されるので、比較器
６１０３では、入力端子Ｂを通してＤｉｓ（０，０）が
入力される。すなわち、比較器６１０３では、入力端子
Ａを通して入力されたＤｉｓ（１，２）と入力端子Ｂを
通して入力されたＤｉｓ（０，０）が比較され、Ｄｉｓ
（０，０）のほうが小さい値となるため、出力端子から
０を表すデータＭｉｎが出力される。次いで、セレクタ
６１０４では、入力端子Ｓに入力されたデータＭｉｎが
０のため、入力端子Ａと出力端子Ｙが電気的に接続さ
れ、フリップフロップ６１０５にラッチされたＤｉｓ
（０，０）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
を通して入力されたＤｉｓ（１，２）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、パ
ルス信号ＣＫ２のダウンエッジに同期してパルス信号Ｌ
Ｄ３が１から０にダウンして、フリップフロップ６１０
５にラッチされたＤｉｓ（０，０）が入力端子Ｂを通し
て入力され出力端子Ｙを通して出力されるので、比較器
６１０３では、入力端子Ｂを通してＤｉｓ（０，０）が
入力される。すなわち、比較器６１０３では、入力端子
Ａを通して入力されたＤｉｓ（１，２）と入力端子Ｂを
通して入力されたＤｉｓ（０，０）が比較され、Ｄｉｓ
（０，０）のほうが小さい値となるため、出力端子から
０を表すデータＭｉｎが出力される。次いで、セレクタ
６１０４では、入力端子Ｓに入力されたデータＭｉｎが
０のため、入力端子Ａと出力端子Ｙが電気的に接続さ
れ、フリップフロップ６１０５にラッチされたＤｉｓ
（０，０）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
【０３７２】一方、クロックパルス信号ＣＫ１の２８ク
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが０を表すので、
入力端子Ａと出力端子Ｙとが電気的に接続され、フリッ
プフロップ６２０２にラッチされた０を表すデータＬＭ
Ｖｙが入力端子を通して入力され、出力端子Ｙを通して
出力される。
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが０を表すので、
入力端子Ａと出力端子Ｙとが電気的に接続され、フリッ
プフロップ６２０２にラッチされた０を表すデータＬＭ
Ｖｙが入力端子を通して入力され、出力端子Ｙを通して
出力される。
【０３７３】また、フリップフロップ６２０２から出力
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の２８クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、１を表す内部データが出力端子Ｑｎを通し
て出力される。
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の２８クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、１を表す内部データが出力端子Ｑｎを通し
て出力される。
【０３７４】次いで、セレクタ６３０２では、最小フレ
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
０を表すので、入力端子Ａと出力端子Ｙとが電気的に接
続され、フリップフロップ６３０３にラッチされた０を
表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して入力
され、出力端子Ｙを通して出力される。
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
０を表すので、入力端子Ａと出力端子Ｙとが電気的に接
続され、フリップフロップ６３０３にラッチされた０を
表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して入力
され、出力端子Ｙを通して出力される。
【０３７５】また、フリップフロップ６３０３から出力
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
【０３７６】次に、クロックパルス信号ＣＫ１の２９ク
ロック目では、パルス信号ＣＫ２に同期して、再度、フ
レームブロックディストーション算出ユニット５０００
で算出されたＤｉｓ（１，０），Ｄｉｓ（１，１），Ｄ
ｉｓ（１，２）がそれぞれ最小フレームディストーショ
ン検出ユニット６１００の比較器６１０１の入力端子Ｄ
０，Ｄ１，Ｄ２に入力される。
ロック目では、パルス信号ＣＫ２に同期して、再度、フ
レームブロックディストーション算出ユニット５０００
で算出されたＤｉｓ（１，０），Ｄｉｓ（１，１），Ｄ
ｉｓ（１，２）がそれぞれ最小フレームディストーショ
ン検出ユニット６１００の比較器６１０１の入力端子Ｄ
０，Ｄ１，Ｄ２に入力される。
【０３７７】２８クロック目と同様に、最小フレームデ
ィストーション検出ユニット６１００においては、セレ
クタ６１０４から出力されたＤｉｓ（０，０）がフリッ
プフロップ６１０５にラッチされ、セレクタ６１０４で
は、フリップフロップ６１０５にラッチされたＤｉｓ
（０，０）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
ィストーション検出ユニット６１００においては、セレ
クタ６１０４から出力されたＤｉｓ（０，０）がフリッ
プフロップ６１０５にラッチされ、セレクタ６１０４で
は、フリップフロップ６１０５にラッチされたＤｉｓ
（０，０）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
【０３７８】一方、フレーム動きベクトル垂直成分検出
ユニット６２００においては、同様に、セレクタ６２０
１から出力された０を表すデータＬＭＶｙがフリップフ
ロップ６２０２にラッチされ、セレクタ６２０１では、
フリップフロップ６２０２にラッチされた０を表すデー
タＬＭＶｙ（Ｍｙ）が入力端子Ａを通して入力され、出
力端子Ｙを通して出力される。また、換算テーブル６２
０３では、−１がフレーム動きベクトル垂直成分ＭＶＦ
Ｒｙとして出力される。
ユニット６２００においては、同様に、セレクタ６２０
１から出力された０を表すデータＬＭＶｙがフリップフ
ロップ６２０２にラッチされ、セレクタ６２０１では、
フリップフロップ６２０２にラッチされた０を表すデー
タＬＭＶｙ（Ｍｙ）が入力端子Ａを通して入力され、出
力端子Ｙを通して出力される。また、換算テーブル６２
０３では、−１がフレーム動きベクトル垂直成分ＭＶＦ
Ｒｙとして出力される。
【０３７９】さらに、フレーム動きベクトル水平成分検
出ユニット６３００においては、同様に、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされ、セレクタ６３０２で
は、フリップフロップ６３０３にラッチされた０を表す
データＬＭＶｘが入力端子Ａを通して入力され、出力端
子Ｙを通して出力される。また、換算テーブル６３０４
では、−１がフレーム動きベクトル水平成分ＭＶＦＲｘ
として出力される。
出ユニット６３００においては、同様に、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされ、セレクタ６３０２で
は、フリップフロップ６３０３にラッチされた０を表す
データＬＭＶｘが入力端子Ａを通して入力され、出力端
子Ｙを通して出力される。また、換算テーブル６３０４
では、−１がフレーム動きベクトル水平成分ＭＶＦＲｘ
として出力される。
【０３８０】次に、クロックパルス信号ＣＫ１の３０ク
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、セレクタ６１０４から出力されたＤｉｓ（０，０）
がフリップフロップ６１０５にラッチされる。同時に、
フレームブロックディストーション算出ユニット５００
０で算出されたＤｉｓ（２，０），Ｄｉｓ（２，１），
Ｄｉｓ（２，２）がそれぞれ比較器６１０１の入力端子
Ｄ０，Ｄ１，Ｄ２に入力される。
ロック目では、最小フレームディストーション検出ユニ
ット６１００においては、パルス信号ＣＫ２に同期し
て、セレクタ６１０４から出力されたＤｉｓ（０，０）
がフリップフロップ６１０５にラッチされる。同時に、
フレームブロックディストーション算出ユニット５００
０で算出されたＤｉｓ（２，０），Ｄｉｓ（２，１），
Ｄｉｓ（２，２）がそれぞれ比較器６１０１の入力端子
Ｄ０，Ｄ１，Ｄ２に入力される。
【０３８１】次いで、比較器６１０１では、これらのフ
レームブロックディストーションが比較され、Ｄｉｓ
（２，１）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ１を
表し、１を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
レームブロックディストーションが比較され、Ｄｉｓ
（２，１）が出力端子Ｙから出力され、比較器６１０３
の入力端子Ａおよびセレクタ６１０４の入力端子Ｂに入
力される。また、比較器６１０１では、入力端子Ｄ１を
表し、１を表すデータＬＭＶｙが出力端子Ｍから出力さ
れ、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ６２０１の入力端子Ｂに入力される。
【０３８２】次いで、比較器６１０３では、入力端子Ａ
を通して入力されたＤｉｓ（２，１）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、０
を表すパルス信号ＬＤ３が入力され、フリップフロップ
６１０５にラッチされたＤｉｓ（０，０）が入力端子Ａ
を通して入力され出力端子Ｙを通して出力されるので、
比較器６１０３では、入力端子Ｂを通してＤｉｓ（０，
０）が入力される。すなわち、比較器６１０３では、入
力端子Ａを通して入力されたＤｉｓ（２，１）と入力端
子Ｂを通して入力されたＤｉｓ（０，０）が比較され、
Ｄｉｓ（２，１）のほうが小さい値となるため、出力端
子から１を表すデータＭｉｎが出力される。次いで、セ
レクタ６１０４では、入力端子Ｓに入力されたデータＭ
ｉｎが１のため、入力端子Ｂと出力端子Ｙが電気的に接
続され、比較器６１０１から出力されたＤｉｓ（２，
１）が入力端子Ｂを通して入力され、出力端子Ｙを通し
て出力される。
を通して入力されたＤｉｓ（２，１）と入力端子Ｂから
入力されたデータとを比較する。ここで、比較器６１０
３では、入力端子Ｂを通して論理和演算器６１０２の演
算結果が入力されるが、論理和演算器６１０２では、０
を表すパルス信号ＬＤ３が入力され、フリップフロップ
６１０５にラッチされたＤｉｓ（０，０）が入力端子Ａ
を通して入力され出力端子Ｙを通して出力されるので、
比較器６１０３では、入力端子Ｂを通してＤｉｓ（０，
０）が入力される。すなわち、比較器６１０３では、入
力端子Ａを通して入力されたＤｉｓ（２，１）と入力端
子Ｂを通して入力されたＤｉｓ（０，０）が比較され、
Ｄｉｓ（２，１）のほうが小さい値となるため、出力端
子から１を表すデータＭｉｎが出力される。次いで、セ
レクタ６１０４では、入力端子Ｓに入力されたデータＭ
ｉｎが１のため、入力端子Ｂと出力端子Ｙが電気的に接
続され、比較器６１０１から出力されたＤｉｓ（２，
１）が入力端子Ｂを通して入力され、出力端子Ｙを通し
て出力される。
【０３８３】一方、クロックパルス信号ＣＫ１の３０ク
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが１を表すので、
入力端子Ｂと出力端子Ｙとが電気的に接続され、比較器
６１０１から出力された１を表すデータＬＭＶｙが入力
端子を通して入力され、出力端子Ｙを通して出力され
る。
ロック目のフレーム動きベクトル垂直成分検出ユニット
６２００においては、パルス信号ＣＫ２に同期して、セ
レクタ６２０１から出力された０を表すデータＬＭＶｙ
がフリップフロップ６２０２にラッチされる。同時に、
セレクタ６２０１では、最小フレームディストーション
検出ユニット６１００の比較器６１０３から出力された
データＭｉｎが入力端子Ｓを通して入力され、フリップ
フロップ６２０２から出力された０を表すデータＬＭＶ
ｙ（Ｍｙ）が入力端子Ａを通して入力され、比較器６１
０１から出力されたデータＬＭＶｙが入力端子Ｂを通し
て入力される。ここで、セレクタ６２０１では、入力端
子Ｓを通して入力されたデータＭｉｎが１を表すので、
入力端子Ｂと出力端子Ｙとが電気的に接続され、比較器
６１０１から出力された１を表すデータＬＭＶｙが入力
端子を通して入力され、出力端子Ｙを通して出力され
る。
【０３８４】また、フリップフロップ６２０２から出力
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｙは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の３０クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、２を表す内部データが出力端子Ｑｎを通し
て出力される。
された０を表すデータＬＭＶｙ（Ｍｙ）は、換算テーブ
ル６２０３に入力され、次いで、換算テーブル６２０３
では、入力されたデータＬＭＶｙ（Ｍｙ）がフレーム動
きベクトル垂直成分ＭＶＦＲｙに換算され、出力端子を
通して出力される。ここで、データＬＭＶｙは０なの
で、−１がフレーム動きベクトル垂直成分ＭＶＦＲｙと
して出力される さらに、クロックパルス信号ＣＫ１の３０クロック目の
フレーム動きベクトル水平成分検出ユニット６３００に
おいては、パルス信号ＣＫ２に同期して、セレクタ６３
０２から出力された０を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされる。同時に、カウンタ６
３０１では、２を表す内部データが出力端子Ｑｎを通し
て出力される。
【０３８５】次いで、セレクタ６３０２では、最小フレ
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
１を表すので、入力端子Ｂと出力端子Ｙとが電気的に接
続され、カウンタ６３０１から出力された２を表すデー
タＬＭＶｘが入力端子Ｂを通して入力され、出力端子を
通して出力される。
ームディストーション検出ユニット６１００の比較器６
１０３から出力されたデータＭｉｎが入力端子Ｓを通し
て入力され、フリップフロップ６３０３から出力された
０を表すデータＬＭＶｘ（Ｍｘ）が入力端子Ａを通して
入力され、カウンタ６３０１から出力されたデータが入
力端子Ｂを通して入力される。ここで、セレクタ６３０
２では、入力端子Ｓを通して入力されたデータＭｉｎが
１を表すので、入力端子Ｂと出力端子Ｙとが電気的に接
続され、カウンタ６３０１から出力された２を表すデー
タＬＭＶｘが入力端子Ｂを通して入力され、出力端子を
通して出力される。
【０３８６】また、フリップフロップ６３０３から出力
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
された０を表すデータＬＭＶｘ（Ｍｘ）は、換算テーブ
ル６３０４に入力され、次いで、換算テーブル６３０４
では、入力されたデータＬＭＶｘ（Ｍｘ）がフレーム動
きベクトル水平成分ＭＶＦＲｘに換算され、出力端子を
通して出力される。ここで、データＬＭＶｘは０なの
で、−１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
【０３８７】次に、クロックパルス信号ＣＫ１の３１ク
ロック目では、パルス信号ＣＫ２に同期して、再度、フ
レームブロックディストーション算出ユニット５０００
で算出されたＤｉｓ（２，０），Ｄｉｓ（２，１），Ｄ
ｉｓ（２，２）がそれぞれ最小フレームディストーショ
ン検出ユニット６１００の比較器６１０１の入力端子Ｄ
０，Ｄ１，Ｄ２に入力される。
ロック目では、パルス信号ＣＫ２に同期して、再度、フ
レームブロックディストーション算出ユニット５０００
で算出されたＤｉｓ（２，０），Ｄｉｓ（２，１），Ｄ
ｉｓ（２，２）がそれぞれ最小フレームディストーショ
ン検出ユニット６１００の比較器６１０１の入力端子Ｄ
０，Ｄ１，Ｄ２に入力される。
【０３８８】３０クロック目と同様に、最小フレームデ
ィストーション検出ユニット６１００においては、セレ
クタ６１０４から出力されたＤｉｓ（２，１）がフリッ
プフロップ６１０５にラッチされ、セレクタ６１０４で
は、フリップフロップ６１０５にラッチされたＤｉｓ
（２，１）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
ィストーション検出ユニット６１００においては、セレ
クタ６１０４から出力されたＤｉｓ（２，１）がフリッ
プフロップ６１０５にラッチされ、セレクタ６１０４で
は、フリップフロップ６１０５にラッチされたＤｉｓ
（２，１）が入力端子Ａを通して入力され、出力端子Ｙ
を通して出力される。
【０３８９】一方、フレーム動きベクトル垂直成分検出
ユニット６２００においては、同様に、セレクタ６２０
１から出力された１を表すデータＬＭＶｙがフリップフ
ロップ６２０２にラッチされ、セレクタ６２０１では、
フリップフロップ６２０２にラッチされた１を表すデー
タＬＭＶｙ（Ｍｙ）が入力端子Ａを通して入力され、出
力端子Ｙを通して出力される。また、換算テーブル６２
０３では、０がフレーム動きベクトル垂直成分ＭＶＦＲ
ｙとして出力される。
ユニット６２００においては、同様に、セレクタ６２０
１から出力された１を表すデータＬＭＶｙがフリップフ
ロップ６２０２にラッチされ、セレクタ６２０１では、
フリップフロップ６２０２にラッチされた１を表すデー
タＬＭＶｙ（Ｍｙ）が入力端子Ａを通して入力され、出
力端子Ｙを通して出力される。また、換算テーブル６２
０３では、０がフレーム動きベクトル垂直成分ＭＶＦＲ
ｙとして出力される。
【０３９０】さらに、フレーム動きベクトル水平成分検
出ユニット６３００においては、同様に、セレクタ６３
０２から出力された２を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされ、セレクタ６３０２で
は、フリップフロップ６３０３にラッチされた２を表す
データＬＭＶｘが入力端子Ａを通して入力され、出力端
子Ｙを通して出力される。また、換算テーブル６２０３
では、１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
出ユニット６３００においては、同様に、セレクタ６３
０２から出力された２を表すデータＬＭＶｘがフリップ
フロップ６３０３にラッチされ、セレクタ６３０２で
は、フリップフロップ６３０３にラッチされた２を表す
データＬＭＶｘが入力端子Ａを通して入力され、出力端
子Ｙを通して出力される。また、換算テーブル６２０３
では、１がフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
【０３９１】また、クロックパルス信号ＣＫ１の３１ク
ロック目では、最小フレームディストーション検出ユニ
ット６１００のセレクタ付きフリップフロップ６１０
６、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ付きフリップフロップ６２０４およびフレ
ーム動きベクトル水平成分検出ユニット６３００のセレ
クタ付きフリップフロップ６３０５では、パルス信号Ｃ
Ｋ２のダウンエッジに同期して立上がったパルス信号Ｓ
ＭＶ２によって、それぞれのセレクタ４４０１の入力端
子Ｂと出力端子Ｙが電気的に接続される。
ロック目では、最小フレームディストーション検出ユニ
ット６１００のセレクタ付きフリップフロップ６１０
６、フレーム動きベクトル垂直成分検出ユニット６２０
０のセレクタ付きフリップフロップ６２０４およびフレ
ーム動きベクトル水平成分検出ユニット６３００のセレ
クタ付きフリップフロップ６３０５では、パルス信号Ｃ
Ｋ２のダウンエッジに同期して立上がったパルス信号Ｓ
ＭＶ２によって、それぞれのセレクタ４４０１の入力端
子Ｂと出力端子Ｙが電気的に接続される。
【０３９２】次に、クロックパルス信号ＣＫ１の３２ク
ロック目では、最小フレームディストーション検出ユニ
ット６１００のセレクタ付きフリップフロップ６１０６
においては、フリップフロップ６１０５に保持されたＤ
ｉｓ（２，１）がフリップフロップ４４０２にラッチさ
れ、出力端子Ｏを通して最小フレームブロックディスト
ーションとして出力される。
ロック目では、最小フレームディストーション検出ユニ
ット６１００のセレクタ付きフリップフロップ６１０６
においては、フリップフロップ６１０５に保持されたＤ
ｉｓ（２，１）がフリップフロップ４４０２にラッチさ
れ、出力端子Ｏを通して最小フレームブロックディスト
ーションとして出力される。
【０３９３】同時に、フレーム動きベクトル垂直成分検
出ユニット６２００のセレクタ付きフリップフロップ６
２０４おいては、換算テーブル６２０３から出力された
０を表すフレーム動きベクトル垂直成分ＭＶＦＲｙがフ
リップフロップ４４０２にラッチされ、出力端子Ｏを通
してフレーム動きベクトル垂直成分ＭＶＦＲｙとして出
力される。
出ユニット６２００のセレクタ付きフリップフロップ６
２０４おいては、換算テーブル６２０３から出力された
０を表すフレーム動きベクトル垂直成分ＭＶＦＲｙがフ
リップフロップ４４０２にラッチされ、出力端子Ｏを通
してフレーム動きベクトル垂直成分ＭＶＦＲｙとして出
力される。
【０３９４】同時に、フィールド動きベクトル水平成分
検出ユニット６３００のセレクタ付きフリップフロップ
６３０５においては、換算テーブル６３０４から出力さ
れた１を表すフィールド動きベクトル水平成分ＭＶＦＲ
ｘがフリップフロップ４４０２にラッチされ、出力端子
Ｏを通してフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
検出ユニット６３００のセレクタ付きフリップフロップ
６３０５においては、換算テーブル６３０４から出力さ
れた１を表すフィールド動きベクトル水平成分ＭＶＦＲ
ｘがフリップフロップ４４０２にラッチされ、出力端子
Ｏを通してフレーム動きベクトル水平成分ＭＶＦＲｘと
して出力される。
【０３９５】すなわち、現画像フレームブロック２００
に対する最小フレームブロックディストーションＤｉｓ
（２，１）およびフレーム動きベクトルＭＶＦＲ（１，
０）が求められたことになる。次に、２２クロック目以
降のフィールドブロックディストーション算出ユニット
３０００の動作を説明する。
に対する最小フレームブロックディストーションＤｉｓ
（２，１）およびフレーム動きベクトルＭＶＦＲ（１，
０）が求められたことになる。次に、２２クロック目以
降のフィールドブロックディストーション算出ユニット
３０００の動作を説明する。
【０３９６】クロックパルス信号ＣＫ１の２２クロック
目では、図４１に示すように、１列目の各プロセッサエ
レメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の
それぞれの第２フリップフロップ３６０３に初めて画素
データｃ（ｘ＋２，ｙ）がラッチされ、同時に、現画像
ブロックデータ出力ユニット１０００から各プロセッサ
エレメントＰＥ（ｘ，ｙ）に画素データａ（２，０）が
転送される。
目では、図４１に示すように、１列目の各プロセッサエ
レメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の
それぞれの第２フリップフロップ３６０３に初めて画素
データｃ（ｘ＋２，ｙ）がラッチされ、同時に、現画像
ブロックデータ出力ユニット１０００から各プロセッサ
エレメントＰＥ（ｘ，ｙ）に画素データａ（２，０）が
転送される。
【０３９７】ここで、図４１に注目すると、各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、図４２に示すよう
に、とサーチウィンドウ４００に対して水平方向に２画
素分シフトしたサーチウィンドウ４０１の画素データｃ
（ｘ＋２，ｙ）がそれぞれ第２フリップフロップ３６０
３に転送されている。また、画素データａ（２，０）
は、現画像フレームブロック２００に対して水平方向に
隣接する現画像フレームブロック２０１の最初の画素デ
ータである。
サエレメントＰＥ（ｘ，ｙ）では、図４２に示すよう
に、とサーチウィンドウ４００に対して水平方向に２画
素分シフトしたサーチウィンドウ４０１の画素データｃ
（ｘ＋２，ｙ）がそれぞれ第２フリップフロップ３６０
３に転送されている。また、画素データａ（２，０）
は、現画像フレームブロック２００に対して水平方向に
隣接する現画像フレームブロック２０１の最初の画素デ
ータである。
【０３９８】すなわち、２２クロック目以降は、図４２
に示された現画像フレームブロック２０１の画素データ
が現画像ブロックデータ出力ユニット１０００から順次
出力され、サーチウィンドウ４０１の画素データのう
ち、サーチウィンドウ４００の画素データと共通する画
素データを除いた残りの画素データがサーチウィンドウ
データ出力ユニット２０００から列毎に順次出力され、
１４クロック目〜２１クロック目と同様に８クロック毎
に水平方向に隣接する現画像フレームブロックに対応す
る第１フィールドブロックディストーションおよび第２
フィールドブロックディストーションが順次求められる
ことになる。
に示された現画像フレームブロック２０１の画素データ
が現画像ブロックデータ出力ユニット１０００から順次
出力され、サーチウィンドウ４０１の画素データのう
ち、サーチウィンドウ４００の画素データと共通する画
素データを除いた残りの画素データがサーチウィンドウ
データ出力ユニット２０００から列毎に順次出力され、
１４クロック目〜２１クロック目と同様に８クロック毎
に水平方向に隣接する現画像フレームブロックに対応す
る第１フィールドブロックディストーションおよび第２
フィールドブロックディストーションが順次求められる
ことになる。
【０３９９】また、図４３に示すように、フィールドブ
ロック特定ユニット４０００では、ディストーション算
出ユニット３０００で算出された第１フィールドブロッ
クディストーションおよび第２フィールドブロックディ
ストーションがそれぞれ８クロック毎に入力され、第１
フィールド動きベクトルＭＶＦｉ１および第２フィール
ド動きベクトルＭＶＦｉ２が特定される。
ロック特定ユニット４０００では、ディストーション算
出ユニット３０００で算出された第１フィールドブロッ
クディストーションおよび第２フィールドブロックディ
ストーションがそれぞれ８クロック毎に入力され、第１
フィールド動きベクトルＭＶＦｉ１および第２フィール
ド動きベクトルＭＶＦｉ２が特定される。
【０４００】さらに、フレームブロックディストーショ
ン算出ユニット５０００では、８クロック毎にフレーム
ブロックディストーションが算出され、フレームブロッ
ク特定ユニットでは、８クロック毎にフレーム動きベク
トルＭＶＦＲが特定される。すなわち、第１および第２
フィールドブロックディストーション算出処理、第１お
よび第２フィールド動きベクトルＭＶＦｉ１，ＭＶＦｉ
２特定処理、フレームブロックディストーション算出処
理、並びに、フレーム動きベクトルＭＶＦＲ特定処理の
パイプライン化が実現されている。
ン算出ユニット５０００では、８クロック毎にフレーム
ブロックディストーションが算出され、フレームブロッ
ク特定ユニットでは、８クロック毎にフレーム動きベク
トルＭＶＦＲが特定される。すなわち、第１および第２
フィールドブロックディストーション算出処理、第１お
よび第２フィールド動きベクトルＭＶＦｉ１，ＭＶＦｉ
２特定処理、フレームブロックディストーション算出処
理、並びに、フレーム動きベクトルＭＶＦＲ特定処理の
パイプライン化が実現されている。
【０４０１】なお、上記実施例では、現画像フレームブ
ロック２００を４行２列の画素からなるとしたため、ク
ロックパルス信号ＣＫ１の８パルス毎に動きベクトルが
求められることになるが、図４４および図４５に示すよ
うに、現画像フレームブロック２００を（Ｎ×２）行Ｍ
列の画素からなる現画像フレームブロック２０２で表
し、サーチウィンドウ４００を（Ｈ×２）行Ｌ列の画素
からなるサーチウィンドウ４０２で表した場合には、水
平方向に隣接した現画像フレームブロックとこの現画像
フレームブロックに対応するＭ画素分水平方向にシフト
したサーチウィンドウから求められる動きベクトルは、
クロックパルス信号ＣＫ１の Ｍ×Ｎ×２ クロックを１サイクルとして順次求められることにな
る。
ロック２００を４行２列の画素からなるとしたため、ク
ロックパルス信号ＣＫ１の８パルス毎に動きベクトルが
求められることになるが、図４４および図４５に示すよ
うに、現画像フレームブロック２００を（Ｎ×２）行Ｍ
列の画素からなる現画像フレームブロック２０２で表
し、サーチウィンドウ４００を（Ｈ×２）行Ｌ列の画素
からなるサーチウィンドウ４０２で表した場合には、水
平方向に隣接した現画像フレームブロックとこの現画像
フレームブロックに対応するＭ画素分水平方向にシフト
したサーチウィンドウから求められる動きベクトルは、
クロックパルス信号ＣＫ１の Ｍ×Ｎ×２ クロックを１サイクルとして順次求められることにな
る。
【０４０２】また、上記実施例のフィールドブロックデ
ィストーション算出ユニット３０００の第１サイドレジ
スタグループ３３００は、列毎に一つの第１サイドレジ
スタＳＲ（ｘ，ｙ）によって構成され、第２サイドレジ
スタグループ３４００は、列毎に一つの第２サイドレジ
スタＳＲ（ｘ，ｙ）によって構成されているが、現画像
フレームブロック２００を（Ｎ×２）行Ｍ列の画素から
なる現画像フレームブロック２０２で表し、サーチウィ
ンドウ４００を（Ｈ×２）行Ｌ列の画素からなるサーチ
ウィンドウ４０２で表した場合には、図４６に示すよう
に、第１サイドレジスタグループ３３０１は、列毎に互
いに直列に電気的に接続された（Ｎ−１）個の第１サイ
ドレジスタＳＲ（ｘ，ｙ）によって構成され、第２サイ
ドレジスタグループ３４０１は、列毎にそれぞれ互いに
直列に電気的に接続された（Ｎ−１）個の第２サイドレ
ジスタＳＲ（ｘ，ｙ）によって構成される。また、それ
ぞれの第１および第２サイドレジスタＳＲ（ｘ，ｙ）
は、それぞれ隣接する同行の第１および第２サイドレジ
スタＳＲ（ｘ，ｙ）と電気的に接続される。 （実施例２）図４７〜図６８は本発明に係る実施例２の
動きベクトル探索装置を示す図である。本実施例では、
本発明の特徴部分を具体的に説明する。
ィストーション算出ユニット３０００の第１サイドレジ
スタグループ３３００は、列毎に一つの第１サイドレジ
スタＳＲ（ｘ，ｙ）によって構成され、第２サイドレジ
スタグループ３４００は、列毎に一つの第２サイドレジ
スタＳＲ（ｘ，ｙ）によって構成されているが、現画像
フレームブロック２００を（Ｎ×２）行Ｍ列の画素から
なる現画像フレームブロック２０２で表し、サーチウィ
ンドウ４００を（Ｈ×２）行Ｌ列の画素からなるサーチ
ウィンドウ４０２で表した場合には、図４６に示すよう
に、第１サイドレジスタグループ３３０１は、列毎に互
いに直列に電気的に接続された（Ｎ−１）個の第１サイ
ドレジスタＳＲ（ｘ，ｙ）によって構成され、第２サイ
ドレジスタグループ３４０１は、列毎にそれぞれ互いに
直列に電気的に接続された（Ｎ−１）個の第２サイドレ
ジスタＳＲ（ｘ，ｙ）によって構成される。また、それ
ぞれの第１および第２サイドレジスタＳＲ（ｘ，ｙ）
は、それぞれ隣接する同行の第１および第２サイドレジ
スタＳＲ（ｘ，ｙ）と電気的に接続される。 （実施例２）図４７〜図６８は本発明に係る実施例２の
動きベクトル探索装置を示す図である。本実施例では、
本発明の特徴部分を具体的に説明する。
【０４０３】図４７に示すように、動きベクトル探索装
置は、現画像ブロックデータ出力ユニット１０１０、サ
ーチウィンドウデータ出力ユニット２０１０、フィール
ドブロックディストーション算出ユニット３０１０、フ
ィールドブロック特定ユニット４０００、フレームブロ
ックディストーション算出ユニット５０００、フレーム
ブロック特定ユニット６０００および信号出力ユニット
７０１０から構成されている。
置は、現画像ブロックデータ出力ユニット１０１０、サ
ーチウィンドウデータ出力ユニット２０１０、フィール
ドブロックディストーション算出ユニット３０１０、フ
ィールドブロック特定ユニット４０００、フレームブロ
ックディストーション算出ユニット５０００、フレーム
ブロック特定ユニット６０００および信号出力ユニット
７０１０から構成されている。
【０４０４】ここで、フィールドブロック特定ユニット
４０００、フレームブロックディストーション算出ユニ
ット５０００およびフレームブロック特定ユニット６０
００は、実施例１と同じユニットである。現画像ブロッ
クデータ出力ユニット１０１０は、実施例１と同様に、
出力端子Ｒを有し、図４８に示すように、現画像１００
を部分的に構成する一つの現画像フレームブロック２１
０の画素データを画素毎に出力端子Ｒを通してフィール
ドブロックディストーション算出ユニット３０１０に出
力する。
４０００、フレームブロックディストーション算出ユニ
ット５０００およびフレームブロック特定ユニット６０
００は、実施例１と同じユニットである。現画像ブロッ
クデータ出力ユニット１０１０は、実施例１と同様に、
出力端子Ｒを有し、図４８に示すように、現画像１００
を部分的に構成する一つの現画像フレームブロック２１
０の画素データを画素毎に出力端子Ｒを通してフィール
ドブロックディストーション算出ユニット３０１０に出
力する。
【０４０５】また、現画像フレームブロック２１０は、
実施例１と同様に、現画像フレームブロック２１０が４
行２列の画素データによって構成されるものとし、第１
フィールドブロックを２行２列の画素データ a(0,0),a(0,1),a(1,0),a(1,1) によって表し、第２フィールドブロックを２行２列の画
素データ b(0,0),b(0,1),b(1,0),b(1,1) によって表す。
実施例１と同様に、現画像フレームブロック２１０が４
行２列の画素データによって構成されるものとし、第１
フィールドブロックを２行２列の画素データ a(0,0),a(0,1),a(1,0),a(1,1) によって表し、第２フィールドブロックを２行２列の画
素データ b(0,0),b(0,1),b(1,0),b(1,1) によって表す。
【０４０６】サーチウィンドウデータ出力ユニット２０
１０は、出力端子Ｓ０，Ｓ１，Ｓ２を有し、図４８に示
された前符号化画像３００上のサーチウィンドウ４１０
内の画素データを画素毎にそれぞれの端子を通してフィ
ールドブロックディストーション算出ユニット３０１０
に出力する。ここで、サーチウィンドウ４１０は、図４
８に示すように、現画像フレームブロック２１０に対し
て水平方向に−２〜＋２画素、垂直方向に−４〜＋４画
素広げた１２行６列の画素データから構成されるものと
し、第１フィールドを６行６列の画素データ e(0,0),e(1,0),e(2,0),e(3,0),e(4,0),e(5,0) ,e(0,1),e(1,1),e(2,1),e(3,1),e(4,1),e(5,1) ,e(0,2),e(1,2),e(2,2),e(3,2),e(4,2),e(5,2) ,e(0,3),e(1,3),e(2,3),e(3,3),e(4,3),e(5,3) ,e(0,4),e(1,4),e(2,4),e(3,4),e(4,4),e(5,4) ,e(0,5),e(1,5),e(2,5),e(3,5),e(4,5),e(5,5) によって表し、第２フィールドを６行６列の画素データ f(0,0),f(1,0),f(2,0),f(3,0),f(4,0),f(5,0) ,f(0,1),f(1,1),f(2,1),f(3,1),f(4,1),f(5,1) ,f(0,2),f(1,2),f(2,2),f(3,2),f(4,2),f(5,2) ,f(0,3),f(1,3),f(2,3),f(3,3),f(4,3),f(5,3) ,f(0,4),f(1,4),f(2,4),f(3,4),f(4,4),f(5,4) ,f(0,5),f(1,5),f(2,5),f(3,5),f(4,5),f(5,5) によって表す。
１０は、出力端子Ｓ０，Ｓ１，Ｓ２を有し、図４８に示
された前符号化画像３００上のサーチウィンドウ４１０
内の画素データを画素毎にそれぞれの端子を通してフィ
ールドブロックディストーション算出ユニット３０１０
に出力する。ここで、サーチウィンドウ４１０は、図４
８に示すように、現画像フレームブロック２１０に対し
て水平方向に−２〜＋２画素、垂直方向に−４〜＋４画
素広げた１２行６列の画素データから構成されるものと
し、第１フィールドを６行６列の画素データ e(0,0),e(1,0),e(2,0),e(3,0),e(4,0),e(5,0) ,e(0,1),e(1,1),e(2,1),e(3,1),e(4,1),e(5,1) ,e(0,2),e(1,2),e(2,2),e(3,2),e(4,2),e(5,2) ,e(0,3),e(1,3),e(2,3),e(3,3),e(4,3),e(5,3) ,e(0,4),e(1,4),e(2,4),e(3,4),e(4,4),e(5,4) ,e(0,5),e(1,5),e(2,5),e(3,5),e(4,5),e(5,5) によって表し、第２フィールドを６行６列の画素データ f(0,0),f(1,0),f(2,0),f(3,0),f(4,0),f(5,0) ,f(0,1),f(1,1),f(2,1),f(3,1),f(4,1),f(5,1) ,f(0,2),f(1,2),f(2,2),f(3,2),f(4,2),f(5,2) ,f(0,3),f(1,3),f(2,3),f(3,3),f(4,3),f(5,3) ,f(0,4),f(1,4),f(2,4),f(3,4),f(4,4),f(5,4) ,f(0,5),f(1,5),f(2,5),f(3,5),f(4,5),f(5,5) によって表す。
【０４０７】フィールドブロックディストーション算出
ユニット３０１０は、図４７に示された９個のプロセッ
サエレメントＰＥにおいて、実施例１と同様に、サーチ
ウィンドウ４１０内の画素データと現画像フレームブロ
ック２１０の画素データに基づいて９個の第１フィール
ドブロックディストーションおよび９個の第２フィール
ドブロックディストーションを時分割で算出する。
ユニット３０１０は、図４７に示された９個のプロセッ
サエレメントＰＥにおいて、実施例１と同様に、サーチ
ウィンドウ４１０内の画素データと現画像フレームブロ
ック２１０の画素データに基づいて９個の第１フィール
ドブロックディストーションおよび９個の第２フィール
ドブロックディストーションを時分割で算出する。
【０４０８】信号出力ユニット７０１０は、現画像ブロ
ックデータ出力ユニット１０１０、サーチウィンドウデ
ータ出力ユニット２０１０、フィールドブロックディス
トーション算出ユニット３０１０、フィールドブロック
特定ユニット４０００、フレームブロックディストーシ
ョン算出ユニット５０００およびフレームブロック特定
ユニット６０００の動作を制御する。
ックデータ出力ユニット１０１０、サーチウィンドウデ
ータ出力ユニット２０１０、フィールドブロックディス
トーション算出ユニット３０１０、フィールドブロック
特定ユニット４０００、フレームブロックディストーシ
ョン算出ユニット５０００およびフレームブロック特定
ユニット６０００の動作を制御する。
【０４０９】本実施例２の動きベクトル探索装置は、現
画像第１フィールドブロックの画素データとサーチウィ
ンドウ４１０内の９個の第１フィールド候補ブロックの
画素データに基づいて９個の第１フィールドブロックデ
ィストーションを算出するとともに、現画像第２フィー
ルドブロックの画素データとサーチウィンドウ４１０内
の９個の第２フィールド候補ブロックの画素データに基
づいて第２フィールドブロックディストーションを算出
し、次いで、算出された各第１フィールドブロックディ
ストーションと各第２フィールドブロックディストーシ
ョンを加算して、現画像フレームブロック２１０の画素
データとサーチウィンドウ４１０内の９個のフレーム候
補ブロック５００の画素データとの間のフレームディス
トーションを算出し、それぞれ実施例１の全点探索法に
対して簡略的な探索方法で第１フィールド動きベクトル
ＭＶＦｉ１、第２フィールド動きベクトルＭＶＦｉ２お
よびフレーム動きベクトルＭＶＦＲを求めるものであ
る。
画像第１フィールドブロックの画素データとサーチウィ
ンドウ４１０内の９個の第１フィールド候補ブロックの
画素データに基づいて９個の第１フィールドブロックデ
ィストーションを算出するとともに、現画像第２フィー
ルドブロックの画素データとサーチウィンドウ４１０内
の９個の第２フィールド候補ブロックの画素データに基
づいて第２フィールドブロックディストーションを算出
し、次いで、算出された各第１フィールドブロックディ
ストーションと各第２フィールドブロックディストーシ
ョンを加算して、現画像フレームブロック２１０の画素
データとサーチウィンドウ４１０内の９個のフレーム候
補ブロック５００の画素データとの間のフレームディス
トーションを算出し、それぞれ実施例１の全点探索法に
対して簡略的な探索方法で第１フィールド動きベクトル
ＭＶＦｉ１、第２フィールド動きベクトルＭＶＦｉ２お
よびフレーム動きベクトルＭＶＦＲを求めるものであ
る。
【０４１０】次に、信号出力ユニット７０１０について
説明する。図４９に示すように、信号出力ユニット７０
１０は、出力端子Ｐ１〜Ｐ１０を有し、これらの出力端
子Ｐ１〜Ｐ１０から出力されるそれぞれの信号によって
上記各ユニットを制御する。また、これらの信号は、２
値のパルス信号であり、ローレベルのときは０を表し、
ハイレベルのときは１を表す。以下、図５０〜図５３に
示されたタイムチャートに基づいてこれらの信号を説明
する。
説明する。図４９に示すように、信号出力ユニット７０
１０は、出力端子Ｐ１〜Ｐ１０を有し、これらの出力端
子Ｐ１〜Ｐ１０から出力されるそれぞれの信号によって
上記各ユニットを制御する。また、これらの信号は、２
値のパルス信号であり、ローレベルのときは０を表し、
ハイレベルのときは１を表す。以下、図５０〜図５３に
示されたタイムチャートに基づいてこれらの信号を説明
する。
【０４１１】ここで、図５０および図５１に示されたＲ
は、現画像ブロックデータ出力ユニット１０１０から出
力端子Ｒを通して出力された現画像フレームブロック２
１０の画素データを示し、Ｓ０，Ｓ１およびＳ２は、サ
ーチウィンドウデータ出力ユニット２０１０から出力端
子Ｓ０，Ｓ１およびＳ２を通して出力されたそれぞれの
サーチウィンドウ４１０の画素データを示す。
は、現画像ブロックデータ出力ユニット１０１０から出
力端子Ｒを通して出力された現画像フレームブロック２
１０の画素データを示し、Ｓ０，Ｓ１およびＳ２は、サ
ーチウィンドウデータ出力ユニット２０１０から出力端
子Ｓ０，Ｓ１およびＳ２を通して出力されたそれぞれの
サーチウィンドウ４１０の画素データを示す。
【０４１２】出力端子Ｐ１から出力されるクロックパル
ス信号ＣＫ１は、周期の１／２のパルス幅をもつ信号で
あり、現画像ブロックデータ出力ユニット１０１０、サ
ーチウィンドウデータ出力ユニット２０１０およびフィ
ールドブロックディストーション算出ユニット３０１０
に出力される。現画像ブロックデータ出力ユニット１０
１０およびサーチウィンドウデータ出力ユニット２０１
０は、このクロックパルス信号ＣＫ１のダウンエッジに
同期してフィールドブロックディストーション算出ユニ
ット３０１０にそれぞれの画素データを出力する。ま
た、フィールドブロックディストーション算出ユニット
３０１０は、このクロックパルス信号ＣＫ１の立ち上り
に同期して現画像ブロックデータ出力ユニット１０１０
およびサーチウィンドウデータ出力ユニット２０１０か
ら出力された画素データを入力する。
ス信号ＣＫ１は、周期の１／２のパルス幅をもつ信号で
あり、現画像ブロックデータ出力ユニット１０１０、サ
ーチウィンドウデータ出力ユニット２０１０およびフィ
ールドブロックディストーション算出ユニット３０１０
に出力される。現画像ブロックデータ出力ユニット１０
１０およびサーチウィンドウデータ出力ユニット２０１
０は、このクロックパルス信号ＣＫ１のダウンエッジに
同期してフィールドブロックディストーション算出ユニ
ット３０１０にそれぞれの画素データを出力する。ま
た、フィールドブロックディストーション算出ユニット
３０１０は、このクロックパルス信号ＣＫ１の立ち上り
に同期して現画像ブロックデータ出力ユニット１０１０
およびサーチウィンドウデータ出力ユニット２０１０か
ら出力された画素データを入力する。
【０４１３】また、図５０に示すように、サーチウィン
ドウデータ出力ユニット２０１０から出力された最初の
画素データがフィールドブロックディストーション算出
ユニット３０１０に入力されるクロックパルス信号ＣＫ
１のパルスを１クロック目（Ｃ１）として数えることに
する。出力端子Ｐ２から出力されるパルス信号ＣＫ２
は、クロックパルス信号ＣＫ１と同じ動作を行う信号で
あり、フィールドブロックディストーション算出ユニッ
ト３０１０、フィールドブロック特定ユニット４００
０、フレームブロックディストーション算出ユニット５
０００およびフレームブロック特定ユニット６０００に
出力される。
ドウデータ出力ユニット２０１０から出力された最初の
画素データがフィールドブロックディストーション算出
ユニット３０１０に入力されるクロックパルス信号ＣＫ
１のパルスを１クロック目（Ｃ１）として数えることに
する。出力端子Ｐ２から出力されるパルス信号ＣＫ２
は、クロックパルス信号ＣＫ１と同じ動作を行う信号で
あり、フィールドブロックディストーション算出ユニッ
ト３０１０、フィールドブロック特定ユニット４００
０、フレームブロックディストーション算出ユニット５
０００およびフレームブロック特定ユニット６０００に
出力される。
【０４１４】出力端子Ｐ３から出力されるパルス信号Ｓ
Ｕは、クロックパルス信号ＣＫ１の８倍の周期、８倍の
パルス幅をもち、クロックパルス信号ＣＫ１の４クロッ
ク目（Ｃ４）のダウンエッジに同期してローレベルから
ハイレベルに立ち上がるように出力され、以後クロック
パルス信号ＣＫ１の８パルス毎に出力される。パルス信
号ＳＵは、フィールドブロックディストーション算出ユ
ニット３０１０に出力される。
Ｕは、クロックパルス信号ＣＫ１の８倍の周期、８倍の
パルス幅をもち、クロックパルス信号ＣＫ１の４クロッ
ク目（Ｃ４）のダウンエッジに同期してローレベルから
ハイレベルに立ち上がるように出力され、以後クロック
パルス信号ＣＫ１の８パルス毎に出力される。パルス信
号ＳＵは、フィールドブロックディストーション算出ユ
ニット３０１０に出力される。
【０４１５】出力端子Ｐ４から出力されるパルス信号Ｓ
Ｌは、クロックパルス信号ＣＫ１の４倍の周期、４倍の
パルス幅をもち、パルス信号ＳＬは、初期状態がハイレ
ベルであり、クロックパルス信号ＣＫ１の２クロック目
（Ｃ２）のダウンエッジに同期してハイレベルからロー
レベルにダウンし、クロックパルス信号ＣＫ１の４クロ
ック目（Ｃ４）のダウンエッジに同期してローレベルか
らハイレベルに立ち上がるように出力され、以後クロッ
クパルス信号ＣＫ１の４パルス毎に出力される。パルス
信号ＳＬは、フィールドブロックディストーション算出
ユニット３０１０に出力される。
Ｌは、クロックパルス信号ＣＫ１の４倍の周期、４倍の
パルス幅をもち、パルス信号ＳＬは、初期状態がハイレ
ベルであり、クロックパルス信号ＣＫ１の２クロック目
（Ｃ２）のダウンエッジに同期してハイレベルからロー
レベルにダウンし、クロックパルス信号ＣＫ１の４クロ
ック目（Ｃ４）のダウンエッジに同期してローレベルか
らハイレベルに立ち上がるように出力され、以後クロッ
クパルス信号ＣＫ１の４パルス毎に出力される。パルス
信号ＳＬは、フィールドブロックディストーション算出
ユニット３０１０に出力される。
【０４１６】出力端子Ｐ５から出力されるパルス信号Ｌ
Ｄ１は、クロックパルス信号ＣＫ１のパルス幅の４倍の
パルス幅をもち、クロックパルス信号ＣＫ１の２２クロ
ック目（Ｃ２２）のダウンエッジに同期して出力され、
以後クロックパルス信号ＣＫ１の８パルス毎に出力され
る。パルス信号ＬＤ１は、フィールドブロックディスト
ーション算出ユニット３０１０およびフィールドブロッ
ク特定ユニット４０００に出力される。
Ｄ１は、クロックパルス信号ＣＫ１のパルス幅の４倍の
パルス幅をもち、クロックパルス信号ＣＫ１の２２クロ
ック目（Ｃ２２）のダウンエッジに同期して出力され、
以後クロックパルス信号ＣＫ１の８パルス毎に出力され
る。パルス信号ＬＤ１は、フィールドブロックディスト
ーション算出ユニット３０１０およびフィールドブロッ
ク特定ユニット４０００に出力される。
【０４１７】出力端子Ｐ６から出力されるパルス信号Ｌ
Ｄ２は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の３２クロック目（Ｃ
３２）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ１の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ２は、フィールドブロック特定ユニット４０００お
よびフレームブロック特定ユニット６０００に出力され
る。
Ｄ２は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の３２クロック目（Ｃ
３２）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ１の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ２は、フィールドブロック特定ユニット４０００お
よびフレームブロック特定ユニット６０００に出力され
る。
【０４１８】出力端子Ｐ７から出力されるパルス信号Ｌ
Ｄ３は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の３４クロック目（Ｃ
３４）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ２の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ３は、フレームブロック特定ユニット６０００に出
力される。
Ｄ３は、パルス信号ＬＤ１のパルス幅と同じパルス幅を
もち、クロックパルス信号ＣＫ１の３４クロック目（Ｃ
３４）のダウンエッジに同期して出力され、以後クロッ
クパルス信号ＣＫ１の８パルス毎にパルス信号ＬＤ２の
ダウンエッジに同期するように出力される。パルス信号
ＬＤ３は、フレームブロック特定ユニット６０００に出
力される。
【０４１９】出力端子Ｐ８から出力されるパルス信号Ｃ
ＴＥは、クロックパルス信号ＣＫ１の２倍の周期、２倍
のパルス幅をもち、パルス信号ＣＴＥは、クロックパル
ス信号ＣＫ１の１クロック目（Ｃ１）のダウンエッジに
同期してローレベルからハイレベルに立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の２パルス毎
に出力される。パルス信号ＣＴＥは、フィールドブロッ
ク特定ユニット４０００、フレームブロックディストー
ション算出ユニット５０００およびフレームブロック特
定ユニット６０００に出力される。
ＴＥは、クロックパルス信号ＣＫ１の２倍の周期、２倍
のパルス幅をもち、パルス信号ＣＴＥは、クロックパル
ス信号ＣＫ１の１クロック目（Ｃ１）のダウンエッジに
同期してローレベルからハイレベルに立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の２パルス毎
に出力される。パルス信号ＣＴＥは、フィールドブロッ
ク特定ユニット４０００、フレームブロックディストー
ション算出ユニット５０００およびフレームブロック特
定ユニット６０００に出力される。
【０４２０】出力端子Ｐ９から出力されるパルス信号Ｓ
ＭＶ１は、クロックパルス信号ＣＫ１の２倍のパルス幅
をもち、パルス信号ＳＭＶ１は、クロックパルス信号Ｃ
Ｋ１の３８クロック目（Ｃ３８）のダウンエッジに同期
して立ち上がるように出力され、以後クロックパルス信
号ＣＫ１の８パルス毎に出力される。パルス信号ＳＭＶ
１は、フィールドブロック特定ユニット４０００に出力
される。
ＭＶ１は、クロックパルス信号ＣＫ１の２倍のパルス幅
をもち、パルス信号ＳＭＶ１は、クロックパルス信号Ｃ
Ｋ１の３８クロック目（Ｃ３８）のダウンエッジに同期
して立ち上がるように出力され、以後クロックパルス信
号ＣＫ１の８パルス毎に出力される。パルス信号ＳＭＶ
１は、フィールドブロック特定ユニット４０００に出力
される。
【０４２１】出力端子Ｐ１０から出力されるパルス信号
ＳＭＶ２は、クロックパルス信号ＣＫ１の２倍のパルス
幅をもち、クロックパルス信号ＣＫ１の３９クロック目
（Ｃ３９）のダウンエッジに同期して立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の８パルス毎
にパルス信号ＳＭＶ１のダウンエッジに同期するように
出力される。パルス信号ＳＭＶ２は、フィールドブロッ
ク特定ユニット４０００およびフレームブロック特定ユ
ニット６０００に出力される。
ＳＭＶ２は、クロックパルス信号ＣＫ１の２倍のパルス
幅をもち、クロックパルス信号ＣＫ１の３９クロック目
（Ｃ３９）のダウンエッジに同期して立ち上がるように
出力され、以後クロックパルス信号ＣＫ１の８パルス毎
にパルス信号ＳＭＶ１のダウンエッジに同期するように
出力される。パルス信号ＳＭＶ２は、フィールドブロッ
ク特定ユニット４０００およびフレームブロック特定ユ
ニット６０００に出力される。
【０４２２】また、図５０および図５１に示すように、
現画像ブロックデータ出力ユニット１０１０は、クロッ
クパルス信号ＣＫ１の２１クロック目（Ｃ２１）のダウ
ンエッジから１パルス毎にそれぞれのパルスのダウンエ
ッジに同期して現画像フレームブロック２１０の画素デ
ータを a(0,0),b(0,0),a(0,1),b(0,1) ,a(1,1),b(1,1),a(1,0),b(1,0) の順に出力する。
現画像ブロックデータ出力ユニット１０１０は、クロッ
クパルス信号ＣＫ１の２１クロック目（Ｃ２１）のダウ
ンエッジから１パルス毎にそれぞれのパルスのダウンエ
ッジに同期して現画像フレームブロック２１０の画素デ
ータを a(0,0),b(0,0),a(0,1),b(0,1) ,a(1,1),b(1,1),a(1,0),b(1,0) の順に出力する。
【０４２３】また、サーチウィンドウデータ出力ユニッ
ト２０１０は、クロックパルス信号ＣＫ１の１パルス毎
にそれぞれのパルスのダウンエッジに同期して出力端子
Ｓ０，Ｓ１およびＳ２から出力される。すなわち、サー
チウィンドウ４１０の画素データは、出力端子Ｓ０から e(0,1),f(0,1),e(0,0),f(0,0) ,e(1,0),f(1,0),e(1,1),f(1,1) ,e(2,1),f(2,1),e(2,0),f(2,0) ,e(3,0),f(3,0),e(3,1),f(3,1),・・・ の順に出力され、同時に、出力端子Ｓ１から e(0,3),f(0,3),e(0,2),f(0,2) ,e(1,2),f(1,2),e(1,3),f(1,3) ,e(2,3),f(2,3),e(2,2),f(2,2) ,e(3,2),f(3,2),e(3,3),f(3,3),・・・ の順に出力され、同時に、出力端子Ｓ２から e(0,5),f(0,5),e(0,4),f(0,4) ,e(1,4),f(1,4),e(1,5),f(1,5) ,e(2,5),f(2,5),e(2,4),f(2,4) ,e(3,4),f(3,4),e(3,5),f(3,5),・・・ の順に出力される。
ト２０１０は、クロックパルス信号ＣＫ１の１パルス毎
にそれぞれのパルスのダウンエッジに同期して出力端子
Ｓ０，Ｓ１およびＳ２から出力される。すなわち、サー
チウィンドウ４１０の画素データは、出力端子Ｓ０から e(0,1),f(0,1),e(0,0),f(0,0) ,e(1,0),f(1,0),e(1,1),f(1,1) ,e(2,1),f(2,1),e(2,0),f(2,0) ,e(3,0),f(3,0),e(3,1),f(3,1),・・・ の順に出力され、同時に、出力端子Ｓ１から e(0,3),f(0,3),e(0,2),f(0,2) ,e(1,2),f(1,2),e(1,3),f(1,3) ,e(2,3),f(2,3),e(2,2),f(2,2) ,e(3,2),f(3,2),e(3,3),f(3,3),・・・ の順に出力され、同時に、出力端子Ｓ２から e(0,5),f(0,5),e(0,4),f(0,4) ,e(1,4),f(1,4),e(1,5),f(1,5) ,e(2,5),f(2,5),e(2,4),f(2,4) ,e(3,4),f(3,4),e(3,5),f(3,5),・・・ の順に出力される。
【０４２４】次に、動きベクトル探索装置のさらに具体
的な構成を説明する。フィールドブロックディストーシ
ョン算出ユニット３０１０は、図５４に示すように、２
次元配列プロセッサグループ３１１０、入力レジスタグ
ループ３２１０、第１サイドレジスタグループ３３１
０、第２サイドレジスタグループ３４１０から構成され
ている。
的な構成を説明する。フィールドブロックディストーシ
ョン算出ユニット３０１０は、図５４に示すように、２
次元配列プロセッサグループ３１１０、入力レジスタグ
ループ３２１０、第１サイドレジスタグループ３３１
０、第２サイドレジスタグループ３４１０から構成され
ている。
【０４２５】２次元配列プロセッサグループ３１１０
は、さらに、９個のプロセッサエレメント PE(0,0),PE(2,0),PE(4,0) ,PE(0,2),PE(2,2),PE(4,2) ,PE(0,4),PE(2,4),PE(4,4) および１６個の中間レジスタ IP(1,0),IP(3,0) ,IP(0,1),IP(1,1),IP(2,1),IP(3,1),IP(4,1) ,IP(1,2),IP(3,2) ,IP(0,3),IP(1,3),IP(2,3),IP(3,3),IP(4,3) ,IP(1,4),IP(3,4) から構成され、入力レジスタグループ３２１０は、さら
に、５個の入力レジスタ IR(5,0),IR(5,1),IR(5,2),IR(5,3),IR(5,4) から構成され、第１サイドレジスタグループ３３１０
は、さらに、６個の第１サイドレジスタ SR(0,-1),SR(1,-1),SR(2,-1),SR(3,-1) ,SR(4,-1),SR(5,-1) から構成され、第２サイドレジスタグループ３４１０
は、さらに、６個の第２サイドレジスタ SR(0,5),SR(1,5),SR(2,5),SR(3,5),SR(4,5) ,SR(5,5) から構成されている。
は、さらに、９個のプロセッサエレメント PE(0,0),PE(2,0),PE(4,0) ,PE(0,2),PE(2,2),PE(4,2) ,PE(0,4),PE(2,4),PE(4,4) および１６個の中間レジスタ IP(1,0),IP(3,0) ,IP(0,1),IP(1,1),IP(2,1),IP(3,1),IP(4,1) ,IP(1,2),IP(3,2) ,IP(0,3),IP(1,3),IP(2,3),IP(3,3),IP(4,3) ,IP(1,4),IP(3,4) から構成され、入力レジスタグループ３２１０は、さら
に、５個の入力レジスタ IR(5,0),IR(5,1),IR(5,2),IR(5,3),IR(5,4) から構成され、第１サイドレジスタグループ３３１０
は、さらに、６個の第１サイドレジスタ SR(0,-1),SR(1,-1),SR(2,-1),SR(3,-1) ,SR(4,-1),SR(5,-1) から構成され、第２サイドレジスタグループ３４１０
は、さらに、６個の第２サイドレジスタ SR(0,5),SR(1,5),SR(2,5),SR(3,5),SR(4,5) ,SR(5,5) から構成されている。
【０４２６】ここで、プロセッサエレメントＰＥ（ｘ，
ｙ）、入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）のｘ，ｙは、ＰＥ（０，０）を原点とする各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）の位置を表す。図５４における水平方向の位置が ｘ＝０，１，２，３，４，５ で表され、図５４における垂直方向の位置が、ＰＥ
（０，０）を原点に下方向をプラスとして、 ｙ＝−１，０，１，２，３，４，５ で表されている。
ｙ）、入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジス
タＳＲ（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，
ｙ）のｘ，ｙは、ＰＥ（０，０）を原点とする各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）の位置を表す。図５４における水平方向の位置が ｘ＝０，１，２，３，４，５ で表され、図５４における垂直方向の位置が、ＰＥ
（０，０）を原点に下方向をプラスとして、 ｙ＝−１，０，１，２，３，４，５ で表されている。
【０４２７】各プロセッサエレメントＰＥ（ｘ，ｙ）、
入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジスタＳＲ
（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，ｙ）の
端子配置およびブロック図は、実施例１と同様である。
ただし、入力レジスタＩＲ（５，０）は、サーチウィン
ドウデータ出力ユニット２０１０の出力端子Ｓ０と電気
的に接続され、入力レジスタＩＲ（５，２）は、サーチ
ウィンドウデータ出力ユニット２０１０の出力端子Ｓ１
と電気的に接続され、入力レジスタＩＲ（５，４）は、
サーチウィンドウデータ出力ユニット２０１０の出力端
子Ｓ２と電気的に接続される。
入力レジスタＩＲ（ｘ，ｙ）、第１サイドレジスタＳＲ
（ｘ，ｙ）および第２サイドレジスタＳＲ（ｘ，ｙ）の
端子配置およびブロック図は、実施例１と同様である。
ただし、入力レジスタＩＲ（５，０）は、サーチウィン
ドウデータ出力ユニット２０１０の出力端子Ｓ０と電気
的に接続され、入力レジスタＩＲ（５，２）は、サーチ
ウィンドウデータ出力ユニット２０１０の出力端子Ｓ１
と電気的に接続され、入力レジスタＩＲ（５，４）は、
サーチウィンドウデータ出力ユニット２０１０の出力端
子Ｓ２と電気的に接続される。
【０４２８】次に、中間レジスタＩＰ（ｘ，ｙ）につい
て説明する。中間レジスタＩＰ（ｘ，ｙ）は、サーチウ
ィンドウ４１０の画素データを保持して転送するバッフ
ァであり、全点探索法によりサーチウィンドウ４１０内
に設定可能な２５点のフレーム候補ブロックに対して、
探索点を削減して簡略的な探索を行うために、プロセッ
サエレメントＰＥ（ｘ，ｙ）の代りに設けられる。
て説明する。中間レジスタＩＰ（ｘ，ｙ）は、サーチウ
ィンドウ４１０の画素データを保持して転送するバッフ
ァであり、全点探索法によりサーチウィンドウ４１０内
に設定可能な２５点のフレーム候補ブロックに対して、
探索点を削減して簡略的な探索を行うために、プロセッ
サエレメントＰＥ（ｘ，ｙ）の代りに設けられる。
【０４２９】次に、各中間レジスタＩＰ（ｘ，ｙ）の端
子配置およびブロック図を説明する。図５５に示すよう
に、各中間レジスタＩＰ（ｘ，ｙ）は、入力端子ＹＵ
ｉ，ＹＤｉ，ＹＬｉおよび出力端子ＹＵｏ，ＹＤｏ，Ｙ
Ｌｏを有し、さらに、図４に示された信号出力ユニット
７０１０の出力端子Ｐ１，Ｐ３，Ｐ４に接続された図示
しない入力端子を有している。また、図５６に示すよう
に、各中間レジスタＩＰ（ｘ，ｙ）は、転送方向選択部
３６４０によって構成され、転送方向選択部３６４０
は、セレクタ３６４１、第１フリップフロップ３６４２
および第２フリップフロップ３６４３から構成される。
子配置およびブロック図を説明する。図５５に示すよう
に、各中間レジスタＩＰ（ｘ，ｙ）は、入力端子ＹＵ
ｉ，ＹＤｉ，ＹＬｉおよび出力端子ＹＵｏ，ＹＤｏ，Ｙ
Ｌｏを有し、さらに、図４に示された信号出力ユニット
７０１０の出力端子Ｐ１，Ｐ３，Ｐ４に接続された図示
しない入力端子を有している。また、図５６に示すよう
に、各中間レジスタＩＰ（ｘ，ｙ）は、転送方向選択部
３６４０によって構成され、転送方向選択部３６４０
は、セレクタ３６４１、第１フリップフロップ３６４２
および第２フリップフロップ３６４３から構成される。
【０４３０】セレクタ３６４１は、入力端子Ｓ０，Ｓ
１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力端子Ｓ
０は、信号出力ユニット７０１０の出力端子Ｐ３に電気
的に接続され、入力端子Ｓ１は、信号出力ユニット７０
１０の出力端子Ｐ４に電気的に接続される。入力端子Ａ
は、入力端子ＹＤｉを介してプロセッサエレメントＰＥ
（ｘ，ｙ−１）、中間レジスタＩＰ（ｘ，ｙ−１）また
は第１サイドレジスタＳＲ（ｘ，−１）の出力端子ＹＤ
ｏに電気的に接続される。入力端子Ｂは、入力端子をＹ
Ｕｉを介してプロセッサエレメントＰＥ（ｘ，ｙ＋
１）、中間レジスタＩＰ（ｘ，ｙ＋１）または第２サイ
ドレジスタＳＲ（ｘ，３）の出力端子ＹＤｏに電気的に
接続される。入力端子Ｃは、入力端子ＹＬｉを介してプ
ロセッサエレメントＰＥ（ｘ＋１，ｙ）、中間レジスタ
ＩＰ（ｘ＋１，ｙ）または入力レジスタＩＲ（３，ｙ）
の出力端子ＹＬｏに電気的に接続される。出力端子Ｙ
は、第１フリップフロップ３６４２の入力端子ｉに電気
的に接続される。
１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力端子Ｓ
０は、信号出力ユニット７０１０の出力端子Ｐ３に電気
的に接続され、入力端子Ｓ１は、信号出力ユニット７０
１０の出力端子Ｐ４に電気的に接続される。入力端子Ａ
は、入力端子ＹＤｉを介してプロセッサエレメントＰＥ
（ｘ，ｙ−１）、中間レジスタＩＰ（ｘ，ｙ−１）また
は第１サイドレジスタＳＲ（ｘ，−１）の出力端子ＹＤ
ｏに電気的に接続される。入力端子Ｂは、入力端子をＹ
Ｕｉを介してプロセッサエレメントＰＥ（ｘ，ｙ＋
１）、中間レジスタＩＰ（ｘ，ｙ＋１）または第２サイ
ドレジスタＳＲ（ｘ，３）の出力端子ＹＤｏに電気的に
接続される。入力端子Ｃは、入力端子ＹＬｉを介してプ
ロセッサエレメントＰＥ（ｘ＋１，ｙ）、中間レジスタ
ＩＰ（ｘ＋１，ｙ）または入力レジスタＩＲ（３，ｙ）
の出力端子ＹＬｏに電気的に接続される。出力端子Ｙ
は、第１フリップフロップ３６４２の入力端子ｉに電気
的に接続される。
【０４３１】セレクタ３６０１は、信号出力ユニット７
０１０から出力された信号ＳＵ，ＳＬをそれぞれ入力端
子Ｓ０，Ｓ１を通して入力し、入力された信号ＳＵ，Ｓ
Ｌに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの入力端
子と出力端子Ｙを電気的に接続する切換器であり、信号
ＳＵ，ＳＬが、それぞれ０，０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、１，０のときには、入
力端子Ｂと出力端子Ｙを電気的に接続し、０，１および
１，１のときには、入力端子Ｃと出力端子Ｙを電気的に
接続する。
０１０から出力された信号ＳＵ，ＳＬをそれぞれ入力端
子Ｓ０，Ｓ１を通して入力し、入力された信号ＳＵ，Ｓ
Ｌに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの入力端
子と出力端子Ｙを電気的に接続する切換器であり、信号
ＳＵ，ＳＬが、それぞれ０，０のときには、入力端子Ａ
と出力端子Ｙを電気的に接続し、１，０のときには、入
力端子Ｂと出力端子Ｙを電気的に接続し、０，１および
１，１のときには、入力端子Ｃと出力端子Ｙを電気的に
接続する。
【０４３２】第１フリップフロップ３６４２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０１０
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６４１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６４３の入力端子
ｉに電気的に接続される。
ップフロップからなり、入力端子ｓ，ｉおよび出力端子
ｏを有する。入力端子ｓは、信号出力ユニット７０１０
の出力端子Ｐ１に電気的に接続される。入力端子ｉは、
セレクタ３６４１の出力端子Ｙに電気的に接続され、出
力端子ｏは、第２フリップフロップ３６４３の入力端子
ｉに電気的に接続される。
【０４３３】第１フリップフロップ３６４２は、信号出
力ユニット７０１０から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６４３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０１０の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６４２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介してプ
ロセッサエレメントＰＥ（ｘ，ｙ−１）、中間レジスタ
ＩＰ（ｘ，ｙ−１）または第１サイドレジスタＳＲ
（ｘ，−１）の入力端子ＹＵｉに電気的に接続され、出
力端子ＹＤｏを介してプロセッサエレメントＰＥ（ｘ，
ｙ＋１）、中間レジスタＩＰ（ｘ，ｙ＋１）または第２
サイドレジスタＳＲ（ｘ，３）の入力端子ＹＤｉに電気
的に接続され、出力端子ＹＬｏを介してプロセッサエレ
メントＰＥ（ｘ−１，ｙ）または中間レジスタＩＰ（ｘ
−１，ｙ）の入力端子ＹＬｉに電気的に接続される。
力ユニット７０１０から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。第２フリップフロップ３６４３は、Ｄフリップ
フロップからなり、入力端子ｓ，ｉおよび出力端子ｏを
有する。入力端子ｓは、信号出力ユニット７０１０の出
力端子Ｐ１に電気的に接続され、入力端子ｉは、第１フ
リップフロップ３６４２の出力端子ｏに電気的に接続さ
れる。また、出力端子ｏは、出力端子ＹＵｏを介してプ
ロセッサエレメントＰＥ（ｘ，ｙ−１）、中間レジスタ
ＩＰ（ｘ，ｙ−１）または第１サイドレジスタＳＲ
（ｘ，−１）の入力端子ＹＵｉに電気的に接続され、出
力端子ＹＤｏを介してプロセッサエレメントＰＥ（ｘ，
ｙ＋１）、中間レジスタＩＰ（ｘ，ｙ＋１）または第２
サイドレジスタＳＲ（ｘ，３）の入力端子ＹＤｉに電気
的に接続され、出力端子ＹＬｏを介してプロセッサエレ
メントＰＥ（ｘ−１，ｙ）または中間レジスタＩＰ（ｘ
−１，ｙ）の入力端子ＹＬｉに電気的に接続される。
【０４３４】第２フリップフロップ３６４３は、信号出
力ユニット７０１０から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、作用を説明する。
力ユニット７０１０から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の各パルスの立ち上がりに同期し
て、入力端子ｉに入力されたデータを出力端子ｏにラッ
チする。次に、作用を説明する。
【０４３５】図５０〜図５３に示されたタイムチャート
に基づいて動きベクトルを探索する動作を説明する。始
めに、図５０および図５１のタイムチャートに基づいて
フィールドブロックディストーション算出ユニット３０
１０の各プロセッサエレメントＰＥ（ｘ，ｙ）におい
て、プロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対
応する第１フィールド候補ブロックと現画像第１フィー
ルドブロックとのそれぞれの第１フィールドブロックデ
ィストーション、並びに、プロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第２フィールド候補ブロ
ックと現画像第２フィールドブロックとのそれぞれの第
２フィールドブロックディストーションを時分割で求め
る動作を説明する。
に基づいて動きベクトルを探索する動作を説明する。始
めに、図５０および図５１のタイムチャートに基づいて
フィールドブロックディストーション算出ユニット３０
１０の各プロセッサエレメントＰＥ（ｘ，ｙ）におい
て、プロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対
応する第１フィールド候補ブロックと現画像第１フィー
ルドブロックとのそれぞれの第１フィールドブロックデ
ィストーション、並びに、プロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第２フィールド候補ブロ
ックと現画像第２フィールドブロックとのそれぞれの第
２フィールドブロックディストーションを時分割で求め
る動作を説明する。
【０４３６】各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）は、行方向および列方向に隣
接する他の各プロセッサエレメントＰＥ（ｘ，ｙ）およ
び各レジスタ（ｘ，ｙ）間でサーチウィンドウ４１０の
画素データを転送する。また、以下に示す図５７〜図６
７は、クロックパルス信号ＣＫ１の各パルスの立ち上が
りに同期して各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）の第１フリップフロップ３６
０２および第２フリップフロップ３６０３にラッチされ
たサーチウィンドウ４１０の画素データを示しており、
右側が第１フリップフロップ３６０２にラッチされた画
素データを示し、左側が第２フリップフロップ３６０３
にラッチされた画素データを示している。
よび各レジスタ（ｘ，ｙ）は、行方向および列方向に隣
接する他の各プロセッサエレメントＰＥ（ｘ，ｙ）およ
び各レジスタ（ｘ，ｙ）間でサーチウィンドウ４１０の
画素データを転送する。また、以下に示す図５７〜図６
７は、クロックパルス信号ＣＫ１の各パルスの立ち上が
りに同期して各プロセッサエレメントＰＥ（ｘ，ｙ）お
よび各レジスタ（ｘ，ｙ）の第１フリップフロップ３６
０２および第２フリップフロップ３６０３にラッチされ
たサーチウィンドウ４１０の画素データを示しており、
右側が第１フリップフロップ３６０２にラッチされた画
素データを示し、左側が第２フリップフロップ３６０３
にラッチされた画素データを示している。
【０４３７】まず、クロックパルス信号ＣＫ１の１クロ
ック目に同期して、図５７に示すように、画素データｅ
（０，１）がサーチウィンドウデータ出力ユニット２０
１０の出力端子Ｓ０から入力レジスタＩＲ（５，０）の
第１フリップフロップ３６１２にラッチされ、同時に、
画素データｅ（０，３）がサーチウィンドウデータ出力
ユニット２０１０の出力端子Ｓ１から入力レジスタＩＲ
（５，２）の第１フリップフロップ３６１２にラッチさ
れ、同時に、画素データｅ（０，５）がサーチウィンド
ウデータ出力ユニット２０１０の出力端子Ｓ２から入力
レジスタＩＲ（５，４）の第１フリップフロップ３６１
２にラッチされる。
ック目に同期して、図５７に示すように、画素データｅ
（０，１）がサーチウィンドウデータ出力ユニット２０
１０の出力端子Ｓ０から入力レジスタＩＲ（５，０）の
第１フリップフロップ３６１２にラッチされ、同時に、
画素データｅ（０，３）がサーチウィンドウデータ出力
ユニット２０１０の出力端子Ｓ１から入力レジスタＩＲ
（５，２）の第１フリップフロップ３６１２にラッチさ
れ、同時に、画素データｅ（０，５）がサーチウィンド
ウデータ出力ユニット２０１０の出力端子Ｓ２から入力
レジスタＩＲ（５，４）の第１フリップフロップ３６１
２にラッチされる。
【０４３８】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）の転送方向選択部３６００のセレクタ３６０
１の出力端子Ｙは、入力端子Ｃと電気的に接続されてい
る。各中間レジスタＩＰ（ｘ，ｙ）の転送方向選択部３
６４０のセレクタ３６４１の出力端子Ｙは、入力端子Ｃ
と電気的に接続されている。入力レジスタＩＲ（５，
１）および入力レジスタＩＲ（５，３）の転送方向選択
部３６１０のセレクタ３６１１の出力端子Ｙは、入力端
子Ａと電気的に接続されている。各第１サイドレジスタ
ＳＲ（ｘ，−１）の転送方向選択部３６２０のセレクタ
３６２１の出力端子Ｙは、入力端子Ｂと電気的に接続さ
れている。各第２サイドレジスタＳＲ（ｘ，３）の転送
方向選択部３６３０のセレクタ３６３１の出力端子Ｙ
は、入力端子Ｂと電気的に接続されている。
（ｘ，ｙ）の転送方向選択部３６００のセレクタ３６０
１の出力端子Ｙは、入力端子Ｃと電気的に接続されてい
る。各中間レジスタＩＰ（ｘ，ｙ）の転送方向選択部３
６４０のセレクタ３６４１の出力端子Ｙは、入力端子Ｃ
と電気的に接続されている。入力レジスタＩＲ（５，
１）および入力レジスタＩＲ（５，３）の転送方向選択
部３６１０のセレクタ３６１１の出力端子Ｙは、入力端
子Ａと電気的に接続されている。各第１サイドレジスタ
ＳＲ（ｘ，−１）の転送方向選択部３６２０のセレクタ
３６２１の出力端子Ｙは、入力端子Ｂと電気的に接続さ
れている。各第２サイドレジスタＳＲ（ｘ，３）の転送
方向選択部３６３０のセレクタ３６３１の出力端子Ｙ
は、入力端子Ｂと電気的に接続されている。
【０４３９】次に、クロックパルス信号ＣＫ１の２クロ
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、各中間レ
ジスタＩＰ（ｘ，ｙ）の転送方向選択部３６４０のセレ
クタ３６４１、入力レジスタＩＲ（５，１）および入力
レジスタＩＲ（５，３）の転送方向選択部３６１０のセ
レクタ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）
の転送方向選択部３６２０のセレクタ３６２１のそれぞ
れの出力端子Ｙは、クロックパルス信号ＣＫ１の１クロ
ック目と同様に電気的に接続されている。
ック目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の
転送方向選択部３６００のセレクタ３６０１、各中間レ
ジスタＩＰ（ｘ，ｙ）の転送方向選択部３６４０のセレ
クタ３６４１、入力レジスタＩＲ（５，１）および入力
レジスタＩＲ（５，３）の転送方向選択部３６１０のセ
レクタ３６１１、各第１サイドレジスタＳＲ（ｘ，ｙ）
の転送方向選択部３６２０のセレクタ３６２１のそれぞ
れの出力端子Ｙは、クロックパルス信号ＣＫ１の１クロ
ック目と同様に電気的に接続されている。
【０４４０】このため、図５８に示すように、画素デー
タｅ（０，１），ｅ（０，３）およびｅ（０，５）は、
それぞれ入力レジスタＩＲ（５，ｙ）の第１フリップフ
ロップ３６１２から同じ入力レジスタＩＲ（５，ｙ）の
第２フリップフロップ３６１３にラッチされる。また、
同時に、画素データｆ（０，１）がサーチウィンドウデ
ータ出力ユニット２０１０の出力端子Ｓ０から入力レジ
スタＩＲ（５，０）の第１フリップフロップ３６１２に
ラッチされ、同時に、画素データｆ（０，３）がサーチ
ウィンドウデータ出力ユニット２０１０の出力端子Ｓ１
から入力レジスタＩＲ（５，２）の第１フリップフロッ
プ３６１２にラッチされる、同時に、画素データｆ
（０，５）がサーチウィンドウデータ出力ユニット２０
１０の出力端子Ｓ２から入力レジスタＩＲ（５，４）の
第１フリップフロップ３６１２にラッチされる。
タｅ（０，１），ｅ（０，３）およびｅ（０，５）は、
それぞれ入力レジスタＩＲ（５，ｙ）の第１フリップフ
ロップ３６１２から同じ入力レジスタＩＲ（５，ｙ）の
第２フリップフロップ３６１３にラッチされる。また、
同時に、画素データｆ（０，１）がサーチウィンドウデ
ータ出力ユニット２０１０の出力端子Ｓ０から入力レジ
スタＩＲ（５，０）の第１フリップフロップ３６１２に
ラッチされ、同時に、画素データｆ（０，３）がサーチ
ウィンドウデータ出力ユニット２０１０の出力端子Ｓ１
から入力レジスタＩＲ（５，２）の第１フリップフロッ
プ３６１２にラッチされる、同時に、画素データｆ
（０，５）がサーチウィンドウデータ出力ユニット２０
１０の出力端子Ｓ２から入力レジスタＩＲ（５，４）の
第１フリップフロップ３６１２にラッチされる。
【０４４１】すなわち、実施例１と同様に、クロックパ
ルス信号ＣＫ１の２クロック毎に、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）のセレクタ３６０１の出力端子Ｙ
は、信号ＳＵ，ＳＬに基づいて入力端子Ｃ、入力端子
Ａ、入力端子Ｃ、入力端子Ｂの順に順次に切り換えられ
る。また、各中間レジスタＩＰ（ｘ，ｙ）のセレクタ３
６４１の出力端子Ｙは、信号ＳＵ，ＳＬに基づいて入力
端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ｂの順に順
次に切り換えられる。入力レジスタＩＲ（５，１）およ
び入力レジスタＩＲ（５，３）の転送方向選択部３６１
０のセレクタ３６１１の出力端子Ｙは、入力端子Ａ、入
力端子Ａ、入力端子Ｂ、入力端子Ｂの順に順次切換えら
れる。各第１サイドレジスタＳＲ（ｘ，−１）の転送方
向選択部３６２０のセレクタ３６２１の出力端子Ｙは、
入力端子Ｂ、入力端子Ａ、入力端子Ｂ、入力端子Ａの順
に順次切換えられ、各第２サイドレジスタＳＲ（ｘ，
３）の転送方向選択部３６３０のセレクタ３６３１の出
力端子Ｙは、入力端子Ｂ、入力端子Ａ、入力端子Ｂ、入
力端子Ａの順に順次切換えられる。
ルス信号ＣＫ１の２クロック毎に、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）のセレクタ３６０１の出力端子Ｙ
は、信号ＳＵ，ＳＬに基づいて入力端子Ｃ、入力端子
Ａ、入力端子Ｃ、入力端子Ｂの順に順次に切り換えられ
る。また、各中間レジスタＩＰ（ｘ，ｙ）のセレクタ３
６４１の出力端子Ｙは、信号ＳＵ，ＳＬに基づいて入力
端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ｂの順に順
次に切り換えられる。入力レジスタＩＲ（５，１）およ
び入力レジスタＩＲ（５，３）の転送方向選択部３６１
０のセレクタ３６１１の出力端子Ｙは、入力端子Ａ、入
力端子Ａ、入力端子Ｂ、入力端子Ｂの順に順次切換えら
れる。各第１サイドレジスタＳＲ（ｘ，−１）の転送方
向選択部３６２０のセレクタ３６２１の出力端子Ｙは、
入力端子Ｂ、入力端子Ａ、入力端子Ｂ、入力端子Ａの順
に順次切換えられ、各第２サイドレジスタＳＲ（ｘ，
３）の転送方向選択部３６３０のセレクタ３６３１の出
力端子Ｙは、入力端子Ｂ、入力端子Ａ、入力端子Ｂ、入
力端子Ａの順に順次切換えられる。
【０４４２】このため、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に保持されたす
べての画素データは、以降クロックパルス信号ＣＫ１の
２クロック毎に、図５４における左方向、下方向、左方
向、上方向の各プロセッサエレメントＰＥまたは各レジ
スタに順次転送される。また、クロックパルス信号ＣＫ
１のそれぞれのパルスに同期してサーチウィンドウデー
タ出力ユニット２０１０から出力されたサーチウィンド
ウ４１０の画素データが入力レジスタＩＲ（５，０），
ＩＲ（５，２）、ＩＲ（５，４）に転送される。
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に保持されたす
べての画素データは、以降クロックパルス信号ＣＫ１の
２クロック毎に、図５４における左方向、下方向、左方
向、上方向の各プロセッサエレメントＰＥまたは各レジ
スタに順次転送される。また、クロックパルス信号ＣＫ
１のそれぞれのパルスに同期してサーチウィンドウデー
タ出力ユニット２０１０から出力されたサーチウィンド
ウ４１０の画素データが入力レジスタＩＲ（５，０），
ＩＲ（５，２）、ＩＲ（５，４）に転送される。
【０４４３】次に、クロックパルス信号ＣＫ１の２２ク
ロック目では、図５９に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３，３６
１３，３６２３，３６３３に初めて画素データｅ（ｘ，
ｙ）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０１０から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データａ（０，０）が転送される。
ロック目では、図５９に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３，３６
１３，３６２３，３６３３に初めて画素データｅ（ｘ，
ｙ）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０１０から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データａ（０，０）が転送される。
【０４４４】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｅ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タａ（０，０）が現画像ブロックデータ出力ユニット１
０１０から減算器３７０１の入力端子Ｂに入力される。
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｅ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タａ（０，０）が現画像ブロックデータ出力ユニット１
０１０から減算器３７０１の入力端子Ｂに入力される。
【０４４５】次いで、減算器３７０１では、 ｅ（ｘ，ｙ）−ａ（０，０） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、クロックパルス信
号ＣＫ１の２２クロック目のダウンエッジに同期して立
ち上ったパルス信号ＬＤ１が、論理積演算器３７０３の
入力端子Ａを通して入力され、論理積演算器３７０３の
出力端子Ｙから０を表すデータが出力されるので、加算
器３７０４の入力端子Ｂに０を表すデータが入力され
る。次いで、加算器３７０４で ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、クロックパルス信
号ＣＫ１の２２クロック目のダウンエッジに同期して立
ち上ったパルス信号ＬＤ１が、論理積演算器３７０３の
入力端子Ａを通して入力され、論理積演算器３７０３の
出力端子Ｙから０を表すデータが出力されるので、加算
器３７０４の入力端子Ｂに０を表すデータが入力され
る。次いで、加算器３７０４で ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が算出される。
【０４４６】次に、クロックパルス信号ＣＫ１の２３ク
ロック目では、加算器３７０４で算出された ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５にラッチされる。ま
た、図６０に示すように、１列目の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれ
ぞれの第２フリップフロップ３６０３，３６１３，３６
２３，３６３３に初めて画素データｆ（ｘ，ｙ）がラッ
チされ、同時に、現画像ブロックデータ出力ユニット１
０１０から各プロセッサエレメントＰＥ（ｘ，ｙ）に画
素データｂ（０，０）が転送される。
ロック目では、加算器３７０４で算出された ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５にラッチされる。ま
た、図６０に示すように、１列目の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれ
ぞれの第２フリップフロップ３６０３，３６１３，３６
２３，３６３３に初めて画素データｆ（ｘ，ｙ）がラッ
チされ、同時に、現画像ブロックデータ出力ユニット１
０１０から各プロセッサエレメントＰＥ（ｘ，ｙ）に画
素データｂ（０，０）が転送される。
【０４４７】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｆ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タｂ（０，０）が現画像ブロックデータ出力ユニット１
０１０から減算器３７０１の入力端子Ｂに入力される。
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｆ（ｘ，ｙ）が第２フリップフロップ３６０３にラッチ
され、さらに、ディストーション算出部３７００の減算
器３７０１の入力端子Ａに入力される。一方、画素デー
タｂ（０，０）が現画像ブロックデータ出力ユニット１
０１０から減算器３７０１の入力端子Ｂに入力される。
【０４４８】次いで、減算器３７０１では、 ｆ（ｘ，ｙ）−ｂ（０，０） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力され、ハイレベルを示すパル
ス信号ＬＤ１が論理積演算器３７０３の入力端子Ａを通
して入力され、出力端子Ｙから０を表すデータが出力さ
れており、加算器３７０４の入力端子Ｂに０を表すデー
タが入力される。次いで、加算器３７０４で ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力され、ハイレベルを示すパル
ス信号ＬＤ１が論理積演算器３７０３の入力端子Ａを通
して入力され、出力端子Ｙから０を表すデータが出力さ
れており、加算器３７０４の入力端子Ｂに０を表すデー
タが入力される。次いで、加算器３７０４で ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が算出される。
【０４４９】次に、クロックパルス信号ＣＫ１の２４ク
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６１に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｅ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０１０から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，１）が転送される。
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６１に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３，３６１３，３６２３，３６
３３に画素データｅ（ｘ，ｙ＋１）がラッチされ、同時
に、現画像ブロックデータ出力ユニット１０１０から各
プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，１）が転送される。
【０４５０】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｅ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｅ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データａ（０，１）が現画像ブロックデ
ータ出力ユニット１０１０から減算器３７０１の入力端
子Ｂに入力される。
（ｘ，ｙ）では、まず、画素データｅ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｅ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データａ（０，１）が現画像ブロックデ
ータ出力ユニット１０１０から減算器３７０１の入力端
子Ｂに入力される。
【０４５１】次いで、減算器３７０１では、 ｅ（ｘ，ｙ＋１）−ａ（０，１） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、パルス信号ＬＤ１がローレベルにダウンする
ため、第２フリップフロップ３７０６にラッチされた ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、パルス信号ＬＤ１がローレベルにダウンする
ため、第２フリップフロップ３７０６にラッチされた ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が算出される。
【０４５２】次に、クロックパルス信号ＣＫ１の２５ク
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６２に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３に画素データｆ（ｘ，ｙ＋
１）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０１０から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データｂ（０，１）が転送される。
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６２に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）のそれぞれ第２
フリップフロップ３６０３に画素データｆ（ｘ，ｙ＋
１）がラッチされ、同時に、現画像ブロックデータ出力
ユニット１０１０から各プロセッサエレメントＰＥ
（ｘ，ｙ）に画素データｂ（０，１）が転送される。
【０４５３】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｆ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｆ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データｂ（０，１）が現画像ブロックデ
ータ出力ユニット１０１０から減算器３７０１の入力端
子Ｂに入力される。
（ｘ，ｙ）では、まず、画素データｆ（ｘ，ｙ＋１）が
第２フリップフロップ３６０３にラッチされ、次いで、
画素データｆ（ｘ，ｙ＋１）は、ディストーション算出
部３７００の減算器３７０１の入力端子Ａに入力され
る。一方、画素データｂ（０，１）が現画像ブロックデ
ータ出力ユニット１０１０から減算器３７０１の入力端
子Ｂに入力される。
【０４５４】次いで、減算器３７０１では、 ｆ（ｘ，ｙ＋１）−ｂ（０，１） が算出され、さらに、正数変換器３７０２により正数に
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、すでにパルス信号ＬＤ１が０であるため、第
２フリップフロップ３７０６にラッチされた ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が算出される。
変換され、加算器３７０４の入力端子Ａに入力される。
一方、加算器３７０４の入力端子Ｂには、論理積演算器
３７０３の演算結果が入力されるが、論理積演算器３７
０３では、すでにパルス信号ＬＤ１が０であるため、第
２フリップフロップ３７０６にラッチされた ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ が入力端子Ｂを通して出力端子Ｙから出力され、次い
で、加算器３７０４で、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が算出される。
【０４５５】次に、クロックパルス信号ＣＫ１の２６ク
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６３に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｅ（ｘ＋１，ｙ＋１）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０１０から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（１，
１）が転送される。
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６３に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｅ（ｘ＋１，ｙ＋１）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０１０から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（１，
１）が転送される。
【０４５６】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｅ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ａ（１，１）が現画像ブロックデータ出力ユニット１０
１０から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が算出される。
（ｘ，ｙ）では、画素データｅ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ａ（１，１）が現画像ブロックデータ出力ユニット１０
１０から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が算出される。
【０４５７】次に、クロックパルス信号ＣＫ１の２７ク
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６４に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｆ
（ｘ＋１，ｙ＋１）がラッチされ、同時に、現画像ブロ
ックデータ出力ユニット１０１０から各プロセッサエレ
メントＰＥ（ｘ，ｙ）に画素データｂ（１，１）が転送
される。
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６４に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｆ
（ｘ＋１，ｙ＋１）がラッチされ、同時に、現画像ブロ
ックデータ出力ユニット１０１０から各プロセッサエレ
メントＰＥ（ｘ，ｙ）に画素データｂ（１，１）が転送
される。
【０４５８】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｆ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ｂ（１，１）が現画像ブロックデータ出力ユニット１０
１０から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が算出される。
（ｘ，ｙ）では、画素データｆ（ｘ＋１，ｙ＋１）が第
２フリップフロップ３６０３にラッチされ、画素データ
ｂ（１，１）が現画像ブロックデータ出力ユニット１０
１０から減算器３７０１の入力端子Ｂに入力され、この
結果、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が算出される。
【０４５９】次に、クロックパルス信号ＣＫ１の２８ク
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６５に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｅ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０１０から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データａ（１，０）
が転送される。
ロック目では、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６５に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｅ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０１０から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データａ（１，０）
が転送される。
【０４６０】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｅ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データａ
（１，０）が現画像ブロックデータ出力ユニット１０１
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｅ（ｘ＋１，ｙ）−ａ（１，０）｜ が算出される。
（ｘ，ｙ）では、画素データｅ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データａ
（１，０）が現画像ブロックデータ出力ユニット１０１
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｅ（ｘ＋１，ｙ）−ａ（１，０）｜ が算出される。
【０４６１】次に、クロックパルス信号ＣＫ１の２９ク
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｅ（ｘ＋１，ｙ）−ａ（１，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６６に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｆ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０１０から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データｂ（１，０）
が転送される。
ロック目では、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ が第１フリップフロップ３７０５から第２フリップフロ
ップ３７０６にラッチされ、加算器３７０４で算出され
た ｜ｅ（ｘ，ｙ）−ａ（０，０）｜ ＋｜ｅ（ｘ，ｙ＋１）−ａ（０，１）｜ ＋｜ｅ（ｘ＋１，ｙ＋１）−ａ（１，１）｜ ＋｜ｅ（ｘ＋１，ｙ）−ａ（１，０）｜ が第１フリップフロップ３７０５にラッチされ、また、
図６６に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の第２フリップ
フロップ３６０３，３６１３，３６２３，３６３３に画
素データｆ（ｘ＋１，ｙ）がラッチされ、同時に、現画
像ブロックデータ出力ユニット１０１０から各プロセッ
サエレメントＰＥ（ｘ，ｙ）に画素データｂ（１，０）
が転送される。
【０４６２】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｆ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データｂ
（１，０）が現画像ブロックデータ出力ユニット１０１
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ ＋｜ｆ（ｘ＋１，ｙ）−ｂ（１，０）｜ が算出される。
（ｘ，ｙ）では、画素データｆ（ｘ＋１，ｙ）が第２フ
リップフロップ３６０３にラッチされ、画素データｂ
（１，０）が現画像ブロックデータ出力ユニット１０１
０から減算器３７０１の入力端子Ｂに入力され、この結
果、 ｜ｆ（ｘ，ｙ）−ｂ（０，０）｜ ＋｜ｆ（ｘ，ｙ＋１）−ｂ（０，１）｜ ＋｜ｆ（ｘ＋１，ｙ＋１）−ｂ（１，１）｜ ＋｜ｆ（ｘ＋１，ｙ）−ｂ（１，０）｜ が算出される。
【０４６３】すなわち、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、それぞれのプロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第１フィールド候補ブロ
ックと現画像第１フィールドブロックとの間の第１フィ
ールドブロックディストーションが求められ、次いで、
クロックパルス信号ＣＫ１の１クロック後に、それぞれ
のプロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対応
する第２フィールド候補ブロックと現画像第２フィール
ドブロックとの間の第２フィールドブロックディストー
ションが求められたことになる。
（ｘ，ｙ）では、それぞれのプロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する第１フィールド候補ブロ
ックと現画像第１フィールドブロックとの間の第１フィ
ールドブロックディストーションが求められ、次いで、
クロックパルス信号ＣＫ１の１クロック後に、それぞれ
のプロセッサエレメントＰＥ（ｘ，ｙ）と位置的に対応
する第２フィールド候補ブロックと現画像第２フィール
ドブロックとの間の第２フィールドブロックディストー
ションが求められたことになる。
【０４６４】以下、各プロセッサエレメントＰＥ（ｘ，
ｙ）で算出された第１フィールドブロックディストーシ
ョンをＤｅ（ｘ，ｙ）で表し、各プロセッサエレメント
ＰＥ（ｘ，ｙ）で算出された第２フィールドブロックデ
ィストーションをＤｆ（ｘ，ｙ）で表すことにする。次
に、クロックパルス信号ＣＫ１の３０クロック目では、
パルス信号ＣＫ２の立ち上りに同期して各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７０
５に保持されたそれぞれのＤｅ（ｘ，ｙ）が第２フリッ
プフロップ３７０６にラッチされる。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の加算器３７０４で算出さ
れたそれぞれのＤｆ（ｘ，ｙ）が第１フリップフロップ
３７０５にラッチされる。また、クロックパルス信号Ｃ
Ｋ１の３０クロック目のダウンエッジに同期してパルス
信号ＬＤ１が立ち上り、各プロセッサエレメントＰＥ
（０，０）のディストーション転送部３８００のセレク
タ３８０１の入力端子Ｂと出力端子Ｙが電気的に接続さ
れる。
ｙ）で算出された第１フィールドブロックディストーシ
ョンをＤｅ（ｘ，ｙ）で表し、各プロセッサエレメント
ＰＥ（ｘ，ｙ）で算出された第２フィールドブロックデ
ィストーションをＤｆ（ｘ，ｙ）で表すことにする。次
に、クロックパルス信号ＣＫ１の３０クロック目では、
パルス信号ＣＫ２の立ち上りに同期して各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７０
５に保持されたそれぞれのＤｅ（ｘ，ｙ）が第２フリッ
プフロップ３７０６にラッチされる。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の加算器３７０４で算出さ
れたそれぞれのＤｆ（ｘ，ｙ）が第１フリップフロップ
３７０５にラッチされる。また、クロックパルス信号Ｃ
Ｋ１の３０クロック目のダウンエッジに同期してパルス
信号ＬＤ１が立ち上り、各プロセッサエレメントＰＥ
（０，０）のディストーション転送部３８００のセレク
タ３８０１の入力端子Ｂと出力端子Ｙが電気的に接続さ
れる。
【０４６５】次に、クロックパルス信号ＣＫ１の３１ク
ロック目では、パルス信号ＣＫ２の立ち上りに同期して
各プロセッサエレメントＰＥ（ｘ，ｙ）の第２フリップ
フロップ３７０６に保持されたそれぞれのＤｅ（ｘ，
ｙ）がディストーション転送部３８００の第１フリップ
フロップ３８０２にラッチされる。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７
０５に保持されたそれぞれのＤｆ（ｘ，ｙ）が第２フリ
ップフロップ３７０６にラッチされる。
ロック目では、パルス信号ＣＫ２の立ち上りに同期して
各プロセッサエレメントＰＥ（ｘ，ｙ）の第２フリップ
フロップ３７０６に保持されたそれぞれのＤｅ（ｘ，
ｙ）がディストーション転送部３８００の第１フリップ
フロップ３８０２にラッチされる。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）の第１フリップフロップ３７
０５に保持されたそれぞれのＤｆ（ｘ，ｙ）が第２フリ
ップフロップ３７０６にラッチされる。
【０４６６】次に、クロックパルス信号ＣＫ１の３２ク
ロック目では、パルス信号ＣＫ２に同期してＤｅ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｅ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
【０４６７】同時に、Ｄｅ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
【０４６８】同時に、Ｄｅ（０，４）がプロセッサエレ
メントＰＥ（０，４）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
メントＰＥ（０，４）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
【０４６９】また、同時に、他のプロセッサエレメント
ＰＥ（ｘ，ｙ）のに保持されたＤｅ（ｘ，ｙ）は、同行
のプロセッサエレメントＰＥ（ｘ−２，ｙ）のディスト
ーション転送部３８００に転送される。また、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３７０６に保持されたＤｆ（ｘ，ｙ）がそれぞれ第１フ
リップフロップ３８０２にラッチされる。
ＰＥ（ｘ，ｙ）のに保持されたＤｅ（ｘ，ｙ）は、同行
のプロセッサエレメントＰＥ（ｘ−２，ｙ）のディスト
ーション転送部３８００に転送される。また、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ
３７０６に保持されたＤｆ（ｘ，ｙ）がそれぞれ第１フ
リップフロップ３８０２にラッチされる。
【０４７０】次に、クロックパルス信号ＣＫ１の３３ク
ロック目では、パルス信号ＣＫ２に同期してＤｆ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｆ（０，
０）が、プロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３８０２から第２フリップフロップ３８
０３にラッチされ、出力端子Ｄｏを通してフィールドブ
ロック特定ユニット４０００の比較器４１０１の入力端
子Ａ０およびフレームブロックディストーション算出ユ
ニット５０００の入力端子Ｂ０に出力される。
【０４７１】同時に、Ｄｆ（０，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
メントＰＥ（０，２）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ１およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ１に出力される。
【０４７２】同時に、Ｄｆ（０，４）がプロセッサエレ
メントＰＥ（０，４）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
メントＰＥ（０，４）の第１フリップフロップ３８０２
から第２フリップフロップ３８０３にラッチされ、出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ２およびフレームブ
ロックディストーション算出ユニット５０００の入力端
子Ｂ２に出力される。
【０４７３】また、同時に、他のプロセッサエレメント
ＰＥ（ｘ，ｙ）に保持されたＤｆ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−２，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｅ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
ＰＥ（ｘ，ｙ）に保持されたＤｆ（ｘ，ｙ）は、同行の
プロセッサエレメントＰＥ（ｘ−２，ｙ）のディストー
ション転送部３８００に転送される。また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
７０６に保持されたＤｅ（ｘ，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
【０４７４】次に、クロックパルス信号ＣＫ１の３４ク
ロック目では、パルス信号ＣＫ２に同期してＤｅ（２，
０）、Ｄｅ（２，２）およびＤｅ（２，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｅ（２，
０）、Ｄｅ（２，２）およびＤｅ（２，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０４７５】また、同時に、他のプロセッサエレメント
ＰＥ（２，ｙ）に保持されたＤｅ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第２フリップフロップ３７０
６に保持されたＤｆ（ｘ＋２，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
ＰＥ（２，ｙ）に保持されたＤｅ（２，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）の第２フリップフロップ３７０
６に保持されたＤｆ（ｘ＋２，ｙ）がそれぞれ第１フリ
ップフロップ３８０２にラッチされる。
【０４７６】次に、クロックパルス信号ＣＫ１の３５ク
ロック目では、パルス信号ＣＫ２に同期してＤｆ（２，
０）、Ｄｆ（２，２）およびＤｆ（２，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｆ（２，
０）、Ｄｆ（２，２）およびＤｆ（２，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０４７７】また、同時に、他のプロセッサエレメント
ＰＥ（２，ｙ）に保持されたＤｆ（４，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（０，ｙ）の第２フリップフロップ３７０
６に保持されたＤｅ（４，ｙ）がそれぞれ第１フリップ
フロップ３８０２にラッチされる。
ＰＥ（２，ｙ）に保持されたＤｆ（４，ｙ）は、同行の
プロセッサエレメントＰＥ（０，ｙ）のディストーショ
ン転送部３８００に転送される。また、各プロセッサエ
レメントＰＥ（０，ｙ）の第２フリップフロップ３７０
６に保持されたＤｅ（４，ｙ）がそれぞれ第１フリップ
フロップ３８０２にラッチされる。
【０４７８】次に、クロックパルス信号ＣＫ１の３６ク
ロック目では、パルス信号ＣＫ２に同期してＤｅ（４，
０）、Ｄｅ（４，２）およびＤｅ（４，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ロック目では、パルス信号ＣＫ２に同期してＤｅ（４，
０）、Ｄｅ（４，２）およびＤｅ（４，４）が、それぞ
れプロセッサエレメントＰＥ（０，０）、プロセッサエ
レメントＰＥ（０，２）およびプロセッサエレメントＰ
Ｅ（０，４）の第１フリップフロップ３８０２から第２
フリップフロップ３８０３にラッチされ、それぞれ出力
端子Ｄｏを通してフィールドブロック特定ユニット４０
００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ２およ
びフレームブロックディストーション算出ユニット５０
００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０４７９】また、各プロセッサエレメントＰＥ（０，
ｙ）の第２フリップフロップ３７０６に保持されたＤｆ
（４，ｙ）がそれぞれ第１フリップフロップ３８０２に
ラッチされる。次に、クロックパルス信号ＣＫ１の３７
クロック目では、パルス信号ＣＫ２に同期してＤｆ
（４，０）、Ｄｆ（４，２）およびＤｆ（４，４）が、
それぞれプロセッサエレメントＰＥ（０，０）、プロセ
ッサエレメントＰＥ（０，２）およびプロセッサエレメ
ントＰＥ（０，４）の第１フリップフロップ３８０２か
ら第２フリップフロップ３８０３にラッチされ、それぞ
れ出力端子Ｄｏを通してフィールドブロック特定ユニッ
ト４０００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ
２およびフレームブロックディストーション算出ユニッ
ト５０００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
ｙ）の第２フリップフロップ３７０６に保持されたＤｆ
（４，ｙ）がそれぞれ第１フリップフロップ３８０２に
ラッチされる。次に、クロックパルス信号ＣＫ１の３７
クロック目では、パルス信号ＣＫ２に同期してＤｆ
（４，０）、Ｄｆ（４，２）およびＤｆ（４，４）が、
それぞれプロセッサエレメントＰＥ（０，０）、プロセ
ッサエレメントＰＥ（０，２）およびプロセッサエレメ
ントＰＥ（０，４）の第１フリップフロップ３８０２か
ら第２フリップフロップ３８０３にラッチされ、それぞ
れ出力端子Ｄｏを通してフィールドブロック特定ユニッ
ト４０００の比較器４１０１の入力端子Ａ０，Ａ１，Ａ
２およびフレームブロックディストーション算出ユニッ
ト５０００の入力端子Ｂ０，Ｂ１，Ｂ２に出力される。
【０４８０】すなわち、すべての第１フィールドブロッ
クディストーションＤｅ（ｘ，ｙ）およびすべての第２
フィールドブロックディストーションＤｆ（ｘ，ｙ）が
フィールドブロックディストーション算出ユニット３０
１０からフィールドブロック特定ユニット４０００およ
びフレームブロックディストーション算出ユニット５０
００に転送されたことになる。
クディストーションＤｅ（ｘ，ｙ）およびすべての第２
フィールドブロックディストーションＤｆ（ｘ，ｙ）が
フィールドブロックディストーション算出ユニット３０
１０からフィールドブロック特定ユニット４０００およ
びフレームブロックディストーション算出ユニット５０
００に転送されたことになる。
【０４８１】次に、図５２に示されたタイムチャートに
基づいて、実施例１と同様に、フィールドブロック特定
ユニット４０００において、フィールドブロックディス
トーション算出ユニット３０１０で算出された各Ｄｅ
（ｘ，ｙ）の中から最小の第１フィールドブロックディ
ストーションが検出され、この最小第１フィールドブロ
ックディストーションが算出されたプロセッサエレメン
トＰＥ（ｘ，ｙ）の配置位置に基づいて第１フィールド
動きベクトルＭＶＦｉ１が求められるとともに、フィー
ルドブロックディストーション算出ユニット３０１０で
算出された各Ｄｆ（ｘ，ｙ）の中から最小の第２フィー
ルドブロックディストーションが検出され、この最小第
２フィールドブロックディストーションが算出されたプ
ロセッサエレメントＰＥ（ｘ，ｙ）の配置位置に基づい
て第２フィールド動きベクトルＭＶＦｉ２が求められ
る。
基づいて、実施例１と同様に、フィールドブロック特定
ユニット４０００において、フィールドブロックディス
トーション算出ユニット３０１０で算出された各Ｄｅ
（ｘ，ｙ）の中から最小の第１フィールドブロックディ
ストーションが検出され、この最小第１フィールドブロ
ックディストーションが算出されたプロセッサエレメン
トＰＥ（ｘ，ｙ）の配置位置に基づいて第１フィールド
動きベクトルＭＶＦｉ１が求められるとともに、フィー
ルドブロックディストーション算出ユニット３０１０で
算出された各Ｄｆ（ｘ，ｙ）の中から最小の第２フィー
ルドブロックディストーションが検出され、この最小第
２フィールドブロックディストーションが算出されたプ
ロセッサエレメントＰＥ（ｘ，ｙ）の配置位置に基づい
て第２フィールド動きベクトルＭＶＦｉ２が求められ
る。
【０４８２】また、図５３に示されたタイムチャートに
基づいて、実施例１と同様に、フレームブロックディス
トーション算出ユニット５０００において、フィールド
ブロックディストーション算出ユニット３０１０の同じ
プロセッサエレメントＰＥ（ｘ，ｙ）で算出された各第
１フィールドブロックディストーションＤｅ（ｘ，ｙ）
と各第２フィールドブロックディストーションＤｆ
（ｘ，ｙ）を加算して現画像フレームブロック２１０お
よび複数のフレーム候補ブロックに対応するフレームブ
ロックディストーションＤｉｓ（ｘ，ｙ）が算出され、
フレームブロック特定ユニット６０００において、フレ
ームブロックディストーション算出ユニット５０００で
算出された各フレームブロックディストーションＤｉｓ
（ｘ，ｙ）の中から最小のフレームブロックディストー
ションＤｉｓ（ｘ，ｙ）が検出され、この最小フレーム
ブロックディストーションＤｉｓ（ｘ，ｙ）の第１フィ
ールドブロックディストーションＤｅ（ｘ，ｙ）および
第２フィールドブロックディストーションＤｆ（ｘ，
ｙ）が算出されたプロセッサエレメントＰＥ（ｘ，ｙ）
の配置位置に基づいてフレーム動きベクトルＭＶＦＲが
求められる。
基づいて、実施例１と同様に、フレームブロックディス
トーション算出ユニット５０００において、フィールド
ブロックディストーション算出ユニット３０１０の同じ
プロセッサエレメントＰＥ（ｘ，ｙ）で算出された各第
１フィールドブロックディストーションＤｅ（ｘ，ｙ）
と各第２フィールドブロックディストーションＤｆ
（ｘ，ｙ）を加算して現画像フレームブロック２１０お
よび複数のフレーム候補ブロックに対応するフレームブ
ロックディストーションＤｉｓ（ｘ，ｙ）が算出され、
フレームブロック特定ユニット６０００において、フレ
ームブロックディストーション算出ユニット５０００で
算出された各フレームブロックディストーションＤｉｓ
（ｘ，ｙ）の中から最小のフレームブロックディストー
ションＤｉｓ（ｘ，ｙ）が検出され、この最小フレーム
ブロックディストーションＤｉｓ（ｘ，ｙ）の第１フィ
ールドブロックディストーションＤｅ（ｘ，ｙ）および
第２フィールドブロックディストーションＤｆ（ｘ，
ｙ）が算出されたプロセッサエレメントＰＥ（ｘ，ｙ）
の配置位置に基づいてフレーム動きベクトルＭＶＦＲが
求められる。
【０４８３】また、クロックパルス信号ＣＫ１の３０ク
ロック目では、図６７に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３に初め
て画素データｅ（ｘ＋２，ｙ）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０１０から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（２，
０）が転送される。
ロック目では、図６７に示すように、１列目の各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）のそれぞれの第２フリップフロップ３６０３に初め
て画素データｅ（ｘ＋２，ｙ）がラッチされ、同時に、
現画像ブロックデータ出力ユニット１０１０から各プロ
セッサエレメントＰＥ（ｘ，ｙ）に画素データａ（２，
０）が転送される。
【０４８４】ここで、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、図６８に示すように、とサーチウィン
ドウ４１０に対して水平方向に２画素分シフトしたサー
チウィンドウ４１１の画素データｅ（ｘ＋２，ｙ）がそ
れぞれ２２クロック目のｅ（ｘ，ｙ）と同様にそれぞれ
の第２フリップフロップ３６０３に転送されている。画
素データａ（２，０）は、現画像フレームブロック２１
０に対して水平方向に隣接する現画像フレームブロック
２１１の最初の画素データであり、２２クロック目のａ
（０，０）と同様に、それぞれのプロセッサエレメント
ＰＥ（ｘ，ｙ）に転送される。
（ｘ，ｙ）では、図６８に示すように、とサーチウィン
ドウ４１０に対して水平方向に２画素分シフトしたサー
チウィンドウ４１１の画素データｅ（ｘ＋２，ｙ）がそ
れぞれ２２クロック目のｅ（ｘ，ｙ）と同様にそれぞれ
の第２フリップフロップ３６０３に転送されている。画
素データａ（２，０）は、現画像フレームブロック２１
０に対して水平方向に隣接する現画像フレームブロック
２１１の最初の画素データであり、２２クロック目のａ
（０，０）と同様に、それぞれのプロセッサエレメント
ＰＥ（ｘ，ｙ）に転送される。
【０４８５】すなわち、３０クロック目以降は、図６８
に示された現画像フレームブロック２１１の画素データ
が現画像ブロックデータ出力ユニット１０１０から順次
出力され、サーチウィンドウ４１１の画素データのう
ち、サーチウィンドウ４１０の画素データと共通するデ
ータを除いた画素データがサーチウィンドウデータ出力
ユニット２０１０から列毎に順次出力され、２２クロッ
ク目〜２９クロック目と同様に８クロック毎に水平方向
に隣接する現画像フレームブロックに対応する第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションが順次求められることにな
る。
に示された現画像フレームブロック２１１の画素データ
が現画像ブロックデータ出力ユニット１０１０から順次
出力され、サーチウィンドウ４１１の画素データのう
ち、サーチウィンドウ４１０の画素データと共通するデ
ータを除いた画素データがサーチウィンドウデータ出力
ユニット２０１０から列毎に順次出力され、２２クロッ
ク目〜２９クロック目と同様に８クロック毎に水平方向
に隣接する現画像フレームブロックに対応する第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションが順次求められることにな
る。
【０４８６】また、フィールドブロック特定ユニット４
０００においては、ディストーション算出ユニット３０
１０で算出された第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションが
それぞれ８クロック毎に入力され、第１フィールド動き
ベクトルＭＶＦｉ１および第２フィールド動きベクトル
ＭＶＦｉ２が出力される。
０００においては、ディストーション算出ユニット３０
１０で算出された第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションが
それぞれ８クロック毎に入力され、第１フィールド動き
ベクトルＭＶＦｉ１および第２フィールド動きベクトル
ＭＶＦｉ２が出力される。
【０４８７】さらに、フレームブロックディストーショ
ン算出ユニット５０００においても、８クロック毎にフ
レームブロックディストーションが算出され、フレーム
ブロック特定ユニット６０００においても、８クロック
毎にフレーム動きベクトルＭＶＦＲが求められる。すな
わち、実施例１と同様に、第１および第２フィールドブ
ロックディストーション算出処理、第１および第２動き
ベクトルＭＶＦｉ１，ＭＶＦｉ２検出処理、フレームブ
ロックディストーション算出処理、並びに、フレーム動
きベクトルＭＶＦＲ検出処理のパイプライン化が実現さ
れている。
ン算出ユニット５０００においても、８クロック毎にフ
レームブロックディストーションが算出され、フレーム
ブロック特定ユニット６０００においても、８クロック
毎にフレーム動きベクトルＭＶＦＲが求められる。すな
わち、実施例１と同様に、第１および第２フィールドブ
ロックディストーション算出処理、第１および第２動き
ベクトルＭＶＦｉ１，ＭＶＦｉ２検出処理、フレームブ
ロックディストーション算出処理、並びに、フレーム動
きベクトルＭＶＦＲ検出処理のパイプライン化が実現さ
れている。
【０４８８】なお、本実施例２においても、図４４およ
び図４５に示すように、現画像フレームブロック２１０
を（Ｎ×２）行Ｍ列の画素からなる現画像フレームブロ
ック２０２で表し、サーチウィンドウ４１０を（Ｈ×
２）行Ｌ列の画素からなるサーチウィンドウ４０２で表
した場合には、水平方向に隣接した現画像フレームブロ
ックとこの現画像フレームブロックに対応するＭ画素分
水平方向にシフトしたサーチウィンドウから求められる
動きベクトルは、クロックパルス信号ＣＫ１のＭ×Ｎ×
２クロックを１サイクルとして順次求められることは言
うまでもない。
び図４５に示すように、現画像フレームブロック２１０
を（Ｎ×２）行Ｍ列の画素からなる現画像フレームブロ
ック２０２で表し、サーチウィンドウ４１０を（Ｈ×
２）行Ｌ列の画素からなるサーチウィンドウ４０２で表
した場合には、水平方向に隣接した現画像フレームブロ
ックとこの現画像フレームブロックに対応するＭ画素分
水平方向にシフトしたサーチウィンドウから求められる
動きベクトルは、クロックパルス信号ＣＫ１のＭ×Ｎ×
２クロックを１サイクルとして順次求められることは言
うまでもない。
【０４８９】また、本実施例２のフィールドブロックデ
ィストーション算出ユニット３０１０の第１サイドレジ
スタグループ３３１０は、現画像フレームブロック２１
０を（Ｎ×２）行Ｍ列の画素からなる現画像フレームブ
ロック２０２で表し、サーチウィンドウ４１０を（Ｈ×
２）行Ｌ列の画素からなるサーチウィンドウ４０２で表
した場合には、図４６に示すように、第１サイドレジス
タグループ３３１０は、列毎にそれぞれ（Ｎ−１）個の
第１サイドレジスタＳＲ（ｘ，ｙ）が互いに直列に電気
的に接続されて構成され、第２サイドレジスタグループ
３４１０は、列毎にそれぞれ（Ｎ−１）個の第２サイド
レジスタＳＲ（ｘ，ｙ）が互いに直列に電気的に接続さ
れて構成される。また、それぞれの第１および第２サイ
ドレジスタＳＲ（ｘ，ｙ）は、それぞれ隣接する同行の
第１および第２サイドレジスタＳＲ（ｘ，ｙ）と電気的
に接続される。
ィストーション算出ユニット３０１０の第１サイドレジ
スタグループ３３１０は、現画像フレームブロック２１
０を（Ｎ×２）行Ｍ列の画素からなる現画像フレームブ
ロック２０２で表し、サーチウィンドウ４１０を（Ｈ×
２）行Ｌ列の画素からなるサーチウィンドウ４０２で表
した場合には、図４６に示すように、第１サイドレジス
タグループ３３１０は、列毎にそれぞれ（Ｎ−１）個の
第１サイドレジスタＳＲ（ｘ，ｙ）が互いに直列に電気
的に接続されて構成され、第２サイドレジスタグループ
３４１０は、列毎にそれぞれ（Ｎ−１）個の第２サイド
レジスタＳＲ（ｘ，ｙ）が互いに直列に電気的に接続さ
れて構成される。また、それぞれの第１および第２サイ
ドレジスタＳＲ（ｘ，ｙ）は、それぞれ隣接する同行の
第１および第２サイドレジスタＳＲ（ｘ，ｙ）と電気的
に接続される。
【０４９０】（実施例３）図６９〜図７１は本発明に係
る実施例３の動きベクトル探索装置を示す図である。本
実施例では、本発明の特徴部分を具体的に説明する。図
６９に示すように、フィールドブロックディストーショ
ン算出ユニット３０２０は、実施例１のフィールドブロ
ックディストーション算出ユニット３０００における第
１サイドレジスタグループ３３００と第２サイドレジス
タグループ３４００を第３サイドレジスタグループ３５
００により構成したものである。
る実施例３の動きベクトル探索装置を示す図である。本
実施例では、本発明の特徴部分を具体的に説明する。図
６９に示すように、フィールドブロックディストーショ
ン算出ユニット３０２０は、実施例１のフィールドブロ
ックディストーション算出ユニット３０００における第
１サイドレジスタグループ３３００と第２サイドレジス
タグループ３４００を第３サイドレジスタグループ３５
００により構成したものである。
【０４９１】第３サイドレジスタグループ３５００は、
図６９に示すように、４個の第３サイドレジスタ SR(0,3),SR(1,3),SR(2,3),SR(3,3) により構成されている。次に、第３サイドレジスタＳＲ
（ｘ，３）の端子配置およびブロック図を説明する。第
３サイドレジスタＳＲ（ｘ，３）の端子配置は、図５５
に示された中間レジスタ（ｘ，ｙ）の端子配置と同じで
あり、第３サイドレジスタＳＲ（ｘ，５）の基本的なブ
ロック図は、図５６に示された中間レジスタＩＰ（ｘ，
ｙ）のブロック図と同じになる。
図６９に示すように、４個の第３サイドレジスタ SR(0,3),SR(1,3),SR(2,3),SR(3,3) により構成されている。次に、第３サイドレジスタＳＲ
（ｘ，３）の端子配置およびブロック図を説明する。第
３サイドレジスタＳＲ（ｘ，３）の端子配置は、図５５
に示された中間レジスタ（ｘ，ｙ）の端子配置と同じで
あり、第３サイドレジスタＳＲ（ｘ，５）の基本的なブ
ロック図は、図５６に示された中間レジスタＩＰ（ｘ，
ｙ）のブロック図と同じになる。
【０４９２】ここで、転送方向選択部３６００のセレク
タ３６０１の入力端子Ａは、入力端子ＹＤｉを介して同
列のプロセッサエレメントＰＥ（ｘ，２）または入力レ
ジスタＩＲ（３，２）の出力端子ＹＤｏに電気的に接続
される。セレクタ３６０１の入力端子Ｂは、入力端子Ｙ
Ｕｉを介して同列のプロセッサエレメントＰＥ（ｘ，
０）または入力レジスタＩＲ（３，０）の出力端子ＹＵ
ｏに電気的に接続される。セレクタ３６０１の入力端子
Ｃは、入力端子ＹＬｉを介して同行の第３サイドレジス
タＳＲ（ｘ＋１，３）の出力端子ＹＬｏに電気的に接続
される。
タ３６０１の入力端子Ａは、入力端子ＹＤｉを介して同
列のプロセッサエレメントＰＥ（ｘ，２）または入力レ
ジスタＩＲ（３，２）の出力端子ＹＤｏに電気的に接続
される。セレクタ３６０１の入力端子Ｂは、入力端子Ｙ
Ｕｉを介して同列のプロセッサエレメントＰＥ（ｘ，
０）または入力レジスタＩＲ（３，０）の出力端子ＹＵ
ｏに電気的に接続される。セレクタ３６０１の入力端子
Ｃは、入力端子ＹＬｉを介して同行の第３サイドレジス
タＳＲ（ｘ＋１，３）の出力端子ＹＬｏに電気的に接続
される。
【０４９３】また、出力端子ＹＵｏは、同列のプロセッ
サエレメントＰＥ（ｘ，２）または入力レジスタＩＲ
（３，２）の入力端子ＹＵｉに電気的に接続される。出
力端子ＹＤｏは、同列のプロセッサエレメントＰＥ
（ｘ，０）または入力レジスタＩＲ（３，０）の入力端
子ＹＤｉに電気的に接続される。出力端子ＹＬｏは、同
行の第３サイドレジスタＳＲ（ｘ−１，３）の入力端子
ＹＬｉに電気的に接続される。
サエレメントＰＥ（ｘ，２）または入力レジスタＩＲ
（３，２）の入力端子ＹＵｉに電気的に接続される。出
力端子ＹＤｏは、同列のプロセッサエレメントＰＥ
（ｘ，０）または入力レジスタＩＲ（３，０）の入力端
子ＹＤｉに電気的に接続される。出力端子ＹＬｏは、同
行の第３サイドレジスタＳＲ（ｘ−１，３）の入力端子
ＹＬｉに電気的に接続される。
【０４９４】すなわち、各第３サイドレジスタＳＲ
（ｘ，３）は、１行目および３行目の同列のプロセッサ
エレメントＰＥ（ｘ，ｙ）または入力レジスタＩＲ
（３，ｙ）と電気的に接続され、列毎に配線がリング状
に形成される。各第３サイドレジスタＳＲ（ｘ，３）
は、１行目の同列のプロセッサエレメントＰＥ（ｘ，
０）または入力レジスタＩＲ（３，０）との間でサーチ
ウィンドウの画素データを転送するとともに、３行目の
同列のプロセッサエレメントＰＥ（ｘ，２）または入力
レジスタＩＲ（３，２）との間でサーチウィンドウの画
素データを転送する。
（ｘ，３）は、１行目および３行目の同列のプロセッサ
エレメントＰＥ（ｘ，ｙ）または入力レジスタＩＲ
（３，ｙ）と電気的に接続され、列毎に配線がリング状
に形成される。各第３サイドレジスタＳＲ（ｘ，３）
は、１行目の同列のプロセッサエレメントＰＥ（ｘ，
０）または入力レジスタＩＲ（３，０）との間でサーチ
ウィンドウの画素データを転送するとともに、３行目の
同列のプロセッサエレメントＰＥ（ｘ，２）または入力
レジスタＩＲ（３，２）との間でサーチウィンドウの画
素データを転送する。
【０４９５】このため、実施例１では、図１０における
上方向に画素データを転送する場合には、第１サイドレ
ジスタグループ３３００が画素データを一時的に記憶す
るバッファとなり、図１０における下方向に画素データ
を転送する場合には、第２サイドレジスタグループ３４
００が画素データを一時的に記憶するバッファとなるよ
うに、プロセッサエレメントＰＥ（ｘ，ｙ）からなる２
次元配列プロセッサグループ３１００の両側に各サイド
レジスタＳＲ（ｘ，ｙ）を配置したが、本実施例３で
は、２次元配列プロセッサグループ３１００の片側に各
第３サイドレジスタＳＲ（ｘ，３）を配置すればよく、
回路規模を半減することができる。
上方向に画素データを転送する場合には、第１サイドレ
ジスタグループ３３００が画素データを一時的に記憶す
るバッファとなり、図１０における下方向に画素データ
を転送する場合には、第２サイドレジスタグループ３４
００が画素データを一時的に記憶するバッファとなるよ
うに、プロセッサエレメントＰＥ（ｘ，ｙ）からなる２
次元配列プロセッサグループ３１００の両側に各サイド
レジスタＳＲ（ｘ，ｙ）を配置したが、本実施例３で
は、２次元配列プロセッサグループ３１００の片側に各
第３サイドレジスタＳＲ（ｘ，３）を配置すればよく、
回路規模を半減することができる。
【０４９６】なお、本実施例３における動きベクトルを
求める動作は、図５〜図９に示されたタイムチャートに
基づいて実施例１と同様に行われることはいうまでもな
い。また、本実施例３の第３サイドレジスタＳＲ（ｘ，
ｙ）は、実施例２のフィールドブロックディストーショ
ン算出ユニット３０１０にも適用され、図７０に示すよ
うに、現画像フレームブロック２１０を（Ｎ×２）行Ｍ
列で表すと、第３サイドレジスタグループ３５０１は、
列毎に互いに直列に電気的に接続された（Ｎ−１）個の
第３サイドレジスタＳＲ（ｘ，ｙ）によって構成され
る。また、それぞれの行の第３サイドレジスタＳＲ
（ｘ，ｙ）は、同行の第３サイドレジスタＳＲ（ｘ，
ｙ）と電気的に接続される。
求める動作は、図５〜図９に示されたタイムチャートに
基づいて実施例１と同様に行われることはいうまでもな
い。また、本実施例３の第３サイドレジスタＳＲ（ｘ，
ｙ）は、実施例２のフィールドブロックディストーショ
ン算出ユニット３０１０にも適用され、図７０に示すよ
うに、現画像フレームブロック２１０を（Ｎ×２）行Ｍ
列で表すと、第３サイドレジスタグループ３５０１は、
列毎に互いに直列に電気的に接続された（Ｎ−１）個の
第３サイドレジスタＳＲ（ｘ，ｙ）によって構成され
る。また、それぞれの行の第３サイドレジスタＳＲ
（ｘ，ｙ）は、同行の第３サイドレジスタＳＲ（ｘ，
ｙ）と電気的に接続される。
【０４９７】さらに、実際に回路を構成する場合には、
例えば、図７１に示すように、２次元配列プロセッサグ
ループ３１０１のそれぞれの列の間に列毎に各プロセッ
サエレメントＰＥ（ｘ，ｙ）、各中間レジスタＩＰ
（ｘ，ｙ）および各第３サイドレジスタＳＲ（ｘ，ｙ）
間の距離を均一に配置することで、短い転送バスを形成
することできるので、誤りの少ない安定した回路を構成
することができるとともに、回路規模を小さくすること
ができる。
例えば、図７１に示すように、２次元配列プロセッサグ
ループ３１０１のそれぞれの列の間に列毎に各プロセッ
サエレメントＰＥ（ｘ，ｙ）、各中間レジスタＩＰ
（ｘ，ｙ）および各第３サイドレジスタＳＲ（ｘ，ｙ）
間の距離を均一に配置することで、短い転送バスを形成
することできるので、誤りの少ない安定した回路を構成
することができるとともに、回路規模を小さくすること
ができる。
【０４９８】（実施例４）図７２および図７３は本発明
に係る実施例４の動きベクトル探索装置を示す図であ
る。本実施例４では、本発明の特徴部分を具体的に説明
する。実施例２においては、フィールドブロックディス
トーション算出ユニット３０１０の中間レジスタＩＰ
（ｘ，ｙ）は、１行置きに、かつ、１列置きに配置され
たが、これらの配置は不均等に分散して配置してもよ
い。
に係る実施例４の動きベクトル探索装置を示す図であ
る。本実施例４では、本発明の特徴部分を具体的に説明
する。実施例２においては、フィールドブロックディス
トーション算出ユニット３０１０の中間レジスタＩＰ
（ｘ，ｙ）は、１行置きに、かつ、１列置きに配置され
たが、これらの配置は不均等に分散して配置してもよ
い。
【０４９９】例えば、図７２に示すように、フィールド
ブロックディストーション算出ユニット３０３０は、２
次元配列プロセッサグループ３１３０をプロセッサエレ
メントＰＥ（ｘ，ｙ）および中間レジスタＩＰ（ｘ，
ｙ）からなる１３行１３列のマトリックス状に配置し、
さらに、２次元配列プロセッサグループ３１３０の右側
に１３個の入力レジスタＩＲ（ｘ，ｙ）からなる入力レ
ジスタグループ３２３０を配置し、２次元配列プロセッ
サグループ３１３０の上下にそれぞれ１４個の第１また
は第２サイドレジスタＳＲ（ｘ，ｙ）からなる第１サイ
ドレジスタグループ３３３０および第２サイドレジスタ
グループ３４３０を配置したものである。ここで、プロ
セッサエレメントＰＥ（ｘ，ｙ）は斜線で示されてお
り、また、各レジスタ（ｘ，ｙ）は無地で示されてい
る。
ブロックディストーション算出ユニット３０３０は、２
次元配列プロセッサグループ３１３０をプロセッサエレ
メントＰＥ（ｘ，ｙ）および中間レジスタＩＰ（ｘ，
ｙ）からなる１３行１３列のマトリックス状に配置し、
さらに、２次元配列プロセッサグループ３１３０の右側
に１３個の入力レジスタＩＲ（ｘ，ｙ）からなる入力レ
ジスタグループ３２３０を配置し、２次元配列プロセッ
サグループ３１３０の上下にそれぞれ１４個の第１また
は第２サイドレジスタＳＲ（ｘ，ｙ）からなる第１サイ
ドレジスタグループ３３３０および第２サイドレジスタ
グループ３４３０を配置したものである。ここで、プロ
セッサエレメントＰＥ（ｘ，ｙ）は斜線で示されてお
り、また、各レジスタ（ｘ，ｙ）は無地で示されてい
る。
【０５００】また、図７３に示すように、フィールドブ
ロックディストーション算出ユニット３０４０は、２次
元配列プロセッサグループ３１４０をプロセッサエレメ
ントＰＥ（ｘ，ｙ）および中間レジスタＩＰ（ｘ，ｙ）
からなる１３行１３列のマトリックス状に配置し、さら
に、２次元配列プロセッサグループ３１４０の右側に１
３個の入力レジスタＩＲ（ｘ，ｙ）からなる入力レジス
タグループ３２４０を配置し、２次元配列プロセッサグ
ループ３１４０の下側に１４個の第３サイドレジスタＳ
Ｒ（ｘ，ｙ）からなる第３サイドレジスタグループ３５
４０を配置したものである。ここで、プロセッサエレメ
ントＰＥ（ｘ，ｙ）は斜線で示されており、また、各レ
ジスタ（ｘ，ｙ）は無地で示されている。
ロックディストーション算出ユニット３０４０は、２次
元配列プロセッサグループ３１４０をプロセッサエレメ
ントＰＥ（ｘ，ｙ）および中間レジスタＩＰ（ｘ，ｙ）
からなる１３行１３列のマトリックス状に配置し、さら
に、２次元配列プロセッサグループ３１４０の右側に１
３個の入力レジスタＩＲ（ｘ，ｙ）からなる入力レジス
タグループ３２４０を配置し、２次元配列プロセッサグ
ループ３１４０の下側に１４個の第３サイドレジスタＳ
Ｒ（ｘ，ｙ）からなる第３サイドレジスタグループ３５
４０を配置したものである。ここで、プロセッサエレメ
ントＰＥ（ｘ，ｙ）は斜線で示されており、また、各レ
ジスタ（ｘ，ｙ）は無地で示されている。
【０５０１】２次元配列プロセッサグループ３１３０お
よび３１４０は、動きベクトルが（０，０）となる位置
を中心にプロセッサエレメントＰＥ（ｘ，ｙ）を密に配
置し、この中心から離れるに従ってプロセッサエレメン
トＰＥ（ｘ，ｙ）の密度を減らしている。このため、動
きの大きい画像に対しては、広い探索範囲から動きベク
トルを求めることができるとともに、動きの少ない画像
に対しては、予測精度の高い動きベクトルを求めること
ができる。
よび３１４０は、動きベクトルが（０，０）となる位置
を中心にプロセッサエレメントＰＥ（ｘ，ｙ）を密に配
置し、この中心から離れるに従ってプロセッサエレメン
トＰＥ（ｘ，ｙ）の密度を減らしている。このため、動
きの大きい画像に対しては、広い探索範囲から動きベク
トルを求めることができるとともに、動きの少ない画像
に対しては、予測精度の高い動きベクトルを求めること
ができる。
【０５０２】
【発明の効果】請求項１記載の発明によれば、フィール
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を小さくすることができる。ま
た、演算器の数を（Ｈ−Ｎ＋１）×（ＬーＭ＋１）個よ
りも少なくすることができるので、演算器の数を削減す
ることにより、回路規模を小さくすることができ、か
つ、広い範囲で簡略的な探索方法で動きベクトルを求め
ることができる。
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を小さくすることができる。ま
た、演算器の数を（Ｈ−Ｎ＋１）×（ＬーＭ＋１）個よ
りも少なくすることができるので、演算器の数を削減す
ることにより、回路規模を小さくすることができ、か
つ、広い範囲で簡略的な探索方法で動きベクトルを求め
ることができる。
【０５０３】請求項２記載の発明によれば、（Ｈ−Ｎ＋
１）×（Ｌ−Ｍ＋１）個の候補ブロックに対応したディ
ストーションを算出することができるので、確実に全点
探索法により予測精度の高い第１および第２フィールド
動きベクトル、並びに、フレーム動きベクトルを求める
ことができる。請求項３記載の発明によれば、サーチウ
ィンドウデータ転送手段の各レジスタとフィールドブロ
ックディストーション算出手段の各演算器を共通制御信
号によって同一時刻に同一動作を行うように制御するこ
とができるので、演算処理の並列化による高速処理を行
うことができる。
１）×（Ｌ−Ｍ＋１）個の候補ブロックに対応したディ
ストーションを算出することができるので、確実に全点
探索法により予測精度の高い第１および第２フィールド
動きベクトル、並びに、フレーム動きベクトルを求める
ことができる。請求項３記載の発明によれば、サーチウ
ィンドウデータ転送手段の各レジスタとフィールドブロ
ックディストーション算出手段の各演算器を共通制御信
号によって同一時刻に同一動作を行うように制御するこ
とができるので、演算処理の並列化による高速処理を行
うことができる。
【０５０４】請求項４記載の発明によれば、サイドレジ
スタユニットを、フィールドブロックディストーション
算出手段と同じレジスタで構成することができるので、
回路を容易に構成することができる。請求項５記載の発
明によれば、サイドレジスタユニットを、フィールドブ
ロックディストーション算出手段と同じレジスタで構成
することができるので、回路を容易に構成することがで
きる。また、フィールドブロックディストーション算出
手段の各レジスタおよび入力レジスタユニットの各レジ
スタとサイドレジスタユニットのレジスタを列毎にリン
グ状に電気的に接続することができるので、請求項４記
載のサイドレジスタユニットの半数のレジスタでサイド
レジスタユニットを構成することができる。さらに、各
列毎にリング状に接続された各レジスタ間の距離を均一
に配置することができるので、各レジスタ間に短い転送
バスを形成することができるとともに、各レジスタ間の
転送時間を均一にすることができる。従って、誤りの少
ない安定した回路を形成することができるとともに、回
路規模を小さくすることができる。
スタユニットを、フィールドブロックディストーション
算出手段と同じレジスタで構成することができるので、
回路を容易に構成することができる。請求項５記載の発
明によれば、サイドレジスタユニットを、フィールドブ
ロックディストーション算出手段と同じレジスタで構成
することができるので、回路を容易に構成することがで
きる。また、フィールドブロックディストーション算出
手段の各レジスタおよび入力レジスタユニットの各レジ
スタとサイドレジスタユニットのレジスタを列毎にリン
グ状に電気的に接続することができるので、請求項４記
載のサイドレジスタユニットの半数のレジスタでサイド
レジスタユニットを構成することができる。さらに、各
列毎にリング状に接続された各レジスタ間の距離を均一
に配置することができるので、各レジスタ間に短い転送
バスを形成することができるとともに、各レジスタ間の
転送時間を均一にすることができる。従って、誤りの少
ない安定した回路を形成することができるとともに、回
路規模を小さくすることができる。
【０５０５】請求項６記載の発明によれば、レジスタの
第２フリップフロップにラッチされたサーチウィンドウ
の画素データと現画像ブロックデータ出力手段によって
出力された画素データに基づいて局所ディストーション
算出ユニットで算出された局所ディストーションと局所
ディストーション総和ユニットの第２フリップフロップ
にラッチされたデータとの累積演算を加算器によって行
うことができるので、レジスタの第１フリップフロップ
および局所ディストーション総和ユニットの第１フリッ
プフロップでは、同一の現画像フィールドブロックに対
応するデータを保持するとともに、レジスタの第２フリ
ップフロップおよび局所ディストーション総和ユニット
の第２フリップフロップにおいても、それぞれ第１フリ
ップフロップと異なる同一の現画像フィールドブロック
に対応するデータを保持することができる。このため、
第１フィールドブロックディストーションおよび第２フ
ィールドブロックディストーションをそれぞれ時分割で
算出することができる。また、直列に電気的に接続され
た２つのフリップフロップによってレジスタおよび局所
ディストーション総和ユニットを構成することができる
ので、容易に回路を構成することができる。
第２フリップフロップにラッチされたサーチウィンドウ
の画素データと現画像ブロックデータ出力手段によって
出力された画素データに基づいて局所ディストーション
算出ユニットで算出された局所ディストーションと局所
ディストーション総和ユニットの第２フリップフロップ
にラッチされたデータとの累積演算を加算器によって行
うことができるので、レジスタの第１フリップフロップ
および局所ディストーション総和ユニットの第１フリッ
プフロップでは、同一の現画像フィールドブロックに対
応するデータを保持するとともに、レジスタの第２フリ
ップフロップおよび局所ディストーション総和ユニット
の第２フリップフロップにおいても、それぞれ第１フリ
ップフロップと異なる同一の現画像フィールドブロック
に対応するデータを保持することができる。このため、
第１フィールドブロックディストーションおよび第２フ
ィールドブロックディストーションをそれぞれ時分割で
算出することができる。また、直列に電気的に接続され
た２つのフリップフロップによってレジスタおよび局所
ディストーション総和ユニットを構成することができる
ので、容易に回路を構成することができる。
【０５０６】請求項７記載の発明によれば、レジスタ、
局所ディストーション総和ユニットおよびディストーシ
ョン転送ユニットのそれぞれの第１フリップフロップで
は、同一の現画像フィールドブロックに対応するデータ
を保持するとともに、レジスタ、局所ディストーション
総和ユニットおよびディストーション転送ユニットのそ
れぞれの第２フリップフロップにおいても、それぞれ第
１フリップフロップに保持されたデータと異なる同一の
現画像フィールドブロックに対応するデータを保持する
ことができる。このため、第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションをそれぞれ時分割で出力することができる。ま
た、直列に電気的に接続された２つのフリップフロップ
によってディストーション転送ユニットを構成すること
ができるので、容易に回路を構成することができる。
局所ディストーション総和ユニットおよびディストーシ
ョン転送ユニットのそれぞれの第１フリップフロップで
は、同一の現画像フィールドブロックに対応するデータ
を保持するとともに、レジスタ、局所ディストーション
総和ユニットおよびディストーション転送ユニットのそ
れぞれの第２フリップフロップにおいても、それぞれ第
１フリップフロップに保持されたデータと異なる同一の
現画像フィールドブロックに対応するデータを保持する
ことができる。このため、第１フィールドブロックディ
ストーションおよび第２フィールドブロックディストー
ションをそれぞれ時分割で出力することができる。ま
た、直列に電気的に接続された２つのフリップフロップ
によってディストーション転送ユニットを構成すること
ができるので、容易に回路を構成することができる。
【０５０７】請求項８記載の発明によれば、サーチウィ
ンドウ内で垂直方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の行に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。従って、フレームブ
ロックディストーション算出の回路規模を小さくするこ
とができる。
ンドウ内で垂直方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の行に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。従って、フレームブ
ロックディストーション算出の回路規模を小さくするこ
とができる。
【０５０８】請求項９記載の発明によれば、サーチウィ
ンドウ内で水平方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の列に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。従って、フレームブ
ロックディストーションを算出する回路の規模を小さく
することができる。
ンドウ内で水平方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の列に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。従って、フレームブ
ロックディストーションを算出する回路の規模を小さく
することができる。
【０５０９】請求項１０記載の発明によれば、同時に入
力された第１または第２フィールドブロックディストー
ションに基づいて、フィールドブロックディストーショ
ン算出手段の各演算器の配置位置に対応する第１または
第２フィールド候補ブロックの垂直方向の位置を特定す
ることができるとともに、第１または第２フィールドブ
ロックディストーションがフィールドブロック特定手段
に入力された順番に基づいて、フィールドブロックディ
ストーション算出手段の各演算器の配置位置に対応する
第１または第２フィールド候補ブロックの水平方向の位
置を特定することができる。従って、最小の第１および
第２フィールドブロックディストーションが検出された
演算器の配置位置に基づいて、それぞれ第１フィールド
動きベクトルおよび第２フィールド動きベクトルを容易
に特定することができる。
力された第１または第２フィールドブロックディストー
ションに基づいて、フィールドブロックディストーショ
ン算出手段の各演算器の配置位置に対応する第１または
第２フィールド候補ブロックの垂直方向の位置を特定す
ることができるとともに、第１または第２フィールドブ
ロックディストーションがフィールドブロック特定手段
に入力された順番に基づいて、フィールドブロックディ
ストーション算出手段の各演算器の配置位置に対応する
第１または第２フィールド候補ブロックの水平方向の位
置を特定することができる。従って、最小の第１および
第２フィールドブロックディストーションが検出された
演算器の配置位置に基づいて、それぞれ第１フィールド
動きベクトルおよび第２フィールド動きベクトルを容易
に特定することができる。
【０５１０】請求項１１記載の発明によれば、同時に入
力された第１または第２フィールドブロックディストー
ションに基づいて、フィールドブロックディストーショ
ン算出手段の各演算器の配置位置に対応する第１または
第２フィールド候補ブロックの水平方向の位置を特定す
ることができるとともに、第１または第２フィールドブ
ロックディストーションがフィールドブロック特定手段
に入力された順番に基づいて、フィールドブロックディ
ストーション算出手段の各演算器の配置位置に対応する
第１または第２フィールド候補ブロックの垂直方向の位
置を特定することができる。従って、最小の第１および
第２フィールドブロックディストーションが検出された
演算器の配置位置に基づいて、それぞれ第１フィールド
動きベクトルおよび第２フィールド動きベクトルを容易
に特定することができる。
力された第１または第２フィールドブロックディストー
ションに基づいて、フィールドブロックディストーショ
ン算出手段の各演算器の配置位置に対応する第１または
第２フィールド候補ブロックの水平方向の位置を特定す
ることができるとともに、第１または第２フィールドブ
ロックディストーションがフィールドブロック特定手段
に入力された順番に基づいて、フィールドブロックディ
ストーション算出手段の各演算器の配置位置に対応する
第１または第２フィールド候補ブロックの垂直方向の位
置を特定することができる。従って、最小の第１および
第２フィールドブロックディストーションが検出された
演算器の配置位置に基づいて、それぞれ第１フィールド
動きベクトルおよび第２フィールド動きベクトルを容易
に特定することができる。
【０５１１】請求項１２記載の発明によれば、同一行の
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器のディスト
ーション転送ユニットを介して一方向に転送し、同一行
の一端の演算器のディストーション転送ユニットからフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にそれぞれ第１および第２フィー
ルドブロックディストーションを転送することができる
ので、第１および第２フィールドブロックディストーシ
ョンを転送する方向にフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段を容易に
ユニットとして配置することができる。
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器のディスト
ーション転送ユニットを介して一方向に転送し、同一行
の一端の演算器のディストーション転送ユニットからフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にそれぞれ第１および第２フィー
ルドブロックディストーションを転送することができる
ので、第１および第２フィールドブロックディストーシ
ョンを転送する方向にフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段を容易に
ユニットとして配置することができる。
【０５１２】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する行数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一行の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する行数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一行の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
【０５１３】請求項１３記載の発明によれば、同一列の
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器のディスト
ーション転送ユニットを介して一方向に転送し、同一列
の一端の演算器のディストーション転送ユニットからフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にそれぞれ第１および第２フィー
ルドブロックディストーションを転送することができる
ので、第１および第２フィールドブロックディストーシ
ョンを転送する方向にフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段を容易に
ユニットとして配置することができる。
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器のディスト
ーション転送ユニットを介して一方向に転送し、同一列
の一端の演算器のディストーション転送ユニットからフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にそれぞれ第１および第２フィー
ルドブロックディストーションを転送することができる
ので、第１および第２フィールドブロックディストーシ
ョンを転送する方向にフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段を容易に
ユニットとして配置することができる。
【０５１４】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する列数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一列の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックディストーションを出力する転送
バスを演算器の存在する列数に削減することができると
ともに、短い転送バスを形成することができる。さら
に、同一列の各演算器のディストーション転送ユニット
の間にも短い転送バスを形成することができるので、各
演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
【０５１５】請求項１４記載の発明によれば、フィール
ドブロックディストーション算出手段によって、第１現
画像フレームブロックに隣接する第２現画像フレームブ
ロックの第１および第２フィールドブロックディストー
ションを前記第４転送制御手段の１サイクルの動作毎に
順次求めることができる。また、第１サーチウィンドウ
と第２サーチウィンドウとで共通する画素データを重複
することなく第２サーチウィンドウの画素データをサー
チウィンドウデータ出力手段から出力することができる
ので、第２サーチウィンドウのデータを始めから出力し
直す必要がなく、処理効率を大幅に向上させることがで
きる。
ドブロックディストーション算出手段によって、第１現
画像フレームブロックに隣接する第２現画像フレームブ
ロックの第１および第２フィールドブロックディストー
ションを前記第４転送制御手段の１サイクルの動作毎に
順次求めることができる。また、第１サーチウィンドウ
と第２サーチウィンドウとで共通する画素データを重複
することなく第２サーチウィンドウの画素データをサー
チウィンドウデータ出力手段から出力することができる
ので、第２サーチウィンドウのデータを始めから出力し
直す必要がなく、処理効率を大幅に向上させることがで
きる。
【０５１６】請求項１５記載の発明によれば、同一パリ
ティーフェーズの現画像フレームブロックおよびサーチ
ウィンドウのフレーム候補ブロックに対して、第１フィ
ールド動きベクトル、第２フィールド動きベクトルおよ
びフレーム動きベクトルをそれぞれ求めることができ
る。請求項１６の発明によれば、異パリティーフェーズ
の現画像フレームブロックおよびサーチウィンドウのフ
レーム候補ブロックに対して、第１フィールド動きベク
トル、第２フィールド動きベクトルおよびフレーム動き
ベクトルをそれぞれ求めることができる。
ティーフェーズの現画像フレームブロックおよびサーチ
ウィンドウのフレーム候補ブロックに対して、第１フィ
ールド動きベクトル、第２フィールド動きベクトルおよ
びフレーム動きベクトルをそれぞれ求めることができ
る。請求項１６の発明によれば、異パリティーフェーズ
の現画像フレームブロックおよびサーチウィンドウのフ
レーム候補ブロックに対して、第１フィールド動きベク
トル、第２フィールド動きベクトルおよびフレーム動き
ベクトルをそれぞれ求めることができる。
【図１】本発明に係る実施例１の動きベクトル探索装置
の構成を示す図である。
の構成を示す図である。
【図２】現画像１００上の現画像フレームブロック２０
０並びに前符号化画像３００上のサーチウィンドウ４０
０および複数のフレーム候補ブロック５００を示す図で
ある。
０並びに前符号化画像３００上のサーチウィンドウ４０
０および複数のフレーム候補ブロック５００を示す図で
ある。
【図３】現画像１００上の現画像フレームブロック２０
０および前符号化画像３００上のサーチウィンドウ４０
０を示す図である。
０および前符号化画像３００上のサーチウィンドウ４０
０を示す図である。
【図４】信号出力ユニット７０００から各ユニットに出
力される信号を示すブロック図である。
力される信号を示すブロック図である。
【図５】フィールドブロックディストーション算出ユニ
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
【図６】フィールドブロックディストーション算出ユニ
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
【図７】フィールドブロック特定ユニット４０００にお
いて最小の第１および第２フィールドブロックディスト
ーション並びに第１および第２フィールド動きベクトル
を特定するタイムチャートを示す図である。
いて最小の第１および第２フィールドブロックディスト
ーション並びに第１および第２フィールド動きベクトル
を特定するタイムチャートを示す図である。
【図８】フレームブロックディストーション算出ユニッ
ト５０００においてフレームブロックディストーション
を求めるとともに、フレームブロック特定ユニット６０
００において最小のフレームブロックディストーション
およびフレーム動きベクトルを特定するタイムチャート
を示す図である。
ト５０００においてフレームブロックディストーション
を求めるとともに、フレームブロック特定ユニット６０
００において最小のフレームブロックディストーション
およびフレーム動きベクトルを特定するタイムチャート
を示す図である。
【図９】フィールドブロックディストーション算出ユニ
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
ット３０００において第１および第２フィールドブロッ
クディストーションを算出するタイムチャートを示す図
である。
【図１０】フィールドブロックディストーション算出ユ
ニット３０００の構成を示す図である。
ニット３０００の構成を示す図である。
【図１１】プロセッサエレメントＰＥ（ｘ，ｙ）の端子
配置を示す図である。
配置を示す図である。
【図１２】プロセッサエレメントＰＥ（ｘ，ｙ）の構成
を示すブロック図である。
を示すブロック図である。
【図１３】入力レジスタＩＲ（３，１）の端子配置を示
す図である。
す図である。
【図１４】入力レジスタＩＲ（３，１）の構成を示すブ
ロック図である。
ロック図である。
【図１５】入力レジスタＩＲ（３，０）および入力レジ
スタＩＲ（３，２）の端子配置を示す図である。
スタＩＲ（３，２）の端子配置を示す図である。
【図１６】入力レジスタＩＲ（３，０）および入力レジ
スタＩＲ（３，２）の構成を示すブロック図である。
スタＩＲ（３，２）の構成を示すブロック図である。
【図１７】第１サイドレジスタＳＲ（ｘ，−１）の端子
配置を示す図である。
配置を示す図である。
【図１８】第１サイドレジスタＳＲ（ｘ，−１）の構成
を示すブロック図である。
を示すブロック図である。
【図１９】第２サイドレジスタＳＲ（ｘ，３）の端子配
置を示す図である。
置を示す図である。
【図２０】第２サイドレジスタＳＲ（ｘ，３）の構成を
示すブロック図である。
示すブロック図である。
【図２１】フィールドブロック特定ユニット４０００の
構成を示すブロック図である。
構成を示すブロック図である。
【図２２】セレクタ付きフリップフロップ４４００の構
成を示すブロック図である。
成を示すブロック図である。
【図２３】フレームブロックディストーション算出ユニ
ット５０００の構成を示すブロック図である。
ット５０００の構成を示すブロック図である。
【図２４】フレームブロック特定ユニット６０００の構
成を示すブロック図である。
成を示すブロック図である。
【図２５】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の１クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図２６】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の２クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の２クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図２７】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の３クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の３クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図２８】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の４クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の４クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図２９】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の５クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の５クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図３０】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の６クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の６クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図３１】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の７クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の７クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図３２】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の８クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
ックパルス信号ＣＫ１の８クロック目のフィールドブロ
ックディストーション算出ユニット３０００におけるサ
ーチウィンドウ４００の画素データの転送状態を示す図
である。
【図３３】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１４クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１４クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３４】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１５クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１５クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３５】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１６クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１６クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３６】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１７クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１７クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３７】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１８クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１８クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３８】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の１９クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の１９クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図３９】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の２０クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の２０クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図４０】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の２１クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の２１クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４００の画素データの転送状態を示す
図である。
【図４１】図５〜図９に示されたタイムチャートのクロ
ックパルス信号ＣＫ１の２２クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４０１の画素データの転送状態を示す
図である。
ックパルス信号ＣＫ１の２２クロック目のフィールドブ
ロックディストーション算出ユニット３０００における
サーチウィンドウ４０１の画素データの転送状態を示す
図である。
【図４２】現画像フレームブロック２００に対して水平
方向に隣接する現画像フレームブロック２０１とサーチ
ウィンドウ４００に対して水平方向に２画素分シフトし
たサーチウィンドウ４０１を示す図である。
方向に隣接する現画像フレームブロック２０１とサーチ
ウィンドウ４００に対して水平方向に２画素分シフトし
たサーチウィンドウ４０１を示す図である。
【図４３】第１および第２フィールドブロックディスト
ーション算出処理、第１および第２フィールド動きベク
トル特定処理、並びに、フレームブロックディストーシ
ョン算出処理およびフレーム動きベクトル特定処理のパ
イプライン化を示す図である。
ーション算出処理、第１および第２フィールド動きベク
トル特定処理、並びに、フレームブロックディストーシ
ョン算出処理およびフレーム動きベクトル特定処理のパ
イプライン化を示す図である。
【図４４】（Ｎ×２）行Ｍ列の現画像フレームブロック
２０２に対して水平方向に隣接する現画像フレームブロ
ックを示す図である。
２０２に対して水平方向に隣接する現画像フレームブロ
ックを示す図である。
【図４５】（Ｎ×２）行Ｍ列の現画像フレームブロック
２０２に対して水平方向に隣接する現画像フレームブロ
ックおよびこれらの現画像フレームブロックに対応して
列方向にＭ画素毎にシフトした（Ｈ×２）行Ｌ列のサー
チウィンドウを示す図である。
２０２に対して水平方向に隣接する現画像フレームブロ
ックおよびこれらの現画像フレームブロックに対応して
列方向にＭ画素毎にシフトした（Ｈ×２）行Ｌ列のサー
チウィンドウを示す図である。
【図４６】（Ｎ×２）行Ｍ列の現画像フレームブロック
２０２に対応する第１サイドレジスタグループ３３０１
および第２サイドレジスタグループ３４０１の構成を示
す図である。
２０２に対応する第１サイドレジスタグループ３３０１
および第２サイドレジスタグループ３４０１の構成を示
す図である。
【図４７】本発明に係る実施例２の動きベクトル探索装
置の構成を示す図である。
置の構成を示す図である。
【図４８】現画像１００上の現画像フレームブロック２
１０および前符号化画像３００上のサーチウィンドウ４
１０を示す図である。
１０および前符号化画像３００上のサーチウィンドウ４
１０を示す図である。
【図４９】信号出力ユニット７０１０から各ユニットに
出力される信号を示すブロック図である。
出力される信号を示すブロック図である。
【図５０】フィールドブロックディストーション算出ユ
ニット３０１０において第１および第２フィールドブロ
ックディストーションを算出するタイムチャートを示す
図である。
ニット３０１０において第１および第２フィールドブロ
ックディストーションを算出するタイムチャートを示す
図である。
【図５１】フィールドブロックディストーション算出ユ
ニット３０１０において第１および第２フィールドブロ
ックディストーションを算出するタイムチャートを示す
図である。
ニット３０１０において第１および第２フィールドブロ
ックディストーションを算出するタイムチャートを示す
図である。
【図５２】フィールドブロック特定ユニット４０００に
おいて最小の第１および第２フィールドブロックディス
トーション並びに第１および第２フィールド動きベクト
ルを特定するタイムチャートを示す図である。
おいて最小の第１および第２フィールドブロックディス
トーション並びに第１および第２フィールド動きベクト
ルを特定するタイムチャートを示す図である。
【図５３】フレームブロックディストーション算出ユニ
ット５０００においてフレームブロックディストーショ
ンを求めるとともに、フレームブロック特定ユニット６
０００において最小のフレームブロックディストーショ
ンおよびフレーム動きベクトルを特定するタイムチャー
トを示す図である。
ット５０００においてフレームブロックディストーショ
ンを求めるとともに、フレームブロック特定ユニット６
０００において最小のフレームブロックディストーショ
ンおよびフレーム動きベクトルを特定するタイムチャー
トを示す図である。
【図５４】フィールドブロックディストーション算出ユ
ニット３０１０の構成を示す図である。
ニット３０１０の構成を示す図である。
【図５５】中間レジスタＩＰ（ｘ，ｙ）の端子配置を示
す図である。
す図である。
【図５６】中間レジスタＩＰ（ｘ，ｙ）の構成を示すブ
ロック図である。
ロック図である。
【図５７】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の１クロック目のフィールド
ブロックディストーション算出ユニット３０１０におけ
るサーチウィンドウ４１０の画素データの転送状態を示
す図である。
クロックパルス信号ＣＫ１の１クロック目のフィールド
ブロックディストーション算出ユニット３０１０におけ
るサーチウィンドウ４１０の画素データの転送状態を示
す図である。
【図５８】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２クロック目のフィールド
ブロックディストーション算出ユニット３０１０におけ
るサーチウィンドウ４１０の画素データの転送状態を示
す図である。
クロックパルス信号ＣＫ１の２クロック目のフィールド
ブロックディストーション算出ユニット３０１０におけ
るサーチウィンドウ４１０の画素データの転送状態を示
す図である。
【図５９】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２２クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２２クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６０】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２３クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２３クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６１】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２４クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２４クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６２】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２５クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２５クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６３】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２６クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２６クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６４】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２７クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２７クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６５】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２８クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２８クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６６】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の２９クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の２９クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１０の画素データの転送状態を
示す図である。
【図６７】図５０〜図５３に示されたタイムチャートの
クロックパルス信号ＣＫ１の３０クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１１の画素データの転送状態を
示す図である。
クロックパルス信号ＣＫ１の３０クロック目のフィール
ドブロックディストーション算出ユニット３０１０にお
けるサーチウィンドウ４１１の画素データの転送状態を
示す図である。
【図６８】現画像フレームブロック２１０に対して水平
方向に隣接する現画像フレームブロック２１１とサーチ
ウィンドウ４１０に対して水平方向に２画素分シフトし
たサーチウィンドウ４１１を示す図である。
方向に隣接する現画像フレームブロック２１１とサーチ
ウィンドウ４１０に対して水平方向に２画素分シフトし
たサーチウィンドウ４１１を示す図である。
【図６９】本発明に係る実施例３のフィールドブロック
ディストーション算出ユニット３０２０の構成を示す図
である。
ディストーション算出ユニット３０２０の構成を示す図
である。
【図７０】（Ｎ×２）行Ｍ列の現画像フレームブロック
に対応する第３サイドレジスタグループ３５０１の構成
を示す図である。
に対応する第３サイドレジスタグループ３５０１の構成
を示す図である。
【図７１】列毎にリング状に電気的に接続された各プロ
セッサエレメントＰＥ（ｘ，ｙ）および各第３サイドレ
ジスタＳＲ（ｘ，ｙ）を互いに間隔が等しくなるように
配置した図である。
セッサエレメントＰＥ（ｘ，ｙ）および各第３サイドレ
ジスタＳＲ（ｘ，ｙ）を互いに間隔が等しくなるように
配置した図である。
【図７２】本発明に係る実施例４のフィールドブロック
ディストーション算出ユニット３０３０の構成を示す図
である。
ディストーション算出ユニット３０３０の構成を示す図
である。
【図７３】本発明に係る実施例４のフィールドブロック
ディストーション算出ユニット３０４０の構成を示す図
である。
ディストーション算出ユニット３０４０の構成を示す図
である。
【図７４】単純フレーム間予測符号化方式を示す図であ
る。
る。
【図７５】動き補償フレーム間予測符号化方式を示す図
である。
である。
【図７６】現画像１３０上の現符号化ブロック２３０お
よび前符号化画像３３０上のサーチウィンドウ４３０お
よび候補ブロック５３０を示す図である。
よび前符号化画像３３０上のサーチウィンドウ４３０お
よび候補ブロック５３０を示す図である。
【図７７】現符号化ブロック２３０、サーチウィンドウ
４３０、候補ブロック５３０の関係を示す図である。
４３０、候補ブロック５３０の関係を示す図である。
【図７８】現符号化ブロック２３０内の画素データと各
候補ブロック５３０内の画素データとの位置的な対応関
係を示す図である。
候補ブロック５３０内の画素データとの位置的な対応関
係を示す図である。
【図７９】現符号化ブロックの画素データと各候補ブロ
ックの画素データに基づいて各プロセッサエレメントに
おいてそれぞれのディストーションを算出する方法を示
す図である。
ックの画素データに基づいて各プロセッサエレメントに
おいてそれぞれのディストーションを算出する方法を示
す図である。
【図８０】現符号化ブロックの画素データと各候補ブロ
ックの画素データに基づいて各プロセッサエレメントに
おいてそれぞれのディストーションを算出する方法を示
す図である。
ックの画素データに基づいて各プロセッサエレメントに
おいてそれぞれのディストーションを算出する方法を示
す図である。
【図８１】第１フィールド６０１および第２フィールド
６０２からなる現画像フレーム６００並びに第１フィー
ルド７０１および第２フィールド７０２からなる前符号
化画像フレーム７００を示す図である。
６０２からなる現画像フレーム６００並びに第１フィー
ルド７０１および第２フィールド７０２からなる前符号
化画像フレーム７００を示す図である。
【図８２】フレーム構造におけるフィールド予測方式に
よる２本の動きベクトルＭＶ１，ＭＶ２およびフレーム
予測方式による１本の動きベクトルＭＶを示す図であ
る。
よる２本の動きベクトルＭＶ１，ＭＶ２およびフレーム
予測方式による１本の動きベクトルＭＶを示す図であ
る。
【図８３】フレーム構造における同一パリティーフェー
ズおよび異パリティーフェーズを示す図である。
ズおよび異パリティーフェーズを示す図である。
１０，１１ 人物像 ２０，２１ 有意画素領域 １００，１２０，１３０ 現画像 ２００，２０１，２０２，２１０，２１１ 現画像フレ
ームブロック ２３０ 現符号化ブロック ３００，３２０，３３０ 前符号化画像 ４００，４０１，４０２，４１０，４１１，４３０ サ
ーチウィンドウ ５００ フレーム候補ブロック ５３０ 候補ブロック ６００ 現画像フレーム ６０１，７０１ 第１フィールド ６０２，７０２ 第２フィールド ７００ 前符号化画像フレーム ８００，８１０ 現画像フレームブロック ８０１，８１１ 現画像第１フィールドブロック ８０２，８１２ 現画像第２フィールドブロック ９００，９１０，９２０ フレーム候補ブロック ９０１，９１１，９２１ 第１フィールド候補ブロック ９０２，９１２，９２２ 第２フィールド候補ブロック １０００，１０１０ 現画像ブロックデータ出力ユニッ
ト ２０００，２０１０ サーチウィンドウデータ出力ユニ
ット ３０００，３００１，３０１０，３０２０，３０２１，
３０３０，３０４０フィールドブロックディストーショ
ン算出ユニット ３１００，３１０１，３１１０，３１３０，３１４０
２次元配列プロセッサグループ ３２００，３２０１，３２１０，３２３０，３２４０
入力レジスタグループ ３３００，３３０１，３３１０，３３３０ 第１サイド
レジスタグループ ３４００，３４０１，３４１０，３４３０ 第２サイド
レジスタグループ ３５００，３５０１，３５４０ 第３サイドレジスタグ
ループ ３６００，３６１０，３６２０，３６３０，３６４０
転送方向選択部 ３６０１，３６１１，３６２１，３６３１，３６４１
セレクタ ３６０２，３６１２，３６２２，３６３２，３６４２
第１フリップフロップ ３６０３，３６１３，３６２３，３６３３，３６４３
第２フリップフロップ ３７００ ディストーション算出部 ３７０１ 減算器 ３７０２ 正数変換器 ３７０３ 論理積演算器 ３７０４ 加算器 ３７０５ 第１フリップフロップ ３７０６ 第２フリップフロップ ３８００ ディストーション転送部 ３８０１ セレクタ ３８０２ 第１フリップフロップ ３８０３ 第２フリップフロップ ４０００ フィールドブロック特定ユニット ４１００ 最小フィールドディストーション検出ユニッ
ト ４１０１ 比較器 ４１０２ 論理和演算器 ４１０３ 比較器 ４１０４ セレクタ ４１０５ 第１フリップフロップ ４１０６ 第２フリップフロップ ４１０７ 第１セレクタ付きフリップフロップ ４１０８ 第２セレクタ付きフリップフロップ ４２００ フィールド動きベクトル垂直成分検出ユニッ
ト ４２０１ セレクタ ４２０２ 第１フリップフロップ ４２０３ 第２フリップフロップ ４２０４ 換算テーブル ４２０５ 第１セレクタ付きフリップフロップ ４２０６ 第２セレクタ付きフリップフロップ ４３００ フィールド動きベクトル水平成分検出ユニッ
ト ４３０１ カウンタ ４３０２ セレクタ ４３０３ 第１フリップフロップ ４３０４ 第２フリップフロップ ４３０５ 換算テーブル ４３０６ 第１セレクタ付きフリップフロップ ４３０７ 第２セレクタ付きフリップフロップ ４４００ セレクタ付きフリップフロップ ４４０１ セレクタ ４４０２ フリップフロップ ５０００ フレームブロックディストーション算出ユニ
ット ５００１ フリップフロップ ５００２ 加算器 ５００３ セレクタ付きフリップフロップ ５１００ 第１フレームブロックディストーション算出
ユニット ５２００ 第２フレームブロックディストーション算出
ユニット ５３００ 第３フレームブロックディストーション算出
ユニット ６０００ フレームブロック特定ユニット ６１００ 最小フレームディストーション検出ユニット ６１０１ 比較器 ６１０２ 論理和演算器 ６１０３ 比較器 ６１０４ セレクタ ６１０５ フリップフロップ ６１０６ セレクタ付きフリップフロップ ６２００ フレーム動きベクトル垂直成分検出ユニット ６２０１ セレクタ ６２０２ フリップフロップ ６２０３ 換算テーブル ６２０４ セレクタ付きフリップフロップ ６３００ フレーム動きベクトル水平成分検出ユニット ６３０１ カウンタ ６３０２ セレクタ ６３０３ フリップフロップ ６３０４ 換算テーブル ６３０５ セレクタ付きフリップフロップ ７０００，７０１０ 信号出力ユニット
ームブロック ２３０ 現符号化ブロック ３００，３２０，３３０ 前符号化画像 ４００，４０１，４０２，４１０，４１１，４３０ サ
ーチウィンドウ ５００ フレーム候補ブロック ５３０ 候補ブロック ６００ 現画像フレーム ６０１，７０１ 第１フィールド ６０２，７０２ 第２フィールド ７００ 前符号化画像フレーム ８００，８１０ 現画像フレームブロック ８０１，８１１ 現画像第１フィールドブロック ８０２，８１２ 現画像第２フィールドブロック ９００，９１０，９２０ フレーム候補ブロック ９０１，９１１，９２１ 第１フィールド候補ブロック ９０２，９１２，９２２ 第２フィールド候補ブロック １０００，１０１０ 現画像ブロックデータ出力ユニッ
ト ２０００，２０１０ サーチウィンドウデータ出力ユニ
ット ３０００，３００１，３０１０，３０２０，３０２１，
３０３０，３０４０フィールドブロックディストーショ
ン算出ユニット ３１００，３１０１，３１１０，３１３０，３１４０
２次元配列プロセッサグループ ３２００，３２０１，３２１０，３２３０，３２４０
入力レジスタグループ ３３００，３３０１，３３１０，３３３０ 第１サイド
レジスタグループ ３４００，３４０１，３４１０，３４３０ 第２サイド
レジスタグループ ３５００，３５０１，３５４０ 第３サイドレジスタグ
ループ ３６００，３６１０，３６２０，３６３０，３６４０
転送方向選択部 ３６０１，３６１１，３６２１，３６３１，３６４１
セレクタ ３６０２，３６１２，３６２２，３６３２，３６４２
第１フリップフロップ ３６０３，３６１３，３６２３，３６３３，３６４３
第２フリップフロップ ３７００ ディストーション算出部 ３７０１ 減算器 ３７０２ 正数変換器 ３７０３ 論理積演算器 ３７０４ 加算器 ３７０５ 第１フリップフロップ ３７０６ 第２フリップフロップ ３８００ ディストーション転送部 ３８０１ セレクタ ３８０２ 第１フリップフロップ ３８０３ 第２フリップフロップ ４０００ フィールドブロック特定ユニット ４１００ 最小フィールドディストーション検出ユニッ
ト ４１０１ 比較器 ４１０２ 論理和演算器 ４１０３ 比較器 ４１０４ セレクタ ４１０５ 第１フリップフロップ ４１０６ 第２フリップフロップ ４１０７ 第１セレクタ付きフリップフロップ ４１０８ 第２セレクタ付きフリップフロップ ４２００ フィールド動きベクトル垂直成分検出ユニッ
ト ４２０１ セレクタ ４２０２ 第１フリップフロップ ４２０３ 第２フリップフロップ ４２０４ 換算テーブル ４２０５ 第１セレクタ付きフリップフロップ ４２０６ 第２セレクタ付きフリップフロップ ４３００ フィールド動きベクトル水平成分検出ユニッ
ト ４３０１ カウンタ ４３０２ セレクタ ４３０３ 第１フリップフロップ ４３０４ 第２フリップフロップ ４３０５ 換算テーブル ４３０６ 第１セレクタ付きフリップフロップ ４３０７ 第２セレクタ付きフリップフロップ ４４００ セレクタ付きフリップフロップ ４４０１ セレクタ ４４０２ フリップフロップ ５０００ フレームブロックディストーション算出ユニ
ット ５００１ フリップフロップ ５００２ 加算器 ５００３ セレクタ付きフリップフロップ ５１００ 第１フレームブロックディストーション算出
ユニット ５２００ 第２フレームブロックディストーション算出
ユニット ５３００ 第３フレームブロックディストーション算出
ユニット ６０００ フレームブロック特定ユニット ６１００ 最小フレームディストーション検出ユニット ６１０１ 比較器 ６１０２ 論理和演算器 ６１０３ 比較器 ６１０４ セレクタ ６１０５ フリップフロップ ６１０６ セレクタ付きフリップフロップ ６２００ フレーム動きベクトル垂直成分検出ユニット ６２０１ セレクタ ６２０２ フリップフロップ ６２０３ 換算テーブル ６２０４ セレクタ付きフリップフロップ ６３００ フレーム動きベクトル水平成分検出ユニット ６３０１ カウンタ ６３０２ セレクタ ６３０３ フリップフロップ ６３０４ 換算テーブル ６３０５ セレクタ付きフリップフロップ ７０００，７０１０ 信号出力ユニット
フロントページの続き (56)参考文献 特開 平６−225287（ＪＰ，Ａ) 特開 平７−115646（ＪＰ，Ａ) 特開 平９−9269（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68
Claims (16)
- 【請求項１】インターレース走査方式の動画像を部分的
に構成する現画像フレームを、前記動画像を部分的に構
成する参照画像フレームに基づいて予測するのに用いら
れる複数の動きベクトルを探索する動きベクトル探索装
置であり、Ｈ，Ｌ，ＮおよびＭを整数とするとき、 前記現画像フレームが、現画像第１フィールドおよび現
画像第２フィールドからなるとともに、（Ｎ×２）行Ｍ
列の画素からなる現画像フレームブロックを含み、該現
画像フレームブロックが、前記現画像第１フィールドを
部分的に構成するＮ行Ｍ列の画素からなる現画像第１フ
ィールドブロックおよび前記現画像第２フィールドを部
分的に構成するＮ行Ｍ列の画素からなる現画像第２フィ
ールドブロックからなり、前記参照画像フレームが、参
照画像第１フィールドおよび参照画像第２フィールドか
らなるとともに、画素データをそれぞれ有する複数の画
素によって表される（Ｈ×２）行Ｌ列の画素からなるサ
ーチウィンドウを含み、該サーチウィンドウが、複数の
フレーム候補ブロックを含み、該フレーム候補ブロック
が、前記参照画像第１フィールドを部分的に構成する第
１フィールド候補ブロックおよび前記参照画像第２フィ
ールドを部分的に構成する第２フィールド候補ブロック
からなり、現画像フレームブロックと各フレーム候補ブ
ロックが同一サイズであり、現画像フレームブロックの
現画像第１フィールドブロックおよび現画像第２フィー
ルドブロックのそれぞれが、各フレーム候補ブロックの
第１フィールド候補ブロックおよび第２フィールド候補
ブロックのそれぞれと同一サイズであり、前記複数の動
きベクトルが、前記現画像フレームブロックと該現画像
フレームブロックに最も類似したフレーム候補ブロック
との変位を表すフレーム動きベクトルと、現画像第１フ
ィールドブロックと該現画像第１フィールドブロックに
最も類似した第１フィールド候補ブロックとの変位を表
す第１フィールド動きベクトルと、現画像第２フィール
ドブロックと該現画像第２フィールドブロックに最も類
似した第２フィールド候補ブロックとの変位を表す第２
フィールド動きベクトルと、を含む動きベクトル探索装
置であって、 前記現画像フレームブロックの画素データを出力する現
画像ブロックデータ出力手段と、 前記サーチウィンドウの画素データのうち、第１フィー
ルド候補ブロックの画素データと第２フィールド候補ブ
ロックの画素データとを交互に出力するサーチウィンド
ウデータ出力手段と、 （Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個のレジスタを有し、
前記サーチウィンドウデータ出力手段から出力されたサ
ーチウィンドウの画素データを入力し、入力された画素
データを前記レジスタ間で繰り返し転送させて各レジス
タに保持させるサーチウィンドウデータ転送保持手段
と、 （Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個以下の演算器を有
し、サーチウィンドウデータ転送保持手段の各レジスタ
のそれぞれに保持されたサーチウィンドウの画素データ
を入力するとともに、現画像ブロックデータ出力手段か
ら現画像フレームブロックの画素データを各演算器に入
力し、各演算器に、現画像第１フィールドブロックと各
第１フィールド候補ブロックとの差を表す第１フィール
ドブロックディストーションおよび現画像第２フィール
ドブロックと各第２フィールド候補ブロックとの差を表
す第２フィールドブロックディストーションを時分割演
算させるフィールドブロックディストーション算出手段
と、 前記サーチウィンドウデータ出力手段から出力されたサ
ーチウィンドウの画素データを入力し、入力された画素
データを保持して出力する（Ｈ−Ｎ＋１）個の前記レジ
スタからなる入力レジスタユニットと、 前記サーチウィンドウデータ出力手段から出力されたサ
ーチウィンドウの画素データを入力し、入力された画素
データを保持して出力する（Ｌ−Ｍ＋２）個のサイドレ
ジスタデバイスからなるサイドレジスタユニットと、を
有し、 前記サーチウィンドウ転送保持手段の各レジスタが前記
フィールドブロックディストーション算出手段の各演算
器とともにそれぞれ（Ｈ−Ｎ＋１）行（Ｌ−Ｍ＋１）列
のマトリックス状に想像上配置されるものとするとき、
ｎを（Ｈ−Ｎ＋１）以下の自然数とし、ｍを（Ｌ−Ｍ＋
２）以下の自然数とし、前記入力レジスタユニットの各
レジスタは、それぞれ（Ｌ−Ｍ＋１）列目のレジスタに
電気的に接続され、（Ｌ−Ｍ＋１）列目のｎ行目のレジ
スタに電気的に接続された入力レジスタユニットのレジ
スタを、（Ｌ−Ｍ＋２）列目のｎ行目のレジスタと呼ぶ
とし、前記サイドレジスタユニットの各サイドレジスタ
デバイスは、それぞれ１行目および（Ｈ−Ｎ＋１）行目
のレジスタに電気的に接続され、ｍ列目の１行目および
（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続されたサ
イドレジスタデバイスを、ｍ列目のサイドレジスタデバ
イスと呼ぶとするとき、２行目以降のｎ行目の各レジス
タが、それぞれ同列のｎ−１行目のレジスタに電気的に
接続され、２列目以降のｍ列目の各レジスタが、それぞ
れ同行のｍ−１列目のレジスタに電気的に接続され、２
列目以降のｍ列目のサイドレジスタデバイスが、ｍ−１
列目のサイドレジスタデバイスに電気的に接続され、 さらに、前記サーチウィンドウデータ転送保持手段が、 前記サーチウィンドウデータ出力手段からサーチウィン
ドウの画素データが転送されるタイミングに同期して、
第１フィールド候補ブロックの画素データおよび第２フ
ィールド候補ブロックの画素データを、時分割で各サイ
ドレジスタデバイスからそれぞれ同列の１行目のレジス
タに転送し、同時に、１行目から（Ｈ−Ｎ）行目までの
ｎ行目の各レジスタからそれぞれ同列のｎ＋１行目のレ
ジスタに転送し、同時に、（Ｈ−Ｎ＋１）行目の各レジ
スタからそれぞれ同列のサイドレジスタデバイスに転送
する第１転送制御手段と、 前記サーチウィンドウデータ出力手段からサーチウィン
ドウの画素データが転送されるタイミングに同期して、
第１フィールド候補ブロックの画素データおよび第２フ
ィールド候補ブロックの画素データを、時分割で２列目
以降（Ｌ−Ｍ＋２）列目までのｍ列目の各レジスタから
それぞれ同行のｍ−１列目のレジスタに転送し、同時
に、２列目以降（Ｌ−Ｍ＋２）列目までのｍ列目の各サ
イドレジスタデバイスからそれぞれｍ−１列目のサイド
レジスタデバイスに転送する第２転送制御手段と、 前記サーチウィンドウデータ出力手段からサーチウィン
ドウの画素データが転送されるタイミングに同期して、
第１フィールド候補ブロックの画素データおよび第２フ
ィールド候補ブロックの画素データを、時分割で１行目
の各レジスタからそれぞれ同列のサイドレジスタデバイ
スに転送し、同時に、２行目から（Ｈ−Ｎ＋１）行目ま
でのｎ行目の各レジスタからそれぞれ同列のｎ−１行目
の各レジスタに転送し、同時に、各サイドレジスタデバ
イスからそれぞれ同列の（Ｈ−Ｎ＋１）行目のレジスタ
に転送する第３転送制御手段と、 前記第１転送制御手段による転送動作を（Ｎ−１）回行
い、次いで、第２転送制御手段による転送動作を１回行
い、次いで、第３転送制御手段による転送動作を（Ｎ−
１）回行い、次いで、第２転送制御手段による転送動作
を１回行い、以降、これらの転送動作を順次繰り返す第
４転送制御手段と、を有し、 前記フィールドブロックディストーション算出手段が、 １列目の演算器に前記第１フィールド候補ブロックの画
素データが初めて入力されるタイミングに同期して、各
演算器に現画像第１フィールドブロックの１画素分の画
素データを現画像ブロックデータ出力手段から入力する
とともに、１列目の演算器に前記第２フィールド候補ブ
ロックの画素データが初めて入力されるタイミングに同
期して、各演算器に現画像第２フィールドブロックの１
画素分の画素データを現画像ブロックデータ出力手段か
ら入力し、以後、前記第４転送制御手段のそれぞれの転
送動作に同期して、前記演算器に現画像フレームブロッ
クの全ての画素データが入力されるまで、画素データの
入力を繰り返す第５転送制御手段と、 該第５転送制御手段によって各演算器に入力されたサー
チウィンドウ内の各第１フィールド候補ブロックの画素
データと現画像第１フィールドブロックの画素データに
基づいて各演算器に第１フィールドブロックディストー
ションを算出させるとともに、前記第５転送制御手段に
より各演算器に入力されたサーチウィンドウ内の各第２
フィールド候補ブロックの画素データと現画像第２フィ
ールドブロックの画素データに基づいて、各演算器に第
２フィールドブロックディストーションを算出させるデ
ィストーション算出制御手段と、を有し、 さらに、前記フィールドブロックディストーション算出
手段によって算出された各第１フィールドブロックディ
ストーションおよび各第２フィールドブロックディスト
ーションを加算することによって、現画像フレームブロ
ックと各フレーム候補ブロックとの差を表すフレームブ
ロックディストーションを算出するフレームブロックデ
ィストーション算出手段と、 前記フィールドブロックディストーション算出手段によ
って算出された第１フィールドブロックディストーショ
ンのうちの最小の第１フィールドブロックディストーシ
ョンを検出し、該最小の第１フィールドブロックディス
トーションに対応する第１フィールド候補ブロックを特
定するとともに、前記フィールドブロックディストーシ
ョン算出手段によって算出された第２フィールドブロッ
クディストーションのうちの最小の第２フィールドブロ
ックディストーションを検出し、該最小の第２フィール
ドブロックディストーションに対応する第２フィールド
候補ブロックを特定するフィールドブロック特定手段
と、 前記フレームブロックディストーション算出手段によっ
て算出されたフレームブロックディストーションのうち
の最小のフレームブロックディストーションを検出し、
該最小のフレームブロックディストーションに対応する
フレーム候補ブロックを特定するフレームブロック特定
手段と、を有することを特徴とする動きベクトル探索装
置。 - 【請求項２】請求項１記載の動きベクトル探索装置にお
いて、 前記フィールドブロックディストーション算出手段が
（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個の演算器を有するこ
とを特徴とする動きベクトル探索装置。 - 【請求項３】請求項１記載の動きベクトル探索装置にお
いて、 前記マトリックス状に配置された同行同列の前記フィー
ルドブロックディストーション算出手段の各演算器と前
記サーチウィンドウデータ転送手段の各レジスタとによ
って、それぞれプロセッサエレメントが構成されること
を特徴とする動きベクトル探索装置。 - 【請求項４】請求項１記載の動きベクトル探索装置にお
いて、 前記サイドレジスタユニットの各サイドレジスタデバイ
スが、それぞれ同列の１行目のレジスタに電気的に接続
された第１サイドレジスタデバイスと、それぞれ同列の
（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続された第
２サイドレジスタデバイスとから構成され、該第１サイ
ドレジスタデバイスが、直列に電気的に接続された（Ｎ
−１）個の前記レジスタを有し、一端のレジスタが同列
の１行目のレジスタに電気的に接続され、前記第２サイ
ドレジスタデバイスが、直列に電気的に接続された（Ｎ
−１）個の前記レジスタを有し、一端のレジスタが同列
の（Ｈ−Ｎ＋１）行目のレジスタに電気的に接続される
ことを特徴とする動きベクトル探索装置。 - 【請求項５】請求項１記載の動きベクトル探索装置にお
いて、 前記サイドレジスタユニットの各サイドレジスタデバイ
スは、直列に電気的に接続された（Ｎ−１）個の前記レ
ジスタを有し、一端のレジスタが同列の１行目のレジス
タに電気的に接続され、他端のレジスタが同列の（Ｈ−
Ｎ＋１）行目のレジスタに電気的に接続されることを特
徴とする動きベクトル探索装置。 - 【請求項６】請求項１記載の動きベクトル探索装置にお
いて、 前記サーチウィンドウデータ転送保持手段の各レジスタ
が、入力端子および出力端子を有し、他のレジスタから
画素データを入力端子を通して入力して出力端子を通し
て出力する第１フリップフロップと、入力端子および出
力端子を有し、第１フリップフロップから画素データを
入力端子を通して入力して出力端子を通して出力する第
２フリップフロップと、からなり、 前記フィールドブロックディストーション算出手段の各
演算器が、 前記レジスタの第２フリップフロップから画素データを
入力して、互いに位置的に対応する現画像第１フィール
ドブロックの画素データと第１フィールド候補ブロック
の画素データとの差を表す第１局所ディストーションを
算出するとともに、互いに位置的に対応する現画像第２
フィールドブロックの画素データと第２フィールド候補
ブロックの画素データとの差を表す第２局所ディストー
ションを算出する局所ディストーション算出ユニット
と、 局所ディストーション算出ユニットによって算出された
第１フィールド候補ブロックに対応する第１局所ディス
トーションの総和を算出して前記第１フィールドブロッ
クディストーションを算出するとともに、局所ディスト
ーション算出ユニットによって算出された第２フィール
ド候補ブロックに対応する第２局所ディストーションの
総和を算出して前記第２フィールドブロックディストー
ションを算出する局所ディストーション総和ユニット
と、を有し、 該局所ディストーション総和ユニットが、第１，第２入
力端子および出力端子を有し、第１入力端子および第２
入力端子に入力されたデータを加算して出力端子を通し
て出力する加算器と、入力端子および出力端子を有し、
加算器からデータを入力端子を通して入力して出力端子
を通して出力する第１フリップフロップと、入力端子お
よび出力端子を有し、第１フリップフロップからデータ
を入力端子を通して入力して出力端子を通して出力する
第２フリップフロップと、を有し、 局所ディストーション総和ユニットの各加算器が、局所
ディストーション算出ユニットから第１局所ディストー
ションおよび第２局所ディストーションを第１入力端子
を通して入力するとともに、局所ディストーション総和
ユニットの第２フリップフロップからデータを第２入力
端子を通して入力し、 全ての前記レジスタの第１および第２フリップフロッ
プ、並びに、全ての前記局所ディストーション総和ユニ
ットの第１および第２フリップフロップが、同じクロッ
クパルス信号によって動作することを特徴とする動きベ
クトル探索装置。 - 【請求項７】請求項６記載の動きベクトル探索装置にお
いて、 前記フィールドブロックディストーション算出手段の各
演算器が、 前記局所ディストーション総和ユニットによって算出さ
れた第１フィールドブロックディストーションおよび第
２フィールドブロックディストーションを前記フィール
ドブロック特定手段に転送するとともに、前記フレーム
ブロックディストーション算出手段に転送するディスト
ーション転送ユニットを有し、 該ディストーション転送ユニットが、入力端子および出
力端子を有し、前記局所ディストーション総和ユニット
によって算出された第１フィールドブロックディストー
ションおよび第２フィールドブロックディストーション
を入力端子を通して入力して出力端子を通して出力する
第１フリップフロップと、入力端子および出力端子を有
し、第１フリップフロップから第１フィールドブロック
ディストーションおよび第２フィールドブロックディス
トーションを入力端子を通して入力して前記フィールド
ブロック特定手段およびフレームブロックディストーシ
ョン算出手段に出力端子を通して出力する第２フリップ
フロップと、を有し、 全ての前記レジスタの第１および第２フリップフロッ
プ、全ての前記局所ディストーション総和ユニットの第
１および第２フリップフロップ、並びに、全ての前記デ
ィストーション転送ユニットの第１および第２フリップ
フロップが、同じクロックパルス信号によって動作する
ことを特徴とする動きベクトル探索装置。 - 【請求項８】請求項１記載の動きベクトル探索装置にお
いて、 前記フレームブロックディストーション算出手段が、 前記サーチウィンドウ内で垂直方向に並んだフレーム候
補ブロックと同数設けられ、フィールドブロックディス
トーション算出手段から該フレーム候補ブロックの第１
フィールド候補ブロックに対応する第１フィールドブロ
ックディストーションをそれぞれ同時に入力して保持す
るフリップフロップと、 該フリップフロップと同数設けられ、サーチウィンドウ
内で垂直方向に並んだフレーム候補ブロックの第２フィ
ールド候補ブロックに対応する第２フィールドブロック
ディストーションをそれぞれ同時に入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力し、入力された第１フィールドブロッ
クディストーションと第２フィールドブロックディスト
ーションとを加算してフレームブロックディストーショ
ンを算出する加算器と、を有することを特徴とする動き
ベクトル探索装置。 - 【請求項９】請求項１記載の動きベクトル探索装置にお
いて、 前記フレームブロックディストーション算出手段が、 前記サーチウィンドウ内で水平方向に並んだフレーム候
補ブロックと同数設けられ、フィールドブロックディス
トーション算出手段から該フレーム候補ブロックの第１
フィールド候補ブロックに対応する第１フィールドブロ
ックディストーションをそれぞれ同時に入力して保持す
るフリップフロップと、 該フリップフロップと同数設けられ、サーチウィンドウ
内で水平方向に並んだフレーム候補ブロックの第２フィ
ールド候補ブロックに対応する第２フィールドブロック
ディストーションをそれぞれ同時に入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力し、入力された第１フィールドブロッ
クディストーションと第２フィールドブロックディスト
ーションとを加算してフレームブロックディストーショ
ンを算出する加算器と、を有することを特徴とする動き
ベクトル探索装置。 - 【請求項１０】請求項１記載の動きベクトル探索装置に
おいて、 前記フィールドブロック特定手段が、 フィールドブロックディストーション算出手段から、前
記サーチウィンドウ内で垂直方向に一列に並んだ第１フ
ィールド候補ブロックに対応する第１フィールドブロッ
クディストーションに対して、最も外側の列の第１フィ
ールドブロックディストーションをそれぞれ同時に入力
するとともに、前記サーチウィンドウ内で垂直方向に一
列に並んだ第２フィールド候補ブロックに対応する第２
フィールドブロックディストーションに対して、最も外
側の列の第２フィールドブロックディストーションをそ
れぞれ同時に入力し、前記サーチウィンドウ内の全ての
第１フィールドブロックディストーションおよび第２フ
ィールドブロックディストーションが入力されるまで、
前記サーチウィンドウの外側の列から順次列毎に第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションを時分割で入力し、入力さ
れた全ての第１フィールドブロックディストーションの
中から最小の第１フィールドブロックディストーション
を検出するとともに、入力された全ての第２フィールド
ブロックディストーションの中から最小の第２フィール
ドブロックディストーションを検出することを特徴とす
る動きベクトル探索装置。 - 【請求項１１】請求項１記載の動きベクトル探索装置に
おいて、 前記フィールドブロック特定手段が、 フィールドブロックディストーション算出手段から、前
記サーチウィンドウ内で水平方向に一列に並んだ第１フ
ィールド候補ブロックに対応する第１フィールドブロッ
クディストーションに対して、最も外側の行の第１フィ
ールドブロックディストーションをそれぞれ同時に入力
するとともに、前記サーチウィンドウ内で水平方向に一
行に並んだ第２フィールド候補ブロックに対応する第２
フィールドブロックディストーションに対して、最も外
側の行の第２フィールドブロックディストーションをそ
れぞれ同時に入力し、前記サーチウィンドウ内の全ての
第１フィールドブロックディストーションおよび第２フ
ィールドブロックディストーションが入力されるまで、
前記サーチウィンドウの外側の行から順次行毎に第１フ
ィールドブロックディストーションおよび第２フィール
ドブロックディストーションを時分割で入力し、入力さ
れた全ての第１フィールドブロックディストーションの
中から最小の第１フィールドブロックディストーション
を検出するとともに、入力された全ての第２フィールド
ブロックディストーションの中から最小の第２フィール
ドブロックディストーションを検出することを特徴とす
る動きベクトル探索装置。 - 【請求項１２】請求項７記載の動きベクトル探索装置に
おいて、 少なくともひとつの前記演算器を有する演算器およびレ
ジスタからなる行のそれぞれの行の一端に位置する演算
器の前記ディストーション転送ユニットが、前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に電気的に接続され、 該ディストーション転送ユニットが、前記フレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段に電気的に接続されたそれぞれのディストー
ション転送ユニットから前記フレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
それぞれの第１および第２フィールドブロックディスト
ーションを転送するとともに、前記フレームブロックデ
ィストーション算出手段およびフィールドブロック特定
手段に向けて他の演算器のディストーション転送ユニッ
トから同行の隣の演算器のディストーション転送ユニッ
トに順次第１および第２フィールドブロックディストー
ションを転送することを特徴とする動きベクトル探索装
置。 - 【請求項１３】請求項７記載の動きベクトル探索装置に
おいて、 少なくともひとつの前記演算器を有する演算器およびレ
ジスタからなる列のそれぞれの列の一端に位置する演算
器の前記ディストーション転送ユニットが、前記フレー
ムブロックディストーション算出手段およびフィールド
ブロック特定手段に電気的に接続され、 該ディストーション転送ユニットが、前記フレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段に電気的に接続されたそれぞれのディストー
ション転送ユニットから前記フレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
それぞれの第１および第２フィールドブロックディスト
ーションを転送するとともに、前記フレームブロックデ
ィストーション算出手段およびフィールドブロック特定
手段に向けて他の演算器のディストーション転送ユニッ
トから同列の隣の演算器のディストーション転送ユニッ
トに順次第１および第２フィールドブロックディストー
ションを転送することを特徴とする動きベクトル探索装
置。 - 【請求項１４】請求項７記載の動きベクトル探索装置に
おいて、 前記現画像フレームブロックを第１現画像フレームブロ
ックと呼ぶとともに、前記サーチウィンドウを第１サー
チウィンドウと呼び、該第１現画像フレームブロックの
水平方向に隣接する現画像フレームブロックを第２現画
像フレームブロックと呼ぶとともに、前記第２現画像フ
レームブロックに対応するように該第１サーチウィンド
ウをＭ画素分水平方向にシフトしたサーチウィンドウを
第２サーチウィンドウと呼ぶとするとき、 前記サーチウィンドウデータ出力手段が、第２サーチウ
ィンドウの画素データのうち、第１サーチウィンドウと
第２サーチウィンドウとで共通する画素データを除いた
残りの画素データを、第１サーチウィンドウの画素デー
タに続けて順次出力するとともに、前記現画像ブロック
データ出力手段が、前記第５転送制御手段の転送動作に
基づいて第２現画像フレームブロックの画素データを第
１現画像フレームブロックの画素データに続けて順次出
力し、 前記第２サーチウィンドウの画素データと第２現画像フ
レームブロックの画素データに基づいて前記フィールド
ブロックディストーション算出制御手段による第１およ
び第２フィールドブロックディストーションの算出が終
了する前に、前記第１サーチウィンドウの画素データと
前記第１現画像フレームブロックの画素データに基づい
て算出された全ての第１および第２フィールドブロック
ディストーションが前記フィールドブロックディストー
ション算出手段によって前記フレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
転送されることを特徴とする動きベクトル探索装置。 - 【請求項１５】請求項１記載の動きベクトル探索装置に
おいて、 前記現画像フレームおよび前記参照画像フレームのそれ
ぞれの第１フィールドが、符号化フレームのライン数を
数えたときに奇数ラインから構成される奇数フィールド
からなるとともに、前記現画像フレームおよび前記参照
画像フレームのそれぞれの第２フィールドが、符号化フ
レームのライン数を数えたときに偶数ラインから構成さ
れる偶数フィールドからなることを特徴とする動きベク
トル探索装置。 - 【請求項１６】請求項１記載の動きベクトル探索装置に
おいて、 前記現画像フレームの第１フィールドが、符号化フレー
ムのライン数を数えたときに奇数ラインから構成される
奇数フィールドからなり、前記現画像フレームの第２フ
ィールドが、符号化フレームのライン数を数えたときに
偶数ラインから構成される偶数フィールドからなるとと
もに、前記参照画像フレームの第１フィールドが、偶数
フィールドからなり、前記参照画像フレームの第２フィ
ールドが、奇数フィールドからなることを特徴とする動
きベクトル探索装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17611795A JP2866324B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17611795A JP2866324B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927958A JPH0927958A (ja) | 1997-01-28 |
| JP2866324B2 true JP2866324B2 (ja) | 1999-03-08 |
Family
ID=16007984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17611795A Expired - Lifetime JP2866324B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866324B2 (ja) |
-
1995
- 1995-07-12 JP JP17611795A patent/JP2866324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0927958A (ja) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009674B2 (ja) | 動き検出器 | |
| JP2839950B2 (ja) | モーション・ディテクター | |
| US4937666A (en) | Circuit implementation of block matching algorithm with fractional precision | |
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| KR950014343B1 (ko) | 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치 | |
| US6516031B1 (en) | Motion vector detecting device | |
| US5793443A (en) | Motion vector detection circuit | |
| Cetin et al. | An adaptive true motion estimation algorithm for frame rate conversion of high definition video and its hardware implementations | |
| US5715016A (en) | Motion estimation method and apparatus for calculating a motion vector | |
| JP2768646B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| JP2963369B2 (ja) | 動きベクトル探索装置 | |
| JPWO2004012460A1 (ja) | 動きベクトル検出装置及び動きベクトル検出方法 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP2868441B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2872105B2 (ja) | ディストーション算出装置 | |
| JP2931783B2 (ja) | 動きベクトル探索装置 | |
| JP2934146B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JP2868440B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2868444B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2768648B2 (ja) | 動きベクトル探索方法および装置 |