JP2858837B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2858837B2 JP2858837B2 JP1341208A JP34120889A JP2858837B2 JP 2858837 B2 JP2858837 B2 JP 2858837B2 JP 1341208 A JP1341208 A JP 1341208A JP 34120889 A JP34120889 A JP 34120889A JP 2858837 B2 JP2858837 B2 JP 2858837B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- hole
- insulating film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関するもので、更に
詳しく言えば、信頼性の高い金属多層配線構造を有する
半導体装置の製造方法に関する。
詳しく言えば、信頼性の高い金属多層配線構造を有する
半導体装置の製造方法に関する。
（ロ）従来の技術 近年、半導体装置の高密度化、高集積化に伴なって多
層配線が多用されている。この多層配線構造ではスルー
ホール部において第１層目の配線層と第２層目の配線層
との接続を確実にとることが高信頼性及び、高歩留り確
保の上で重要である。
層配線が多用されている。この多層配線構造ではスルー
ホール部において第１層目の配線層と第２層目の配線層
との接続を確実にとることが高信頼性及び、高歩留り確
保の上で重要である。
ところで、一般の多層配線では半導体基板に対する配
線膜の再現性を考慮して主としてアルミニウム又はアル
ミニウム合金（Al−Si,Al−Cu−Si合金など）が利用さ
れている。
線膜の再現性を考慮して主としてアルミニウム又はアル
ミニウム合金（Al−Si,Al−Cu−Si合金など）が利用さ
れている。
また一般に、多層配線間の層間絶縁膜をエッチングし
て微細なスルーホールを形成するにはドライエッチング
法が用いられるが、層間絶縁膜の残りを防止する為にオ
ーバーエッチング処理が行なわれる。
て微細なスルーホールを形成するにはドライエッチング
法が用いられるが、層間絶縁膜の残りを防止する為にオ
ーバーエッチング処理が行なわれる。
この場合、第２図Ａの如くオーバーエッチング処理中
に第１の配線層（１）のアルミニウムが露出され、この
露出された表面からアルミニウムのスパッタリング現象
が生じ、スルーホールＨの側壁部にデポ物（２）が生成
されていた。
に第１の配線層（１）のアルミニウムが露出され、この
露出された表面からアルミニウムのスパッタリング現象
が生じ、スルーホールＨの側壁部にデポ物（２）が生成
されていた。
マイクロオージェ分析によれば、このデポ物（２）の
組成はAl,C,H,Oが含有され、前記のオーバーエッチング
処理中にアルミニウムと前記スルーホールをパターニン
グするのに用いられたフォトレジスト（３）が結合して
生成したものと推定される。
組成はAl,C,H,Oが含有され、前記のオーバーエッチング
処理中にアルミニウムと前記スルーホールをパターニン
グするのに用いられたフォトレジスト（３）が結合して
生成したものと推定される。
このデポ物（２）は第２図Ｂの如く前記フォトレジス
ト（３）をO2アッシング工程、レジスト溶解処理によっ
て除去した後、前記スルーホールＨ周辺に突起状に残存
する。
ト（３）をO2アッシング工程、レジスト溶解処理によっ
て除去した後、前記スルーホールＨ周辺に突起状に残存
する。
この為、第２図Ｃの如くその後第２の配線層（４）を
アルミニウムのスパッタリング又は蒸着によって形成す
る場合、前記突起部の存在により実質的なアスペクト比
が増大し、スルーホール底部のアルミニウム膜厚が薄く
なるので、前記第１の配線層（１）と前記第２の配線層
（４）との接続が確実になされないという欠点があっ
た。
アルミニウムのスパッタリング又は蒸着によって形成す
る場合、前記突起部の存在により実質的なアスペクト比
が増大し、スルーホール底部のアルミニウム膜厚が薄く
なるので、前記第１の配線層（１）と前記第２の配線層
（４）との接続が確実になされないという欠点があっ
た。
この点に関して、前記フォトレジスト（３）除去後
に、アルカリ溶液処理または軽くプラズマエッチング処
理を施して前記デポ物（２）を除去する技術がある。
に、アルカリ溶液処理または軽くプラズマエッチング処
理を施して前記デポ物（２）を除去する技術がある。
また、特開昭61−145845号公報には第１層目のアルミ
ニウム上にMo等の難腐食性金属を形成した後にスルーホ
ールを開口する技術が示されている。
ニウム上にMo等の難腐食性金属を形成した後にスルーホ
ールを開口する技術が示されている。
（ハ）発明が解決しようとする課題 しかしながら前述のアルカリ溶液処理または軽いプラ
ズマエッチング処理では完全にデポ物（２）を除去する
ことは困難であり、しかもこれらの処理は前記スルーホ
ールＨ底部のアルミニウム表面にダメージを与えるとい
う問題点がある。
ズマエッチング処理では完全にデポ物（２）を除去する
ことは困難であり、しかもこれらの処理は前記スルーホ
ールＨ底部のアルミニウム表面にダメージを与えるとい
う問題点がある。
また、後者の技術におけるMo等の難腐食性金属は一般
に重金属元素であり、これらがMOSトランジスタのしき
い値電圧を変動させる要因であることは周知である。
に重金属元素であり、これらがMOSトランジスタのしき
い値電圧を変動させる要因であることは周知である。
また、従来技術に対してこれらの新しい材料を導入す
ることは、製造工程を複雑にし、または製造コストの上
昇につながるという問題点がある。
ることは、製造工程を複雑にし、または製造コストの上
昇につながるという問題点がある。
（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体基板上に
絶縁膜を介して金属膜と半導体膜とを順次積層して第１
の配線層を設け、全面に層間絶縁膜を形成し、この層間
絶縁膜上にスルーホールを設け、このスルーホールから
前記半導体膜に不純物をドーピングすることを特徴とす
るものである。
絶縁膜を介して金属膜と半導体膜とを順次積層して第１
の配線層を設け、全面に層間絶縁膜を形成し、この層間
絶縁膜上にスルーホールを設け、このスルーホールから
前記半導体膜に不純物をドーピングすることを特徴とす
るものである。
（ホ）作 用 第１の配線層は、金属膜とその上部の半導体膜との二
層膜構造で構成されているので、スルーホール形成時に
おける前述のドライエッチング処理に際して前記半導体
膜がエッチングストッパーとして作用するので金属膜が
露出されることがない。
層膜構造で構成されているので、スルーホール形成時に
おける前述のドライエッチング処理に際して前記半導体
膜がエッチングストッパーとして作用するので金属膜が
露出されることがない。
従って、金属膜からのスパッタリング現象は発生せず
前述の如きデポ物がスルーホール側壁部に形成されるこ
とがなく第１の配線層と第２の配線層を確実にコンタク
トすることができる。
前述の如きデポ物がスルーホール側壁部に形成されるこ
とがなく第１の配線層と第２の配線層を確実にコンタク
トすることができる。
また、前記スルーホールから前記半導体膜内には不純
物がドーピングされるので、前記コンタクト部の抵抗を
下げることができる。
物がドーピングされるので、前記コンタクト部の抵抗を
下げることができる。
さらに、前記半導体膜をたとえばポリシリコン膜で構
成し、前記不純物としてたとえばヒ素を用いれば従来の
製造工程の範囲内で容易に製造することができるという
利点も有している。
成し、前記不純物としてたとえばヒ素を用いれば従来の
製造工程の範囲内で容易に製造することができるという
利点も有している。
（ヘ）実施例 以下に本発明の半導体装置の製造方法に係る一実施例
を第１図Ａ乃至第１図Ｄを参照して説明する。
を第１図Ａ乃至第１図Ｄを参照して説明する。
まず、第１図Ａの如く半導体基板（21）はシリコン単
結晶で構成されており、この半導体基板（21）上にSiO2
よりなる絶縁膜（22）を形成する。
結晶で構成されており、この半導体基板（21）上にSiO2
よりなる絶縁膜（22）を形成する。
この絶縁膜（22）はSiO2膜とその上層部にPSG膜又はB
PSG膜が設けられた二層構造となっていてもよい。
PSG膜が設けられた二層構造となっていてもよい。
次に、アルミニウムよりなる金属膜（23A）とポリシ
リコンよりなる半導体膜（23B）をそれぞれ8000Å,500
Åの厚さに順次スパッタリングによって積層する。
リコンよりなる半導体膜（23B）をそれぞれ8000Å,500
Åの厚さに順次スパッタリングによって積層する。
ここでアルミニウムよりなる金属膜（23A）にシリコ
ンを微量添加してもよい。
ンを微量添加してもよい。
続いて第１図Ｂの如く第１の配線層（23）を形成する
ために金属膜（23A）及び半導体膜（23B）に周知の方法
でパターニングを施す。
ために金属膜（23A）及び半導体膜（23B）に周知の方法
でパターニングを施す。
すなわち、半導体膜（23B）はSF6プラズマにてエッチ
ングしてもよいしHF系のエッチャントでエッチングして
もよい。
ングしてもよいしHF系のエッチャントでエッチングして
もよい。
また、金属膜（23A）たとえばSiCl4プラズマにてエッ
チングする。
チングする。
ここで、金属膜（23A）のエッチング後に生ずるSi残
渣を除去するために軽いプラズマエッチング処理を後処
理として行なう場合には、半導体膜（23B）が実質的に
除去されるのを防ぐ為に、パターニングしたフォトレジ
ストを除去せずに実施する。
渣を除去するために軽いプラズマエッチング処理を後処
理として行なう場合には、半導体膜（23B）が実質的に
除去されるのを防ぐ為に、パターニングしたフォトレジ
ストを除去せずに実施する。
かくして第１の配線層（23）を形成し、続いてPSGよ
りなる層間絶縁膜（24）をCVD法によって7000Åの厚さ
に堆積する。
りなる層間絶縁膜（24）をCVD法によって7000Åの厚さ
に堆積する。
ここで、前記層間絶縁膜（24）はPSGとその上層部の
スピンオングラスからなる二層構造又はPSG、スピンオ
ングラス、PSGからなる三層構造とすることによってさ
らに平坦化を施してもよい。
スピンオングラスからなる二層構造又はPSG、スピンオ
ングラス、PSGからなる三層構造とすることによってさ
らに平坦化を施してもよい。
次に第１図Ｃの如く、層間絶縁膜（24）をCHF3プラズ
マによってエッチングして第１の配線層（23）上にスル
ーホールＨを開口する。
マによってエッチングして第１の配線層（23）上にスル
ーホールＨを開口する。
本発明の特徴は前記の如く第１の配線層（23）を金属
膜（23A）とその上部の半導体膜（23B）との二層構造で
構成して、第１の配線層（23）上にスルーホールＨを形
成することにある。
膜（23A）とその上部の半導体膜（23B）との二層構造で
構成して、第１の配線層（23）上にスルーホールＨを形
成することにある。
かくの如き製造方法をとることにより、オーバーエッ
チング処理に対しても半導体膜（23B）のポリシリコン
がエッチング・ストッパーとして作用するので金属膜
（23A）が露出されることがなく、金属膜（23A）のアル
ミニウムのスパッタリング現象が発生しないからデポ物
がスルーホールＨ側壁部に形成されるのを防ぐことがで
きる。
チング処理に対しても半導体膜（23B）のポリシリコン
がエッチング・ストッパーとして作用するので金属膜
（23A）が露出されることがなく、金属膜（23A）のアル
ミニウムのスパッタリング現象が発生しないからデポ物
がスルーホールＨ側壁部に形成されるのを防ぐことがで
きる。
次にこのスルーホールＨより、ヒ素を加速エネルギー
60Kev、ドーズ量１×1016ions/cm2の条件にてイオン注
入する。ここで、スルーホールＨをパターニングするの
に用いたフォトレジスト（25）は除去せずにイオン注入
する。
60Kev、ドーズ量１×1016ions/cm2の条件にてイオン注
入する。ここで、スルーホールＨをパターニングするの
に用いたフォトレジスト（25）は除去せずにイオン注入
する。
次に、前記フォトレジスト（25）を除去後にヒ素イオ
ンを活性化するためにN2雰囲気中で900℃30分程度のア
ニールを施してもよい。
ンを活性化するためにN2雰囲気中で900℃30分程度のア
ニールを施してもよい。
続いて、第１図Ｄの如くスルーホール底部に露出した
半導体膜（23B）の表面には、自然酸化膜又は前記アニ
ール時に形成されたSiO2膜が付着しているので、HF系の
エッチャントで軽くエッチングしてこれを取り除いた後
に、全面にアルミニウムを8000Åの厚さにスパッタリン
グし、周知の方法でパターニングを行ない、第２の配線
層（26）を形成する。
半導体膜（23B）の表面には、自然酸化膜又は前記アニ
ール時に形成されたSiO2膜が付着しているので、HF系の
エッチャントで軽くエッチングしてこれを取り除いた後
に、全面にアルミニウムを8000Åの厚さにスパッタリン
グし、周知の方法でパターニングを行ない、第２の配線
層（26）を形成する。
ここで、スルーホールＨ底部の半導体膜（23B）には
ヒ素が高濃度にドーピングされているので金属膜（23
A）のアルミニウムと第２の配線層（26）のアルミニウ
ムは半導体膜（23B）を介してオーミックコンタクトさ
れる。
ヒ素が高濃度にドーピングされているので金属膜（23
A）のアルミニウムと第２の配線層（26）のアルミニウ
ムは半導体膜（23B）を介してオーミックコンタクトさ
れる。
しかも、前述の如くスルーホールＨの側壁部に突起状
のデポ物が存在しないのでスルーホールＨ底部の第２の
配線層（26）のアルミニウムが薄くなることがない。
のデポ物が存在しないのでスルーホールＨ底部の第２の
配線層（26）のアルミニウムが薄くなることがない。
従って、前述の如き製造方法によれば二層配線構造に
おいて第１の配線層（23）と第２の配線層（26）の接続
が確実になされ、高信頼性及び高歩留りを確保できる。
おいて第１の配線層（23）と第２の配線層（26）の接続
が確実になされ、高信頼性及び高歩留りを確保できる。
（ト）発明の効果 前述の説明からも明らかなように、本発明の製造方法
によれば多層配線構造におけるスルーホール形成時に突
起状のデポ物の生成を防止することができるので配線層
間の接続を確実に行ない、高信頼性及び高歩留りを確保
できる。
によれば多層配線構造におけるスルーホール形成時に突
起状のデポ物の生成を防止することができるので配線層
間の接続を確実に行ない、高信頼性及び高歩留りを確保
できる。
また、Mo等の重金属を使用せずに上記の効果を達成で
きるのでデバイス特性を変動させることなく、しかも容
易に多層配線構造を製作する方法として好適である。
きるのでデバイス特性を変動させることなく、しかも容
易に多層配線構造を製作する方法として好適である。
第１図Ａ乃至第１図Ｄは、本発明の半導体装置の製造方
法を説明する断面図である。 第２図Ａ乃至第２図Ｃは、従来の半導体装置の製造方法
を説明する断面図である。
法を説明する断面図である。 第２図Ａ乃至第２図Ｃは、従来の半導体装置の製造方法
を説明する断面図である。
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上にアルミニウム又はアルミニウム合金から
成る金属膜とポリシリコン膜から成る半導体膜とを順次
積層してなる第１の配線層を形成する工程と、 全面に層間絶縁膜を形成する工程と、 前記層間絶縁膜上にフォトレジスト膜を形成した後に該
フォトレジスト膜をマスクにして前記層間絶縁膜をプラ
ズマエッチングすることで前記第１の配線層が選択的に
露出するようにスルーホールを形成する工程と、 前記スルーホールを介して前記第１の配線層と接続する
第２の配線層を形成する工程を含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341208A JP2858837B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341208A JP2858837B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03200330A JPH03200330A (ja) | 1991-09-02 |
| JP2858837B2 true JP2858837B2 (ja) | 1999-02-17 |
Family
ID=18344216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341208A Expired - Lifetime JP2858837B2 (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858837B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243861B1 (ko) * | 1996-09-25 | 2000-02-01 | 전주범 | 박막형 광로 조절 장치의 제조 방법 |
| KR100254942B1 (ko) * | 1996-09-24 | 2000-05-01 | 전주범 | 박막형 광로 조절장치의 패드 연결방법 |
| KR100233997B1 (ko) * | 1996-11-27 | 1999-12-15 | 전주범 | 광로 조절 장치 및 그 제조 방법 |
| KR100251106B1 (ko) * | 1996-12-11 | 2000-05-01 | 전주범 | 박막형 광로 조절장치의 제조 방법 |
| KR100233994B1 (ko) * | 1996-12-12 | 1999-12-15 | 전주범 | 광효율을 향상시킬 수 있는 박막형 광로 조절장치 및 이의 제조 방법 |
| KR100244520B1 (ko) * | 1996-12-30 | 2000-02-01 | 전주범 | 박막형 광로 조절장치의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350042A (ja) * | 1986-08-19 | 1988-03-02 | Mitsubishi Electric Corp | 多層配線・電極膜構造 |
| KR900008868B1 (ko) * | 1987-09-30 | 1990-12-11 | 삼성전자 주식회사 | 저항성 접촉을 갖는 반도체 장치의 제조방법 |
-
1989
- 1989-12-27 JP JP1341208A patent/JP2858837B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03200330A (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
| US5767015A (en) | Metal plug with adhesion layer | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US5266516A (en) | Method for making electrical contact through an opening of one micron or less for CMOS technology | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH06132404A (ja) | 半導体の多層配線方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH04266022A (ja) | 半導体装置の製法 | |
| KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
| JPH05283533A (ja) | 半導体装置の製造方法 | |
| JPH05283539A (ja) | 多層配線の形成方法 | |
| JPH06112196A (ja) | 半導体装置の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 |