JPS6350042A - 多層配線・電極膜構造 - Google Patents

多層配線・電極膜構造

Info

Publication number
JPS6350042A
JPS6350042A JP19422786A JP19422786A JPS6350042A JP S6350042 A JPS6350042 A JP S6350042A JP 19422786 A JP19422786 A JP 19422786A JP 19422786 A JP19422786 A JP 19422786A JP S6350042 A JPS6350042 A JP S6350042A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
wiring
layer
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19422786A
Other languages
English (en)
Inventor
Tatsuro Okamoto
岡本 龍郎
Masahiro Shimizu
雅裕 清水
Akihiko Osaki
明彦 大崎
Katsuhiro Tsukamoto
塚本 克博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19422786A priority Critical patent/JPS6350042A/ja
Publication of JPS6350042A publication Critical patent/JPS6350042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置などにおける多層配線
Φ電極膜構造に関するものである。
〔従来の技術〕
従来例でのこの種の半導体装置として、こ\でて、19
79年のIEEE(The In5titute of
 Electricaland Electronic
s Engineers) Vol、EI]−2B P
2O3に発表されたポリサイド構造を有する半導体装置
の製造フローを第2図(a)ないしくf)に示す。
すなわち、これらの第2図において、まず、例えばシリ
コン半導体基板1上には、例えば熱酸化膜などの絶縁膜
2を形成させ(同図(a))、その上にCVD法などに
よって多結晶シリコン膜3を形成させ、かつ場合によっ
ては、リンなどの不純物をドープする(同図(b))。
ついで、その上にスパッタリング法、CVD法などによ
って、下層となる金属膜4を形成させ(同図(C))、
また、写真製版とエツチング法などを用いて、これらの
金属膜4と多結晶シリコン膜3.そして必要に応じては
、絶縁膜2を順次選択的にエツチング除去する(同図(
d))。
その後、一般的に金属膜4の抵抗値を、その物質の固有
抵抗値に近付けるために、1000℃に近い温度で熱処
理をなしたのち、この金属膜4を含む上部に、層間での
電気的絶縁を意図して、 CVD法などにより酸化シリ
コンなどの層間絶縁膜6を形成する(同図(e))。
最後に、写真製版とエツチング法などにより、層間絶縁
膜6の所望部分にコンタクト穴7を開孔した上で、さら
に、スパッタリング法、CVD法などによって、この層
間絶縁膜6上に上層となる配線膜8を形成させ、コンタ
クト穴7を通して、この」二層の配線膜8を下層の金属
膜4に電気的に接続させるのである(同図(f))。
しかして、このような従来例による多層配線・電極膜構
造、こ−ではポリサイド構造の場合、最−に層の導体膜
が金属膜であって、これが化学的耐蝕性とか酸化処理に
対する安定性に劣るときは、その製造時に次のような困
難さが伴なうことになる。
すなわち9例えば熱処理に際しては、基板表面の汚染物
質を除去するために熱酸化雰囲気中で前処理を行なうが
、このとき、酪に対する耐蝕性がなければ、その処理中
に金属膜4がエツチング除去されるか、あるいは第3図
(a)に示すように膜厚が減少され、その配線抵抗が所
期の期待される抵抗値よりも高い値となって、素子特性
に影響する。
また、前記熱酸以外にも、通常、フッ酸系薬品を用いた
S + 02のエツチングを行なうが、例えばコンタク
ト穴7の開孔時、またはその後の配線膜8を形成するま
でにフッ酸系薬品中に入れた場合。
金属膜4の種類によっては、コンタクト穴7を通して金
属膜4が、例えば第3図(b)に見られるようにエツチ
ングされ、その程度が著るしいと、サイドエツチングが
進行する結果、同様に配線抵抗に影響を与える惧れが生
ずる。
さらに、酸化処理に対する安定性についても、例えば金
属膜4が、チタンとシリコンの合金であるチタンシリサ
イド(TiS+2)の場合にあっては、900〜100
0℃程度の温度で酸化処理すると、そのTiSi2が分
解せずに表面にS + 02が形成されることになる。
そしてこの場合、S iO2の形成にあずかるSiは、
TiSi2の下の多結晶シリコン膜3からの拡散によっ
て供給されるが、このとき、Siの拡散供給能力が低下
するような低温領域9例えば800℃以下で酸化させる
と、TiSi2が分解して、Tiの酸化層が形成される
ために、多層配線膜の抵抗上昇を招くことになる。
〔発明が解決しようとする問題点〕
このように従来例での多層配線・電極膜構造においては
、酸化性雰囲気中での熱処理時に、金属膜が酸化され、
酸化物を生じて配線膜の抵抗が増したり、あるいはフッ
酸などの薬品処理時に、金属膜がエツチングされたりす
ると云う問題点があった。
この発明は従来のこのような問題点を解消するためにな
されたものであり、その目的とするところは、酸化性雰
囲気中での熱処理時に、配線膜の抵抗を損なう惧れがな
く、また、フッ酸などの薬品に対する耐蝕性に優れた。
この種の多層配線・電極膜構造を得ることである。
〔問題点を解決するための手段〕
前記目的を達成するために、この発明に係る多層配線・
電極膜構造は、下層の金属膜上に多結晶シリコン膜を形
成させ、この多結晶シリコン膜を介して、金属膜に上層
の配線膜を接続させたものである。
〔作   用〕
すなわち、この発明では、下層の金属膜上に形成された
多結晶シリコン膜が、酸化性雰囲気中での熱処理時には
、金属酸化物形成の防1F膜として作用し、また、フッ
酸などの薬品による処理中での、金属膜のエツチングに
対する保護膜として作用する。
〔実 施 例〕
以下、この発明に係る多層配線・電極膜構造の一実施例
につき、第1図(a)ないしくf)を参照して詳細に説
明する。
これらの第1図(a)ないしくf)はこの実施例構造の
概要を製造工程順に示すそれぞれ断面図であり、前記第
2図従来例と同一符号は同一または相当部分を表わして
いる。
第1図(a)ないしくc)までの工程は前記従来例の場
合と同様であり、その後、前記下層の金属膜4」−にス
パッタリング法、CVD法などによって、後述する金属
酸化物形成の防止膜、およびエツチングに対する保護膜
としての多結晶シリコン膜5を形成する(同図(d))
が、こへでこの多結晶シリコン膜5には、熱拡散または
イオン注入法などによって、リン、砒素、ボロンなどの
不純物を添加しても良い。
続いて、写真製版とエツチング法などを用い、これらの
多結晶シリコン膜5.金属膜4.多結晶シリコン膜3.
そして必要に応じては、絶縁膜2を順次選択的にエツチ
ング除去しく同図(e))、さらに、層間絶縁膜6を形
成した」二で、前記と同様に写真製版とエツチング法な
どにより、層間絶縁膜6の所望部分にコンタクト穴7を
開孔させ、かつスパッタリング法、cvn法などにより
、上層の配線膜8を形成させて、多結晶シリコン膜5.
ひいては下層の金属膜4との電気的接続をとるのである
(同図(f))。
すなわち、この実施例構造での要点は、下層の金属膜4
上にあって、さらに多結晶シリコン膜5を形成させ、か
つこの多結晶シリコン膜5を介して、同金属膜4に」−
層の配線膜8を接続させることである。
従って、この実施例構造の場合、前記従来例構造で問題
となっていた。酸化性雰囲気中での熱処理に関しては、
直接9表面に露出される多結晶シリコン膜5が酸化に寄
与するために、下層の金属膜4を安定的に保持できる。
また、耐蝕性に関して多結晶シリコン膜5は、酸系薬品
のうち、フッ酸と硝酸の混合液に溶けることを除き、通
常でのLSIプロセスで使用する範囲の同種薬品に対し
て不溶であり、下層の金属膜4の保護膜として十分に作
用する。こ\で前記下層の金属膜4については、その側
面が保護されていないが、膜厚に比較して膜幅が十分に
大きいために、長時間に亘る薬品処理をなさずに、パラ
メータの最適化を図ることで、膜幅の減少を問題のない
程度の範囲に抑え得るのである。
なお、前記実施例においては、」二部側から多結晶シリ
コン膜、金属膜、多結晶シリコン膜の3層構造について
述べたが、最下部の多結晶シリコン膜のない2層構造に
も適用でき、また、基板1上にこの多層配!!e電極膜
構造を直接形成する場合にも同様の作用、効果が得られ
る。そしてまた、こ〜では配線として述べたが、例えば
ゲート電極膜とした場合も全く同様である。
〔発明の効果〕
以上詳述したように、この発明によるときは、半導体基
板上、または基板面の絶縁膜上に、少なくとも金属膜1
層間絶縁膜、配線膜を、順次選択的に形成する多層配線
・電極膜構造において、下層の金属膜上に多結晶シリコ
ン膜を形成させ、上層の配線膜を層間絶縁膜のコンタク
ト穴から、多結晶シリコン膜を介して、下層の金属膜に
接続させるようにしたので、下層の金属膜」−に形成さ
せた多結晶シリコン膜が、酸化性雰囲気中での熱処理に
際し、金属酸化物形成の防止膜となって、金属膜の抵抗
を損なうような慣れを全く解消でき、また、フッ酸など
の薬品による処理の際には、耐エツチング性保護膜とな
って、この薬品に対する耐蝕性を十分に向上できるもの
で、結果的に、酸化処理、薬品処理などに対し極めて安
定な電極。
配線構造が得られるのであり、しかも構造的にも頗る簡
単で容易に実施し得るなどの優れた特長を有するもので
ある。
【図面の簡単な説明】
第1図(a)ないしくf)はこの発明に係る多層配線・
電極膜構造の一実施例による概要を製造工程順に示すそ
れぞれ断面図であり、また第2図(a)ないしくf)は
同」二従来例による多層配線・電極膜構造の概要を製造
工程順に示すそれぞれ断面図、第3図(a)および(b
)は同一]二従来例構造の問題点を説明するそれぞれ断
面図である。 l・・・・シリコン半導体基板、2・・・・熱酸化膜な
どの絶縁膜、4・・・・下層の金属膜、5・・・・多結
晶シリコン膜、6・・・・層間絶縁膜、7・・・・コン
タクト穴、8・・・・上層の配線膜。 第1図 (d) (f) 第2図 (b) (C) (d) 第2図 (e) (f) 第3図 (Q) (b) 手続補正書(!%) う斥ゆ乙跣・霞石1葭糾L 3、補正をする者 事件との関係 特許出願人 住 所    東京都千代田区丸の内二丁目2番3号名
 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 5、補正の対象 (1)明細書の特許請求の範囲の欄 (2)明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書の特許請求の範囲を別紙のとおり補正する
。 (2)同書2頁14行の「下層となる」を削除する。 (3)同書3頁19行の「熱酸化雰囲気中で」を「高温
の酸の中で」と補正する。 (4)同書4頁3行の「減少され、その配線抵抗が所期
の期待される」を「減少し、その配線抵抗が所期の」と
補正する。 以  」− 特許請求の範囲 (1)半導体基板上に直接またはた  して、少なくと
も金属膜9層間絶縁膜、配線膜を順次選択的に形成する
多層配線・電極膜構造であって、前記下層の金属膜上に
多結晶シリコン膜を形成させると共に、前記層間絶縁膜
のコンタクト穴から、前記上層の配線膜を、前記多結晶
シリコン膜を介して、下層の金属膜に接続させたことを
特徴とする多層配線・電極膜構造。 (2)多結晶シリコン膜中に、砒素、ボロンなどの不純
物を添加したことを特徴とする特許請求の範囲第1項に
記載の多層配線・電極膜構造。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に直接、または半導体基板面の絶縁
    膜上に、少なくとも金属膜、層間絶縁膜、配線膜を、順
    次選択的に形成する多層配線・電極膜構造であつて、前
    記下層の金属膜上に多結晶シリコン膜を形成させると共
    に、前記層間絶縁膜のコンタクト穴から、前記上層の配
    線膜を、前記多結晶シリコン膜を介して、下層の金属膜
    に接続させたことを特徴とする多層配線・電極膜構造。
  2. (2)多結晶シリコン膜中に、砒素、ボロンなどの不純
    物を添加したことを特徴とする特許請求の範囲第1項に
    記載の多層配線・電極膜構造。
JP19422786A 1986-08-19 1986-08-19 多層配線・電極膜構造 Pending JPS6350042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19422786A JPS6350042A (ja) 1986-08-19 1986-08-19 多層配線・電極膜構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19422786A JPS6350042A (ja) 1986-08-19 1986-08-19 多層配線・電極膜構造

Publications (1)

Publication Number Publication Date
JPS6350042A true JPS6350042A (ja) 1988-03-02

Family

ID=16321072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19422786A Pending JPS6350042A (ja) 1986-08-19 1986-08-19 多層配線・電極膜構造

Country Status (1)

Country Link
JP (1) JPS6350042A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200330A (ja) * 1989-12-27 1991-09-02 Sanyo Electric Co Ltd 半導体装置の製造方法
US5543362A (en) * 1995-03-28 1996-08-06 Motorola, Inc. Process for fabricating refractory-metal silicide layers in a semiconductor device
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US6187664B1 (en) * 1995-06-05 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for forming a barrier metallization layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200330A (ja) * 1989-12-27 1991-09-02 Sanyo Electric Co Ltd 半導体装置の製造方法
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5734200A (en) * 1994-09-30 1998-03-31 United Microelectronics Corporation Polycide bonding pad structure
US5543362A (en) * 1995-03-28 1996-08-06 Motorola, Inc. Process for fabricating refractory-metal silicide layers in a semiconductor device
US6187664B1 (en) * 1995-06-05 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for forming a barrier metallization layer

Similar Documents

Publication Publication Date Title
US4398335A (en) Multilayer metal silicide interconnections for integrated circuits
JPH06232129A (ja) 電子回路
TW434887B (en) Method of manufacturing ferroelectric memory device
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPH0370137A (ja) 半導体集積回路内の素子連結用金属配線層およびその製造方法
JPS61166075A (ja) 半導体装置およびその製造方法
JPS6350042A (ja) 多層配線・電極膜構造
JPS62113421A (ja) 半導体装置の製造方法
JPS5910271A (ja) 半導体装置
JPS6312152A (ja) 半導体装置およびその製造方法
JP2930102B2 (ja) 半導体装置用配線構造及びその製造方法
JPH0258259A (ja) 半導体装置の製造方法
JPS62293772A (ja) 半導体装置
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
JPS6151941A (ja) 電極・配線膜の製造方法
JPH04364759A (ja) 半導体装置及びその製造方法
JPH0377661B2 (ja)
JP3333501B2 (ja) 半導体装置
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH0232537A (ja) 半導体装置の製造方法
JPS60219772A (ja) 半導体装置の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法
JPH01202860A (ja) 半導体装置
JPH0235773A (ja) 半導体装置
JPS6063967A (ja) 絶縁ゲ−ト形電界効果トランジスタの製造方法