JPH0669140B2

JPH0669140B2 - レベルシフト回路

Info

Publication number: JPH0669140B2
Application number: JP57202921A
Authority: JP
Inventors: 浩五味
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-11-19
Filing date: 1982-11-19
Publication date: 1994-08-31
Anticipated expiration: 2009-08-31
Also published as: JPS5992618A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はレベルシフト回路に関する。

〔発明の技術的背景とその問題点〕

従来のレベルシフト回路を第１図乃至第４図に示す。第
１図に示す例はダイオードを用いてシフトする方式の回
路である。すなわち、入力端子P₁に印加された入力信号
はトランジスタQ₁₁,ダイオードD₁₁,D₁₂を介してシフト
され、出力端子P₂に導びかれる。この回路のレベルシフ
ト量（入力端子P₁と出力端子P₂間の電位差）V_LSは V_LS＝V_BE1＋V_D1＋V_D2 …（１）但しV_BE1:トランジスタQ₁₁のベース・エミッタ間順方向
降下電圧 V_D1:ダイオードD₁₁の順方向降下電圧 V_D2:ダイオードD₁₂の順方向降下電圧となる。

しかしながら、上記構成の場合、製造誤差や温度変動に
よってトランジスタQ₁₁やダイオードD₁₁,D₁₂の特性が所
望の値から変動すると、レベルシフト量V_LSが変動して
しまう欠点がある。また、レベルシフト量V_LSはダイオ
ードの数によって決まるが、レベルシフト量V_LSを大き
くしたい場合、ダイオードの数が多くなる欠点がある。

第２図に示す例は定電流源I₁₁を用いる方式を示す。こ
の回路のレベルシフト量V_LSは、 V_LS＝V_BEa＋RaIa …（２）但し、V_BEa:トランジスタQ₁₂のベース・エミッタ間順方
向降下電圧 Ra:抵抗R₁₁の抵抗値 Ia:定電流源I₁₁の電流この回路は、定電流源I₁₁の回路設計に於いて、回路素
子の特性の変動の補償及び温度補償を考慮した回路設計
をすることが要求され、回路設計が複雑になる。また定
電流源I₁₁としては、トランジスタのベース電圧を制御
することにより、そのコレクタ電流を一定に保ち、これ
を電流Iaとする回路が用いられる。しかしながら、この
場合、上述したような電流源トランジスタのベース側に
不要の信号成分が乗ると、電流Iaの値が変化し、これに
よりレベルシフト量V_LSが変化してしまう欠点がある。
また、レベルシフト量V_LSはIaやRaによって決まるが、
これを大きくする為に、Iaを大きくすると消費電力が増
大し、Raを大きくすると周波数特性が悪化する欠点があ
る。

また、第１図及び第２図に示す回路はシフト方向がいず
れも高レベルから低レベルへの一方向のみであり、これ
とは逆の方向へはこのままでは設計変更できない欠点が
ある。

第３図及び第４図は低レベルから高レベルにレベルシフ
ト可能なように構成された例を示すものである。第３図
は第１図と同様にダイオードを用いる方式であり、第４
図は第２図と同様に定電流源を用いる方式である。これ
ら、第３図及び第４図の回路もそれぞれ前述した第１
図，第２図の回路と同様の欠点を有することは当然であ
るが、さらに次のような欠点を有する。

まず、集積回路では、PNPトランジスタとしては一般
に、ラテラルPNPトランジスタやサブストレートPNPトラ
ンジスタが用いられる。この種のPNPトランジスタはNPN
トランジスタに比べて電流増幅率が低く、入力インピー
ダンスが低いという欠点を有する。したがって、入力段
にPNPトランジスタを用いている第３図，第４図の回路
では、NPNトランジスタを用いている第１図，第２図の
回路に比べ、入力インピーダンスが低いという欠点を有
する。

また、第３図及び第４図の回路は電源依存性を有する。
すなわち、第３図の回路では電源電圧が変動すると、ト
ランジスタQ₁₁に流れる電流が変化し、トランジスタQ₁₁
のベース・エミッタ間順方向降下電圧V_BEa,温度係数が
変化する欠点を有する。第４図の回路では、定電流源I
₁₁の電流源トランジスタのベースバイアス電圧が電源電
圧に依存して決まることが多く、したがって、電源電圧
が変動すると、電流Iaが変動し、レベルシフト量V_LSが
変動する欠点を有する。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、集
積回路化に好適で、かつ回路構成が簡単で、常に安定し
たレベルシフトを行なうことができるレベルシフト回路
を提供することを目的とする。

〔発明の概要〕

この発明は、入力信号が印加される入力端子と、ベー
ス、エミッタ、コレクタを有し、前記入力端子からの入
力信号がベースに印加され、エミッタを基準電位点に直
流的に結合した第１のトランジスタと、前記入力端子か
らの前記第１のトランジスタのベース・エミッタを介し
て基準電位点に至る電流経路中に配置した第１の抵抗
と、入力端及び出力端を有し、入力端が前記第１のトラ
ンジスタのコレクタに接続されたカレントミラー回路
と、ベース、エミッタ、コレクタを有し、前記カレント
ミラー回路の出力端にコレクタ及びベースが結合したPN
接合の第２のトランジスタと、前記第２のトランジスタ
のエミッタに直流的に直列接続された定電圧源と、前記
カレントミラー回路の出力端から前記第２のトランジス
タのベース・エミッタを介して定電圧源に至る電流経路
中に配置した第２の抵抗と、前記カレントミラー回路の
出力端と前記第２のトランジスタのコレクタとの接続点
に設けられた出力端子とを具備し、（Rb／Ra）・ｎ＝１ Raは第１の抵抗の抵抗値 Rbは第２の抵抗の抵抗値ｎはカレントミラー回路の入力端電流に対する出力端電
流の電流比（ｎ＝１を含む）となるようにしたものであ
る。

〔発明の実施例〕

以下、図面を参照してこの発明の実施例を詳細に説明す
る。第５図は第１の実施例を示す回路図である。入力端
子P₁はトランジスタQ₂₁のベースに接続されている。こ
のトランジスタQ₂₁のエミッタは抵抗R₂₁を介して接地さ
れ、コレクタはトランジスタQ₂₂のコレクタに接続され
ている。このトランジスタQ₂₂のコレクタはベースに接
続されてダイオード構成とされ、このベースはさらにト
ランジスタQ₂₃のベースに接続されている。トランジス
タQ₂₂,Q₂₃のエミッタは電源Vccに接続されている。トラ
ンジスタQ₂₃のコレクタはダイオード接続のトランジス
タQ₂₄のコレクタとベースとの接続中点に接続されてい
る。トランジスタQ₂₄のエミッタは抵抗R₂₂の一端に接続
され、抵抗R₂₂の他端は定電圧源E₂₁の正側電極に接続さ
れている。レベルシフト量に関与する定電圧源E₂₁の負
電極は接地されている。前記トランジスタQ₂₃のコレク
タには出力端子P₂が設けられている。

なお、トランジスタQ₂₂,Q₂₃はカレントミラー回路を成
す。したがって、第５図はトランジスタQ₂₁のコレクタ
・エミッタ電流路をカレントミラー回路の入力端側に接
続し、トランジスタQ₂₄のコレクタ・エミッタ電流路を
出力端側に接続した構成となっている。カレントミラー
回路は、トランジスタQ₂₂のコレクタに流れる入力電流
に比例した出力電流をトランジスタQ₂₃のコレクタに流
すものである。

上記構成に於いて動作を説明する。入力端子P₁には、例
えばアース電位を動作点とする信号が印加される。今、
トランジスタQ₂₂,Q₂₃の特性を等しくすれば、カレント
ミラー動作により、トランジスタQ₂₁及び抵抗R₂₁に流れ
る電流とトランジスタQ₂₄及び抵抗R₂₂に流れる電流とが
等しくなる。このような条件の基で、さらに、トランジ
スタQ₂₁,Q₂₄の特性を等しくすれば、これらトランジス
タQ₂₁,Q₂₄のベース・エミッタ間順方向降下電圧を等し
くすることができる。上記構成によれば、出力端子P₂に
は利得はそのままにして、動作点がアース電位から定電
圧源E₂₁の定電圧にレベルシフトされた信号が得られ
る。

出力端子P₂の電位を式を使って表わすと次のようにな
る。今、トランジスタQ₂₁〜Q₂₄のベース電流がこれらト
ランジスタQ₂₁〜Q₂₄のコレクタ電流に比べて無視できる
程小さいとする。

入力端子P₁に例えば電圧V₁なる直流レベルの信号が印加
されたとすると、そのときの出力端の直流電圧レベルV₂
は、但しEa:定電圧源E₂₁の定電圧 V_BEa,V_BEb:それぞれトランジスタQ₂₁,Q₂₄のベース・エ
ミッタ間順方向降下電圧 Ra,Rb:それぞれ抵抗R₂₁,R₂₂の抵抗値となる。式（４）を変形すると、となる。ここで、ベース・エミッタ間のダイオード特性
に依存しないように V₂＝Ea＋V₁ …（５）なる関係が得られるようにする為には、の２つの条件を成立させなくてはならない。この２つの
条件はとりも直さず、という条件である。

という条件は、トランジスタQ₂₁とQ₂₄,Q₂₂とQ₂₃の特性
をそれぞれ等しくすることによって得られる。またという条件は、当然抵抗R₂₁,R₂₂の抵抗値を等しくする
ことによって得られる。

ところで、同一半導体基板上に複数のトランジスタを集
積回路化する場合、同一形式のトランジスタであればそ
れらの特性を相対的に精度良く所望の値に設定すること
ができる。この場合、製造誤差あるいは温度変化によっ
て各トランジスタの特性が所望の値から変動したとして
も、全てのトランジスタの特性の変動傾向が同じとなる
ので、特性の比だけは依然として一定に保つことができ
る。したがって、第５図の回路に於いて、トランジスタ
Q₂₂,Q₂₃の特性の比を1:1にすることは容易であり、さら
にトランジスタQ₂₁,Q₂₄の特性の比を1:1にすることも容
易であるから、トランジスタQ₂₁,Q₂₄に流れる電流（厳
密にはエミッタの電流の電流密度）を容易に等しくする
ことができる。したがって、V_BEa／V_BEbを確実に１にす
ることができる。

また、同様に同一半導体基板上に複数の抵抗を集積回路
化する場合、その抵抗値の比を所望の値に設定すること
も容易であるから、Rb／Raを確実に１にすることができ
る。

したがって、第５図の回路では式（５）で示されるよう
な出力電圧V₂を確実に得ることができる。そして、この
場合、定電圧源E₂₁の定電圧Eaがレベルシフト量となる
から、この電圧Eaを適宜設定することにより、入力信号
の動作点を次段の回路に合った動作点に変換することが
できる。

以上詳述したようにこの実施例は、入力端子P₁とアース
間に、１個のトランジスタQ₂₁のベース・エミッタ間電
流路と１個の抵抗R₂₁との直列回路から成る信号入力回
路を設け、定電圧源E₂₁と出力端子P₂間に、信号入力回
路と同じく１個のトランジスタQ₂₄のベース・エミッタ
間電流路と１個の抵抗R₂₂から成る信号出力回路を設
け、カレントミラー回路によって上記両回路に等しいバ
イアス電流を供給するようにしたものである。この場
合、信号出力回路には入力電圧V₁等しい電圧が発生し、
これが定電圧源E₂₁から発生される定電圧Eaに応じて適
宜レベルシフトされ、出力端子P₂に導出される。

上記構成によれば、カレントミラー回路の入力端側の回
路と出力端側の回路によって、回路素子の特性の変動を
相殺されるので、回路素子の特性が変動しても、常に所
望のレベルシフト量を確保することができる。

また、独立的に設けられた定電圧源E₂₁の定電圧Eaを適
宜選定することによって、種々様々なレベルシフト量を
設定することができる。この場合、定電圧Eaを正電圧あ
るいは負電圧に選ぶことによって、低レベルから高レベ
ルあるいは高レベルから低レベルへといった両方向のレ
ベルシフトを実現することが可能である。

ここで上記のように入力側のトランジスタと出力側のト
ランジスタとのベース・エミッタ特性が等しくベース・
エミッタ電圧がV_BEであるとすると上述した（４）式
は、で一般的に示される。

n:Q₂₂,Q₂₃が構成するカレントミラー回路の電流比。

k:出力回路側に接続されたダイオード（PN接合）の個
数。

上記（４）′式でV_BEの係数項が零となるように、Rb／R
aなる抵抗比、電流比ｎ、ダイオードの個数ｋを設定す
れば、入力端子P₁での直流レベルは出力端子P₂で温度変
化の影響をうけることなくレベル変換される。

即ち、なる条件を満足すればPN接合電圧V_BEによる影響をうけ
ずに直流レベルの変換を行ない得る。この場合、直流レ
ベル変換量はで示され、この変換レベルを上記カレントミラー回路の
電流比n,抵抗比Rb／Raを定めて設定し、その上で出力回
路に挿入するダイオードの個数ｋを定めれば、V_BEの変
化による影響をうけることなく直流変換レベル量を定め
ることができる。なお、抵抗Rbは、後述する第11図に示
す例のように、抵抗R₂₈,抵抗R₂₂で分割されて出力側に
接続された場合にはその合成抵抗を示す。

また、定電圧源E₂₁は定電圧Eaを大きくしても、消費電
力が大きくなったり、周波数特性が悪化したりすること
のないようにすることができる。

また、電源電圧が変動してもトランジスタQ₂₂,Q₂₃の電
流が変わることがないので、入力端子P₁での利得を保っ
たまま入力信号を出力端子P₂に導びくことができる。し
かも、定電圧源E₂₁を例えば第６図のように構成すれ
ば、定電圧Eaが電源電圧の変動の影響を受けないように
することができる。以上から電源電圧の変動の影響を受
けないレベルシフトを行なうことができる。なお、第６
図はダイオード接続のトランジスタQ₂₅,Q₂₆とツェナー
ダイオードD₂₁を直列接続したものである。このような
構成によれば、常に一定な電圧Eaを得ることができ、か
つ温度係数を零にすることができる。

また、入力段にNPNトランジスタQ₂₁を用いているので入
力インピーダンスが高い。

また、上記のような構成であれば、低い電源電圧しか利
用できないような場合でも有利である。

第７図乃至第10図はそれぞれ信号入力回路と信号出力回
路の異なる構成を示す回路図である。まず、第７図はト
ランジスタQ₂₁のエミッタと抵抗R₂₁との間にダイオード
接続のトランジスタQ₂₇を順方向に接続したものであ
る。このような場合でも、例えば、出力端子P₂とトラン
ジスタQ₂₄のコレクタとの間にダイオード接続のトラン
ジスタQ₂₈を順方向に挿入することにより、トランジス
タQ₂₇の両端電圧分をトランジスタQ₂₈で確保することが
できるので、先の式（５）を得ることができる。

第８図は、信号入力回路側ではトランジスタQ₂₁のエミ
ッタをアースに直結し、ベースと入力端間に抵抗R₂₃を
挿入したものである。そして、信号出力回路側では、ト
ランジスタQ₂₄のベースとコレクタ間に抵抗R₂₃と等しい
抵抗値の抵抗R₂₄を挿入したものである。このような構
成では、トランジスタQ₂₁,Q₂₄のエミッタ電流が略等し
いので、そのベース電流も略等しく、したがって、抵抗
R₂₃,R₂₄の両端電圧も略等しい。その結果、トランジス
タQ₂₄のコレクタとエミッタ間には入力電圧V₁に略等し
い電圧が発生し、出力電圧V₂は前式（５）と同じように
なる。

第９図は先の第８図に於いて、トランジスタQ₂₁のベー
スとアース間に抵抗R₂₅を挿入し、トランジスタQ₂₄のベ
ースとエミッタ間に抵抗R₂₆と抵抗値が等しい抵抗R₂₆を
挿入したものである。このような構成に於いても、トラ
ンジスタQ₂₄のコレクタとエミッタ間に入力電圧V₁に略
等しい電圧を発生させることができる。

第10図は、トランジスタQ₂₁のベースとアース間にダイ
オード接続のトランジスタQ₂₉を順方向に接続し、さら
にトランジスタQ₂₁のベースと入力端子P₁間に抵抗R₂₇を
挿入したものである。そして、トランジスタQ₂₄のエミ
ッタには、第５図と同じく抵抗R₂₂が挿入されている。
この場合、抵抗R₂₇,R₂₂の抵抗値は等しくされている。
このような構成では、トランジスタQ₂₂,Q₂₃はカレント
ミラー回路を成し、トランジスタQ₂₁に流れる電流と等
しい電流がトランジスタQ₂₉に流れる。したがって、ト
ランジスタQ₂₉と抵抗R₂₇から成る回路はトランジスタQ
₂₄と抵抗R₂₂から成る回路と同じように動作し、定電圧
源E₂₁と出力端子P₂間に入力電圧V₁に略等しい電圧が得
られる。

以上は入力信号に対する利得が１となるように構成され
た回路について説明したが、利得を１以外の整数倍にす
ることも可能である。第11図は例えば、利得を２倍にす
るように構成された場合を示す。すなわち、トランジス
タQ₂₃のコレクタと定電圧源E₂₁の正側電極との間に、ト
ランジスタQ₂₄と抵抗R₂₂から成る回路と同じような接続
構成を有する回路を２個直列にして挿入したものであ
る。この場合、トランジスタQ₂₄,Q₃₀は特性が等しく、
抵抗R₂₂,R₂₈は抵抗値が等しくなるようにしてある。

このような構成によれば、定電圧源E₂₁の正側電極とト
ランジスタQ₂₄のコレクタ間、トランジスタQ₂₄コレクタ
とトランジスタQ₃₀のコレクタ間にそれぞれ入力電圧V₁
と等しい電圧が発生する。したがって、出力端子P₂に
は、２倍に増幅され、動作点が定電圧Eaまでレベルシフ
トされた信号が得られる。

出力電圧V₂を式を使って表わすと、但し、V_BEc:トランジスタQ₃₀のベース・エミッタ間順方
向降下電圧 Rc:抵抗R₂₈の抵抗値となる。ここで、V_BEa＝V_BEb＝V_BEc,Ra＝Rb＝Rcである
から、 V₂＝Ea＋2V₁ …（９）となる。同様の方法で、直列接続される回路数を増やす
ことにより、３倍以上整数倍の利得を得ることができ
る。

第12図は次段の回路が複数あって、各回路の入力動作点
が異なる場合に効率良く構成されたレベルシフト回路を
示すものである。この場合は、例えば第５図に示すよう
な回路を複数設ける必要はなく、カレントミラー回路の
出力用のトランジスタを複数にし、各出力用のトランジ
スタに例えば第５図で説明したような信号出力用回路を
接続すればよい。第12図は入力動作点が異なる次段の回
路が２個存在する場合の構成を示す。すなわち、カレン
トミラー回路の出力用のトランジスタQ₃₁はトランジス
タQ₂₃と同一特性を有し、このトランジスタQ₃₁のコレク
タ側に接続されるトランジスタQ₃₂及び抵抗R₂₉はそれぞ
れトランジスタQ₂₄及び抵抗R₂₂と同一特性を有し、かつ
同一接続構成となっている。したがって、出力端子P₃に
は、入力電圧V₁の動作点を定電圧源E₂₂の定電圧Ebまで
レベルシフトした出力電圧V₃が得られる。

V₃＝Eb＋V₁ …（10）したがって、定電圧源E₂₁,E₂₂の定電圧Ea,Ebを適宜選定
することにより、出力端子P₂,P₃にはここに接続される
次段の回路の入力動作点までレベルシフトされた信号を
得ることができる。

第13図は、トランジスタQ₃₃,Q₃₄、抵抗R₃₀〜R₃₃、定電
流源I₂₁で構成された次段の差動増幅回路へレベルシフ
トされた信号を供給する構成を示すものである。すなわ
ち、差動対を成す一方のトランジスタQ₃₃のベースは出
力端子P₂に接続され、他方のトランジスタQ₃₄のベース
は定電圧源E₂₁の正側電極へ接続されている。このよう
な構成によれば、トランジスタQ₃₃,Q₃₄のベースへは、
共に定電圧源E₂₁の定電圧Eaを基準にしてバイアスが供
給されるので、電圧Eaの変動で差動入力電圧が変動する
ことがなく、入力電圧V₁のみを差動入力として供給する
ことができる。そして、負荷抵抗R₃₂,R₃₃の抵抗値を適
宜設定することにより、出力端子P₃,P₄に入力電圧V₁を
増幅した電圧を得ることができる。

なお、この発明は先の実施例に限定されるものではな
い。例えば、第５図に於いて、定電圧源E₂₁の定電圧Ea
を零すれば、レベルシフト量を零にすることができる。
言い換えれば回路を単にインピーダンス変換回路として
利用することができる。また、カレントミラー回路とし
ては、第５図等で示した構成のものに限らないことも勿
論である。

〔発明の効果〕

このようにこの発明によれば、集積回路に好適で、かつ
回路構成が簡単で、常に安定したレベルシフトを行なう
ことができるレベルシフト回路を提供することができ
る。

【図面の簡単な説明】

第１図乃至第４図はそれぞれ従来のレベルシフト回路の
異なる例を示す回路図、第５図はこの発明に係るレベル
シフト回路の第１の実施例を示す回路図、第６図乃至第
13図はそれぞれこの発明の第２の実施例乃至第９の実施
例を示す回路図である。 P₁……入力端子、P₂,P₃……出力端子、Vcc……電源、E
₂₁,E₂₂……定電圧源、I₂₁……定電流源、Q₂₁〜Q₃₄……
トランジスタ、R₂₁〜R₃₃……抵抗、D₂₁……ツェナーダ
イオード。

Claims

【特許請求の範囲】

【請求項１】入力信号が印加される入力端子と、ベース、エミッタ、コレクタを有し、前記入力端子から
の入力信号がベースに印加され、エミッタを基準電位点
に直流的に結合した第１のトランジスタと、前記入力端子から前記第１のトランジスタのベース・エ
ミッタを介して基準電位点に至る電流経路中に配置した
第１の抵抗と、入力端及び出力端を有し、入力端が前記第１のトランジ
スタのコレクタに接続されたカレントミラー回路と、ベース、エミッタ、コレクタを有し、前記カレントミラ
ー回路の出力端にコレクタ及びベースが結合したPN接合
の第２のトランジスタと、前記第２のトランジスタのエミッタに直流的に直列接続
された定電圧源と、前記カレントミラー回路の出力端から前記第２のトラン
ジスタのベース・エミッタを介して定電圧源に至る電流
経路中に配置した第２の抵抗と、前記カレントミラー回路の出力端と前記第２のトランジ
スタのコレクタとの接続点に設けられた出力端子とを具
備し、（Rb／Ra）・ｎ＝１ Raは第１の抵抗の抵抗値 Rbは第２の抵抗の抵抗値ｎはカレントミラー回路の入力端電流に対する出力端電
流の電流比（ｎ＝１を含む）となるようにしたことを特
徴とするレベルシフト回路。