JP2848106B2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JP2848106B2 JP2848106B2 JP4103637A JP10363792A JP2848106B2 JP 2848106 B2 JP2848106 B2 JP 2848106B2 JP 4103637 A JP4103637 A JP 4103637A JP 10363792 A JP10363792 A JP 10363792A JP 2848106 B2 JP2848106 B2 JP 2848106B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage source
- circuit
- output
- low
- source system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリセット回路に関し、特
に２電源を有する集積回路のリセット回路に関する。
に２電源を有する集積回路のリセット回路に関する。
【０００２】
【従来の技術】従来のリセット回路の一例をドライバ回
路を用いて説明する。図４のように入力端Ｔ0 に入力さ
れた低電圧源（以後ＶCCと記す）系の入力信号Ｓ0 は、
レベルシフト回路Ａ２により高電圧源（以後ＶDDと記
す）系の信号にレベル変換され、そのドレインが出力端
子１に接続されたＮチャネルトランジスタＱ６に入力さ
れる。リセット回路としてはＶCC系のゲートで構成され
た低電圧源系低電圧源用パワー・オン・リセット回路Ｌ
ＰＯＲを有し、ＶCCのレベル低下時にはリセット信号を
出力する。リセット信号はドライバ回路の入力端Ｔ0 に
入力され、通常の入力信号同様レベルシフト回路Ａ２に
よりレベル変換されてＶDD系の出力トランジスタである
ＮチャネルトランジスタＱ６を初期化する。
路を用いて説明する。図４のように入力端Ｔ0 に入力さ
れた低電圧源（以後ＶCCと記す）系の入力信号Ｓ0 は、
レベルシフト回路Ａ２により高電圧源（以後ＶDDと記
す）系の信号にレベル変換され、そのドレインが出力端
子１に接続されたＮチャネルトランジスタＱ６に入力さ
れる。リセット回路としてはＶCC系のゲートで構成され
た低電圧源系低電圧源用パワー・オン・リセット回路Ｌ
ＰＯＲを有し、ＶCCのレベル低下時にはリセット信号を
出力する。リセット信号はドライバ回路の入力端Ｔ0 に
入力され、通常の入力信号同様レベルシフト回路Ａ２に
よりレベル変換されてＶDD系の出力トランジスタである
ＮチャネルトランジスタＱ６を初期化する。
【０００３】このように入力端Ｔ0 にリセット信号を入
力すれば高電圧源の出力も初期化されるので一般に低電
圧源系のみ初期化している。このようなドライバ回路
は、ＬＥＤドライバ回路等に用いられるが、電源電圧が
低下し、リセット信号が出力される時は、通常出力端子
１に外部接続されたＬＥＤが点灯しないよう、Ｎチャネ
ルトランジスタＱ６はオフ状態に初期化される。一般に
ＶDD＝12Ｖ，ＶCC＝５Ｖで使用される。
力すれば高電圧源の出力も初期化されるので一般に低電
圧源系のみ初期化している。このようなドライバ回路
は、ＬＥＤドライバ回路等に用いられるが、電源電圧が
低下し、リセット信号が出力される時は、通常出力端子
１に外部接続されたＬＥＤが点灯しないよう、Ｎチャネ
ルトランジスタＱ６はオフ状態に初期化される。一般に
ＶDD＝12Ｖ，ＶCC＝５Ｖで使用される。
【０００４】詳しく説明すると、入力端Ｔ0 に入力され
た入力信号Ｓ0 より、ＶCC系のインバータ２，３により
反転，非反転信号を作り、各々レベルシフト回路Ａ２の
入力端Ｔ４，Ｔ３に入力される。入力端Ｔ３をゲートと
するＮチャネルトランジスタＱ３とＰチャネルトランジ
スタＱ１及び入力端Ｔ４をゲートとするＮチャネルトラ
ンジスタＱ４とＰチャネルトランジスタＱ２がＶDD−Ｇ
ＮＤ間に各々直列に接続される。そして、Ｐチャネルト
ランジスタＱ１のゲートにはＮチャネルトランジスタＱ
４のドレインが、ＰチャネルトランジスタＱ２のゲート
にはＮチャネルトランジスタＱ３のドレインが接続され
ている。ＮチャネルトランジスタＱ４のドレインである
出力端Ｔ５はＶDD系のインバータ４を経て、出力端子１
がドレイン接続されたＮチャネルトランジスタＱ６のゲ
ートに接続されている。
た入力信号Ｓ0 より、ＶCC系のインバータ２，３により
反転，非反転信号を作り、各々レベルシフト回路Ａ２の
入力端Ｔ４，Ｔ３に入力される。入力端Ｔ３をゲートと
するＮチャネルトランジスタＱ３とＰチャネルトランジ
スタＱ１及び入力端Ｔ４をゲートとするＮチャネルトラ
ンジスタＱ４とＰチャネルトランジスタＱ２がＶDD−Ｇ
ＮＤ間に各々直列に接続される。そして、Ｐチャネルト
ランジスタＱ１のゲートにはＮチャネルトランジスタＱ
４のドレインが、ＰチャネルトランジスタＱ２のゲート
にはＮチャネルトランジスタＱ３のドレインが接続され
ている。ＮチャネルトランジスタＱ４のドレインである
出力端Ｔ５はＶDD系のインバータ４を経て、出力端子１
がドレイン接続されたＮチャネルトランジスタＱ６のゲ
ートに接続されている。
【０００５】リセット時には入力端Ｔ0 にハイレベル
（ＶCC）が入力され、レベルシフト回路ＡのＮチャネル
トランジスタＱ３，ＰチャネルトランジスタＱ２がオン
し出力端Ｔ５にはハイレベル（ＶDD）信号が出力され
る。インバータ４にて反転されたＮチャネルトランジス
タＱ６のゲートにはロウレベルが入力されて、Ｑ６はオ
フする。
（ＶCC）が入力され、レベルシフト回路ＡのＮチャネル
トランジスタＱ３，ＰチャネルトランジスタＱ２がオン
し出力端Ｔ５にはハイレベル（ＶDD）信号が出力され
る。インバータ４にて反転されたＮチャネルトランジス
タＱ６のゲートにはロウレベルが入力されて、Ｑ６はオ
フする。
【０００６】
【発明が解決しようとする課題】このような従来のリセ
ット回路を用いたドライバ回路では、低電圧源が低い
（通常３Ｖ程度）とリセットがかかるが、さらに低下し
低電圧源系のゲート回路が動作しない状態になると、低
電圧源系にかけられたリセット信号はレベルシフト回路
を経た高電圧源系のゲート回路に正しく伝搬しない。こ
のとき高電圧源が高いままで、高電圧源系のゲート回路
が動作可能な状態であれば、高電圧源系で初期状態が保
持されなくなり、誤動作するという問題点があった。本
発明の目的は、低電圧源の電圧低下によっても高電圧源
系の回路の状態を保持してその誤動作を防止するリセッ
ト回路を提供することにある。
ット回路を用いたドライバ回路では、低電圧源が低い
（通常３Ｖ程度）とリセットがかかるが、さらに低下し
低電圧源系のゲート回路が動作しない状態になると、低
電圧源系にかけられたリセット信号はレベルシフト回路
を経た高電圧源系のゲート回路に正しく伝搬しない。こ
のとき高電圧源が高いままで、高電圧源系のゲート回路
が動作可能な状態であれば、高電圧源系で初期状態が保
持されなくなり、誤動作するという問題点があった。本
発明の目的は、低電圧源の電圧低下によっても高電圧源
系の回路の状態を保持してその誤動作を防止するリセッ
ト回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、低電圧源を有
する低電圧源系と、高電圧源を有する高電圧源系と、前
記低電圧源系の出力をレベルシフトして前記高電圧源系
に入力するレベルシフト回路と、前記高電圧源系に内装
されて前記レベルシフト回路の出力により駆動する出力
トランジスタとを備える集積回路において、前記高電圧
源系内に構成されて前記低電圧源の電圧低下又は上昇を
検出して前記低電圧源系の回路を初期化する高電圧源系
低電圧源用パワー・オン・リセット回路と、前記パワー
・オン・リセット回路が前記低電圧源の低下又は上昇を
検出した時に前記パワー・オン・リセット回路の出力を
受けて前記出力トランジスタを所定の動作状態に保持す
る高電圧源系状態保持回路を備える。
する低電圧源系と、高電圧源を有する高電圧源系と、前
記低電圧源系の出力をレベルシフトして前記高電圧源系
に入力するレベルシフト回路と、前記高電圧源系に内装
されて前記レベルシフト回路の出力により駆動する出力
トランジスタとを備える集積回路において、前記高電圧
源系内に構成されて前記低電圧源の電圧低下又は上昇を
検出して前記低電圧源系の回路を初期化する高電圧源系
低電圧源用パワー・オン・リセット回路と、前記パワー
・オン・リセット回路が前記低電圧源の低下又は上昇を
検出した時に前記パワー・オン・リセット回路の出力を
受けて前記出力トランジスタを所定の動作状態に保持す
る高電圧源系状態保持回路を備える。
【０００８】
【作用】低電圧源の電圧が低下したときに高電圧源系低
電圧源用パワー・オン・リセット回路が動作し、低電圧
源系の回路を初期化すると共に、高電圧源系状態保持回
路により出力トランジスタを所定の動作状態に保持す
る。このため、低電圧源系の回路の出力の状態によって
は出力トランジスタの動作状態が不安定になるような場
合でも、出力トランジスタを所定の状態に安定に保持
し、所定の出力を確保することが可能となる。
電圧源用パワー・オン・リセット回路が動作し、低電圧
源系の回路を初期化すると共に、高電圧源系状態保持回
路により出力トランジスタを所定の動作状態に保持す
る。このため、低電圧源系の回路の出力の状態によって
は出力トランジスタの動作状態が不安定になるような場
合でも、出力トランジスタを所定の状態に安定に保持
し、所定の出力を確保することが可能となる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図であり、図４に示
した従来回路と同一部分には同一符号を付してある。こ
の例では、図４の回路に対し、高電圧源トランジスタで
構成されてＶCCのレベル低下を検出する高電圧源系低電
圧用パワー・オン・リセット回路ＨＰＯＲと、高電圧源
系状態保持回路としてその出力信号を受けるＮチャネル
トランジスタＱ５をＮチャネルトランジスタＱ３と並列
に付加されたレベルシフト回路Ａ１とが相違している。
る。図１は本発明の一実施例の回路図であり、図４に示
した従来回路と同一部分には同一符号を付してある。こ
の例では、図４の回路に対し、高電圧源トランジスタで
構成されてＶCCのレベル低下を検出する高電圧源系低電
圧用パワー・オン・リセット回路ＨＰＯＲと、高電圧源
系状態保持回路としてその出力信号を受けるＮチャネル
トランジスタＱ５をＮチャネルトランジスタＱ３と並列
に付加されたレベルシフト回路Ａ１とが相違している。
【００１０】低電圧源のレベル低下時には高電圧源系低
電圧源用パワー・オン・リセット回路ＨＰＯＲよりハイ
レベルの信号がＮチャネルトランジスタＱ５のゲートに
供給されるため、このＮチャネルトランジスタＱ５はオ
ンし、ＮチャネルトランジスタＱ３のドレインはロウレ
ベルに固定される。このときＰチャネルトランジスタＱ
２はオンし、レベルシフト回路Ａ１の出力Ｔ5 はハイレ
ベルとなる。更に、ＮチャネルトランジスタＱ６はオフ
し出力端子１はハイ・インピーダンス状態となる。即
ち、低電圧源が低く、インバータ２，３が動作不定状態
となってもレベルシフト回路の状態を保持することで高
電圧源系の出力は初期化できる。
電圧源用パワー・オン・リセット回路ＨＰＯＲよりハイ
レベルの信号がＮチャネルトランジスタＱ５のゲートに
供給されるため、このＮチャネルトランジスタＱ５はオ
ンし、ＮチャネルトランジスタＱ３のドレインはロウレ
ベルに固定される。このときＰチャネルトランジスタＱ
２はオンし、レベルシフト回路Ａ１の出力Ｔ5 はハイレ
ベルとなる。更に、ＮチャネルトランジスタＱ６はオフ
し出力端子１はハイ・インピーダンス状態となる。即
ち、低電圧源が低く、インバータ２，３が動作不定状態
となってもレベルシフト回路の状態を保持することで高
電圧源系の出力は初期化できる。
【００１１】前記した高電圧源系低電圧用パワー・オン
・リセット回路ＨＰＯＲは図２に示すようにコンパレー
タ６を用いて容易に実現できる。このとき、コンパレー
タの＋側に入力される基準電圧は３Ｖ前後である。
・リセット回路ＨＰＯＲは図２に示すようにコンパレー
タ６を用いて容易に実現できる。このとき、コンパレー
タの＋側に入力される基準電圧は３Ｖ前後である。
【００１２】図３は本発明の第２の実施例の回路図であ
る。高電圧源系状態保持回路として出力用のＮチャネル
トランジスタＱ５のプリバッファであるインバータ４を
ＮＯＲゲートに置き換え、一方の入力に高電圧源系低電
圧源用パワー・オン・リセット回路ＨＰＯＲの出力信号
を入力させている。この構成によれば、前記第１の実施
例ではレベルシフト回路の状態を保持したが、この第２
の実施例では出力トランジスタのプリバッファの初期化
により出力端子の状態が保持され第１の実施例と同様の
効果が得られる。
る。高電圧源系状態保持回路として出力用のＮチャネル
トランジスタＱ５のプリバッファであるインバータ４を
ＮＯＲゲートに置き換え、一方の入力に高電圧源系低電
圧源用パワー・オン・リセット回路ＨＰＯＲの出力信号
を入力させている。この構成によれば、前記第１の実施
例ではレベルシフト回路の状態を保持したが、この第２
の実施例では出力トランジスタのプリバッファの初期化
により出力端子の状態が保持され第１の実施例と同様の
効果が得られる。
【００１３】
【発明の効果】以上説明したように本発明は、低電圧源
を有する低電圧源系と、高電圧源を有する高電圧源系
と、前記低電圧源系の出力をレベルシフトして前記高電
圧源系に入力するレベルシフト回路と、前記高電圧源系
に内装されて前記レベルシフト回路の出力により駆動す
る出力トランジスタとを備え、さらに、前記高電圧源系
内に構成されて前記低電圧源の電圧低下又は上昇を検出
して前記低電圧源系の回路を初期化する高電圧源系低電
圧源用パワー・オン・リセット回路と、前記パワー・オ
ン・リセット回路が前記低電圧源の低下又は上昇を検出
した時に前記パワー・オン・リセット回路の出力を受け
て前記出力トランジスタを所定の動作状態に保持する高
電圧源系状態保持回路を備えているので、低電圧源のレ
ベルが低下し、低電圧源系から高電圧源系へ変換するレ
ベルシフト回路の入力信号が不定状態となっても、低電
圧源用のパワー・オン・リセット回路の出力を受けて高
電圧源系状態保持回路が出力トランジスタを所定の動作
状態に保持するので、レベルシフト回路以降の高電圧源
系の回路については状態が保たれ、出力を安定に保持
し、ＩＣとして誤動作することがないという効果を有す
る。又、低電圧源ロジック部にも、このパワー・オン・
リセット回路により初期設定が可能となる。
を有する低電圧源系と、高電圧源を有する高電圧源系
と、前記低電圧源系の出力をレベルシフトして前記高電
圧源系に入力するレベルシフト回路と、前記高電圧源系
に内装されて前記レベルシフト回路の出力により駆動す
る出力トランジスタとを備え、さらに、前記高電圧源系
内に構成されて前記低電圧源の電圧低下又は上昇を検出
して前記低電圧源系の回路を初期化する高電圧源系低電
圧源用パワー・オン・リセット回路と、前記パワー・オ
ン・リセット回路が前記低電圧源の低下又は上昇を検出
した時に前記パワー・オン・リセット回路の出力を受け
て前記出力トランジスタを所定の動作状態に保持する高
電圧源系状態保持回路を備えているので、低電圧源のレ
ベルが低下し、低電圧源系から高電圧源系へ変換するレ
ベルシフト回路の入力信号が不定状態となっても、低電
圧源用のパワー・オン・リセット回路の出力を受けて高
電圧源系状態保持回路が出力トランジスタを所定の動作
状態に保持するので、レベルシフト回路以降の高電圧源
系の回路については状態が保たれ、出力を安定に保持
し、ＩＣとして誤動作することがないという効果を有す
る。又、低電圧源ロジック部にも、このパワー・オン・
リセット回路により初期設定が可能となる。
【図１】本発明の第１実施例の回路図である。
【図２】パワー・オン・リセット回路の一例の回路図で
ある。
ある。
【図３】本発明の第２実施例の回路図である。
【図４】従来のリセット回路の回路図である。
１ 出力端子 ２，３，４ インバータ ５ ＮＯＲゲート（高電圧源系状態保持回路） Ａ１，Ａ２ レベルシフト回路 Ｑ６ Ｎチャネルトランジスタ（高電圧源系状態保持回
路） ＨＰＯＲ 高電圧源系低電圧源用パワー・オン・リセッ
ト回路
路） ＨＰＯＲ 高電圧源系低電圧源用パワー・オン・リセッ
ト回路
Claims (1)
- 【請求項１】 低電圧源を有する低電圧源系と、高電圧
源を有する高電圧源系と、前記低電圧源系の出力をレベ
ルシフトして前記高電圧源系に入力するレベルシフト回
路と、前記高電圧源系に内装されて前記レベルシフト回
路の出力により駆動する出力トランジスタとを備える集
積回路において、前記高電圧源系内に構成されて前記低
電圧源の電圧低下又は上昇を検出して前記低電圧源系の
回路を初期化する高電圧源系低電圧源用パワー・オン・
リセット回路と、前記パワー・オン・リセット回路が前
記低電圧源の低下又は上昇を検出した時に前記パワー・
オン・リセット回路の出力を受けて前記出力トランジス
タを所定の動作状態に保持する高電圧源系状態保持回路
を備えることを特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103637A JP2848106B2 (ja) | 1992-03-30 | 1992-03-30 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103637A JP2848106B2 (ja) | 1992-03-30 | 1992-03-30 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283997A JPH05283997A (ja) | 1993-10-29 |
| JP2848106B2 true JP2848106B2 (ja) | 1999-01-20 |
Family
ID=14359287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103637A Expired - Fee Related JP2848106B2 (ja) | 1992-03-30 | 1992-03-30 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848106B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429213B2 (ja) | 1999-02-26 | 2003-07-22 | シャープ株式会社 | 集積回路 |
| US6215342B1 (en) * | 1999-07-14 | 2001-04-10 | Fairchild Semiconductor Corporation | Power-on reset circuit for dual-supply system |
| JP3888464B2 (ja) * | 2004-05-10 | 2007-03-07 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
| JP4502190B2 (ja) * | 2004-06-08 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | レベルシフタ、レベル変換回路及び半導体集積回路 |
| JP4939895B2 (ja) * | 2006-10-16 | 2012-05-30 | フリースケール セミコンダクター インコーポレイテッド | レベルシフタ回路 |
| JP2007221812A (ja) * | 2007-03-19 | 2007-08-30 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
| JP5191196B2 (ja) * | 2007-09-27 | 2013-04-24 | ラピスセミコンダクタ株式会社 | レベルシフタ回路 |
| JP5217763B2 (ja) * | 2008-07-03 | 2013-06-19 | 株式会社リコー | 初期化信号出力回路 |
| CN102150365A (zh) * | 2008-09-11 | 2011-08-10 | Nxp股份有限公司 | 电平转换器 |
| JP5111336B2 (ja) * | 2008-11-06 | 2013-01-09 | 三菱電機株式会社 | 半導体回路 |
| JP5634236B2 (ja) | 2010-11-30 | 2014-12-03 | スパンション エルエルシー | レベルシフト回路及び半導体装置 |
| JP6036272B2 (ja) * | 2012-12-21 | 2016-11-30 | 株式会社リコー | レベルシフト回路、パワーオンリセット回路及び半導体集積回路 |
| JP6298683B2 (ja) * | 2014-03-28 | 2018-03-20 | ラピスセミコンダクタ株式会社 | 半導体回路、半導体装置、及び電位供給回路 |
-
1992
- 1992-03-30 JP JP4103637A patent/JP2848106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283997A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7248115B2 (en) | Differential amplifier operable in wide range | |
| JP2848106B2 (ja) | リセット回路 | |
| US7564288B2 (en) | Semiconductor integrated circuit | |
| KR100362762B1 (ko) | 레벨컨버터및반도체장치 | |
| JP2007274422A (ja) | 駆動回路 | |
| US6677798B2 (en) | High speed voltage level shifter | |
| US6819159B1 (en) | Level shifter circuit | |
| US5793226A (en) | Data output buffer for multiple power supplies | |
| KR101265218B1 (ko) | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 | |
| JP3089552B2 (ja) | レベルシフター | |
| JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| US6806757B2 (en) | Level shift circuit | |
| JPH0685648A (ja) | 出力回路 | |
| US4583013A (en) | Oscillator signal detect circuit | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| KR930009150B1 (ko) | 반도체 회로장치 | |
| US6150844A (en) | High voltage tolerance output stage | |
| JP3896957B2 (ja) | レベルシフト回路 | |
| JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
| JPH06103736B2 (ja) | 半導体装置 | |
| JPH05284024A (ja) | 半導体集積回路 | |
| JP4421791B2 (ja) | レベルシフト回路 | |
| JP2956322B2 (ja) | 入力回路 | |
| JPH1174772A (ja) | 電源電圧切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |