JP3089552B2 - レベルシフター - Google Patents
レベルシフターInfo
- Publication number
- JP3089552B2 JP3089552B2 JP10003094A JP309498A JP3089552B2 JP 3089552 B2 JP3089552 B2 JP 3089552B2 JP 10003094 A JP10003094 A JP 10003094A JP 309498 A JP309498 A JP 309498A JP 3089552 B2 JP3089552 B2 JP 3089552B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- transistor
- inverter
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
係るもので、詳しくは、NMOSトランジスタのしきい
電圧の変化に鈍感で、NMOSトランジスタのしきい電
圧が4Vである場合にも補助電源及び反転信号を追加供
給せずに、0V及び5Vの入力信号を−10V及び10
Vの出力信号に形成させるしきい電圧の変化に鈍感なレ
ベルシフターに関するものである。
は、図7に示したように、電源電圧Vddと接地電圧Vss
間に直列連結されたPMOSトランジスタ1 及びNMO
Sトランジスタ2 と、それらPMOSトランジスタ1 及
びNMOSトランジスタ2 と、ラッチ形態に連結され、
電源電圧Vdd と接地電圧Vss 間に直列連結されたPMO
Sトランジスタ3 及びNMOSトランジスタ4 と、によ
り構成されていた。 且つ、前記PMOSトランジスタ
1 のゲートは出力端子Voutに連結され、前記PMOSト
ランジスタ3 のゲートは前記NMOSトランジスタ2 の
ドレインに連結され、該NMOSトランジスタ2 のゲー
トには入力信号Vin が印加し、前記NMOSトランジス
タ4 のゲートにはインバータINにより反転された入力信
号Vin が印加していた。
の動作を説明すると次のようであった。先ず、5Vの信
号Vin が入力すると、NMOSトランジスタ2 及びPM
OSトランジスタ3 はターンオンされ、PMOSトラン
ジスタ1 及びNMOSトランジスタ4 はターンオフされ
るため、出力端子を経てハイレベルの信号Voutが出力さ
れる。
OSトランジスタ4 及びPMOSトランジスタ1 はター
ンオンされ、NMOSトランジスタ2 及びPMOSトラ
ンジスタ3 はターンオフされるため、出力端子を経てロ
ーレベルの出力信号Voutが出力されていた。
来レベルシフターにおいては、インバータINにより反転
された信号を形成した後、入力信号Vin と比較するよう
になっているため、多結晶シリコン薄膜トランジスタ
(Poly-si TFT )によりレベルシフターを制作する場
合、反転された信号を形成しようとすると0V及び5V
の追加電源をパネル(Panel )に印加する必要があり、
また、NMOSトランジスタのしきい電圧が大略4V以
上であるときはNMOSトランジスタ2 がターンオンし
にくくなって、レベルシフターが動作しなくなる可能性
があるという不都合な点があった。
ベルシフターを動作させるときは、0V又は5V以外に
も別途の電源を供給すべきであるため、パネルの入力パ
ッドの数が増加し、外部で別途の電源供給回路を構成し
なければならないという不都合な点があった。本発明
は、このような従来の課題に鑑みてなされたもので、駆
動トランジスタのしきい電圧が広範囲に変化する場合に
おいても、別途の電源を供給せずに正常動作するしきい
電圧の変化に鈍感なレベルシフターを提供することを目
的とする。
るため、請求項1に係る発明は、ローレベルとハイレベ
ルの入力電圧信号に応じて正負の定電圧信号を選択的に
出力するレベルシフターにおいて、正負の定電圧電源間
に直列接続されたPMOSトランジスタP1と、NMOS
トランジスタN1及びPMOSトランジスタP2を備えた伝
送ゲートTGと、NMOSトランジスタN2と、から構成さ
れ、前記PMOSトランジスタP1とNMOSトランジス
タN1とのゲートは入力端子Vinに共通に接続され、前
記PMOSトランジスタP1と前記伝送ゲートTG間は一方
の出力端子21に接続され、前記NMOSトランジスタ
N2とPMOSトランジスタP2とのゲートは他方の出力端
子22に共通に接続され、ローレベルとハイレベルの入
力電圧信号に対し、前記NMOSトランジスタN2のしき
い電圧の変化に関係なく前記一方の出力端子21に接続
されたPMOSトランジスタP3と前記他方の出力端子
22に接続されたNMOSトランジスタN3とを選択的
にオンとする各駆動信号out-H,out-Lを発生する2レベ
ル出力インバータ10と、前記2レベル出力インバータ
の各駆動信号により、正負の定電圧電源に直列に接続さ
れたPMOSトランジスタP3とNMOSトランジスタ
N4を選択的にオンとして正負の定電圧信号を選択的に
出力する2レベル入力インバータ20と、を含んで構成
したことを特徴とする。
OSトランジスタN2は、ローレベルの入力電圧信号が入
力するときは電圧分配器として動作し、ハイレベルの入
力電圧信号が入力するときはしきい電圧を測定する役割
を行う。即ち、前記ローレベルの入力電圧信号に対する
出力信号(out-H )をPMOSトランジスタP3のしきい
電圧より低くすることにより、該PMOSトランジスタ
P3をターンオフさせ、又、ハイレベルの入力信号に対す
る出力信号(out-H )をPMOSトランジスタP3のしき
い電圧より高くすることにより、該PMOSトランジス
タP3をターンオンさせる。また、ローレベルの入力電圧
信号に対する出力信号(out-L)をNMOSトランジス
タN3のしきい電圧より高くすることにより、該NMOS
トランジスタN3をターンオンさせ、又、ハイレベルの入
力信号に対する出力信号(out-H )をNMOSトランジ
スタN3のしきい電圧より低くすることにより、該NMO
SトランジスタN3をターンオフさせる。このようにし
て、ローレベル,ハイレベルの入力電圧信号に応じて、
NMOSトランジスタN2しきい電圧の変化に関係な
く、PMOSトランジスタP3及びNMOSトランジスタ
N3が選択的にオンとされ、正負の定電圧信号が選択的に
出力される。
圧に対しても別途の補助電源、又は反転信号を追加供給
せずに、正常に動作する。また、請求項2に係る発明
は、前記2レベル出力インバータ10から出力された信
号に応じて、前記正負の定電圧電源からの出力電圧に等
しい正負の定電圧を選択的に出力するインバータ30を
含んで構成したことを特徴とする。このようにすれば、
しきい電圧が所定レベル以上のときは、2レベル入力イ
ンバータ20の出力電圧(絶対値) は、正負の定電圧電
源の電圧より低いが、該2レベル入力インバータ20の
出力信号に応じて駆動するインバータ30により、前記
正負の定電圧電源からの出力電圧に等しい正負の定電圧
を選択的に出力することができる。
し、図面を用いて説明する。本発明にかかるレベルシフ
ターにおいては、図1に示したように、0V(ローレベ
ル) 及び5V(ハイレベル) の入力信号(Vin )により
2レベルの出力信号(out-H )(out-L )を発生する2
レベル出力インバータ10と、該2レベル出力インバータ
10の出力信号(out-H )(out-L )によりPMOSトラ
ンジスタ及びNMOSトランジスタをそれぞれ駆動し、
しきい電圧の絶対値が7V以上であるとき−8V及び8
Vの信号(out1)を発生する2レベル入力インバータ20
と、該2レベル入力インバータ20からの出力信号(out
1)を−10V及び10Vの出力信号(out2)に発生す
るインバータ30と、該インバータ30の出力信号(out2)
を反転させるインバータ40と、から構成されている。
示したように、正負の定電圧電源の各電源端子10V、
−10V間に直列接続されたPMOSトランジスタP1
と、NMOSトランジスタN1及びPMOSトランジスタ
P2を備えた伝送ゲートTGと、NMOSトランジスタN2
と、から構成されている。また、前記PMOSトランジ
スタP1と伝送ゲートTG間、及び該伝送ゲートTGとN
MOSトランジスタN2間には各出力端子21,22 がそれぞ
れ形成され、前記PMOSトランジスタP1とNMOSト
ランジスタN1とのゲートは入力端子Vin に共通連結さ
れ、前記PMOSトランジスタP2とNMOSトランジス
タN2とのゲートは出力端子22に共通に接続されている。
示したように、前記各電源端子10V、−10V間に直
列接続され、ゲートに前記2レベル出力インバータ10の
各出力信号(out-H )(out-L )がそれぞれ入力するP
MOSトランジスタP3及びNMOSトランジスタN3によ
り構成されている。前記インバータ30は、前記各電源端
子10V、−10V間に直列接続され、ゲートに前記2
レベル入力インバータ20の出力端子23からの出力信号
(out1)が共通に入力するPMOSトランジスタP4及び
NMOSトランジスタN4により構成され、前記インバー
タ40は、前記各電源端子10V、−10V間に直列連結
され、ゲートに前記インバータ30の出力端子24からの出
力信号(out2)が共通に入力するPMOSトランジスタ
P5及びNMOSトランジスタN5により構成されている。
かるレベルシフターの動作を図面に基づいて説明する。
先ず、0V(ローレベル) の信号(Vin)が入力すると、
2レベル出力インバータ10のPMOSトランジスタP1は
ターンオンされ、NMOSトランジスタN1はターンオフ
され、PMOSトランジスタP2及びNMOSトランジス
タN2は電圧を分配する役割を行う。
が入力すると、前記NMOSトランジスタN1はターンオ
ンされ、前記PMOSトランジスタP1はターンオフされ
て、各出力端子21,22に貯蔵された電荷(out-H )(ou
t-L )は前記各NMOSトランジスタN1及びNMOSト
ランジスタN2を通って前記出力端子22の電圧(out-L)
がNMOSトランジスタN2のしきい電圧(Vtn )になる
まで放電されるようになる。
MOSトランジスタのしきい電圧(Vtn )を測る役割及
び電圧分配器としての役割を行い、各出力信号(out-H
)(out-L )は、図3に示したように、入力信号を反
転させた形態の波形を有するようになる。即ち、本発明
は、図3に示したように、入力が5Vであるとき、前記
出力端子22の電圧(out-L )がNMOSトランジスタN2
のしきい電圧(Vtn )になり、入力が0Vであるとき
は、前記出力端子22の電圧(out-L )が前記NMOSト
ランジスタN2のしきい電圧(Vtn )より高くなるため、
NMOSトランジスタN2のしきい電圧(Vtn )が変化し
てもレベルシフターはしきい電圧(Vtn )の変化に関係
なく動作する。
ベル出力インバータ10に入力すると、出力信号(out-H
)はPMOSトランジスタP3のしきい電圧より低くな
り、又、5Vの入力信号(Vin )が入力すると、前記出
力信号(out-H )はPMOSトランジスタP3のしきい電
圧より高くなる。また、0Vの入力信号(Vin )が前記
2レベル出力インバータ10に入力すると、出力信号(ou
t-L )はNMOSトランジスタN3のしきい電圧より高く
なり、又、5Vの入力信号(Vin )が入力すると、出力
信号(out-L )はNMOSトランジスタN3のしきい電圧
より低くなる。
ル出力インバータ10に入力して各出力信号(out-H )
(out-L )が出力されると、2レベル入力インバータ20
のPMOSトランジスタP3はターンオフされ、NMOS
トランジスタN3はターンオンされ、又、5Vの信号(Vi
n )が2レベル出力インバータ10に入力して前記各出力
信号(out-H )(out-L )が出力されると、前記PMO
SトランジスタP3はターンオンされ、前記NMOSトラ
ンジスタN3はターンオフされるため、図5に示したよう
に、−10V及び10Vの電圧レースが発生する。
入力インバータ20は、前記2レベル出力インバータ10の
各出力信号(out-H )(out-L )により、出力信号(ou
t1)を−10V及び10Vにシフトするようになってい
る。しかし、しきい電圧の絶対値が7V以上であると
き、前記2レベル入力インバータ20の出力信号(out1)
は、図5に示したように、0Vの入力信号(Vin )に対
しては−10Vが−8Vに、5Vの入力信号(Vin )に
対しては10Vが8Vに現れるため、図6に示したよう
に、インバータ30により10V及び−10Vに形成した
後、インバータ40により反転して出力するため、大きい
負荷を駆動し得るようになる。なお、前記実施の形態で
は、入力信号を0から5Vとし、供給電圧は−10V、10
Vにしきい電圧は2Vから7V又は7V以上にして得ら
れたシミュレーションの結果を示したものである。即
ち、本発明では、しきい電圧が7V未満である場合、2
レベルインバーター20の出力信号は、−8V、8V以上
でほぼ−10V、10Vまで得ることができ、しきい電圧が
7V以上である最悪の場合においても約−8V、8V以
上の出力を得ることができるものである。
ベルシフターにおいては、広範囲に設定されるしきい電
圧に対しても別途の補助電源、又は反転信号を追加供給
せずに、正常に動作するという効果がある。
図。
図。
形図。
図。
7V以上であるときの示した波形図。
Claims (2)
- 【請求項1】ローレベルとハイレベルの入力電圧信号に
応じて正負の定電圧信号を選択的に出力するレベルシフ
ターにおいて、正負の定電圧電源間に直列接続されたPMOSトランジ
スタP1と、NMOSトランジスタN1及びPMOSトラン
ジスタP2を備えた伝送ゲートTGと、NMOSトランジス
タN2と、から構成され、前記PMOSトランジスタP1と
NMOSトランジスタN1とのゲートは入力端子Vinに
共通に接続され、前記PMOSトランジスタP1と前記伝
送ゲートTG間は一方の出力端子21に接続され、前記N
MOSトランジスタN2とPMOSトランジスタP2とのゲ
ートは他方の出力端子22に共通に接続され、ローレベ
ルとハイレベルの入力電圧信号に対し、前記NMOSト
ランジスタN2のしきい電圧の変化に関係なく前記一方の
出力端子21に接続されたPMOSトランジスタP3と
前記他方の出力端子22に接続されたNMOSトランジ
スタN3とを選択的にオンとする各駆動信号out-H,out
-Lを発生する2レベル出力インバータ10と、 前記2レベル出力インバータの各駆動信号により、正負
の定電圧電源に直列に接続されたPMOSトランジスタ
P3とNMOSトランジスタN4を選択的にオンとして
正負の定電圧信号を選択的に出力する2レベル入力イン
バータ20と、 を含んで構成したことを特徴とするレベルシフター。 - 【請求項2】前記2レベル出力インバータ10から出力
された信号に応じて、前記正負の定電圧電源からの出力
電圧に等しい正負の定電圧を選択的に出力するインバー
タ30を含んで構成したことを特徴とする請求項1に記
載のレベルシフター。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR565/1997 | 1997-01-11 | ||
KR1019970000565A KR100273206B1 (ko) | 1997-01-11 | 1997-01-11 | 문턱전압 변화에 둔감한 레벨쉬프터 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209852A JPH10209852A (ja) | 1998-08-07 |
JP3089552B2 true JP3089552B2 (ja) | 2000-09-18 |
Family
ID=19494469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10003094A Expired - Fee Related JP3089552B2 (ja) | 1997-01-11 | 1998-01-09 | レベルシフター |
Country Status (6)
Country | Link |
---|---|
US (1) | US6043679A (ja) |
JP (1) | JP3089552B2 (ja) |
KR (1) | KR100273206B1 (ja) |
DE (1) | DE19800578C2 (ja) |
GB (1) | GB2321145B (ja) |
TW (1) | TW359028B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223586A (ja) | 1999-02-02 | 2000-08-11 | Oki Micro Design Co Ltd | 半導体集積回路 |
GB2347567A (en) * | 1999-03-05 | 2000-09-06 | Sharp Kk | CMOS level shifters and sense amplifiers |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
JP2002370348A (ja) * | 2001-06-15 | 2002-12-24 | Canon Inc | 記録ヘッド用基板、記録ヘッド並びに記録装置 |
KR100476453B1 (ko) * | 2002-11-19 | 2005-03-17 | 삼성전자주식회사 | 레벨 쉬프터 |
KR100518558B1 (ko) * | 2003-02-18 | 2005-10-04 | 삼성전자주식회사 | 피크전류가 적은 레벨 쉬프터 |
KR101039027B1 (ko) * | 2004-12-13 | 2011-06-07 | 삼성전자주식회사 | 레벨 시프터 및 이를 포함하는 표시 장치 |
KR101230313B1 (ko) * | 2006-07-05 | 2013-02-06 | 재단법인서울대학교산학협력재단 | 레벨 시프터 및 그의 구동 방법 |
US7786788B2 (en) * | 2006-11-30 | 2010-08-31 | Tpo Displays Corp. | Systems including level shifter having voltage distributor |
US10802566B1 (en) * | 2017-07-06 | 2020-10-13 | Synopsys, Inc. | Two-part interface PHY for system-on-chip devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578601A (en) * | 1983-12-07 | 1986-03-25 | Motorola, Inc. | High speed TTL clock input buffer circuit which minimizes power and provides CMOS level translation |
JPH01305616A (ja) * | 1988-06-02 | 1989-12-08 | Toshiba Corp | 半導体集積回路の出力回路 |
US5266848A (en) * | 1990-03-28 | 1993-11-30 | Hitachi, Ltd. | CMOS circuit with reduced signal swing |
JPH06152341A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | バッファリング回路 |
US5361006A (en) * | 1993-03-19 | 1994-11-01 | Gte Laboratories Incorporated | Electrical circuitry with threshold control |
US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
-
1997
- 1997-01-11 KR KR1019970000565A patent/KR100273206B1/ko not_active IP Right Cessation
- 1997-11-17 TW TW086117124A patent/TW359028B/zh active
-
1998
- 1998-01-08 GB GB9800395A patent/GB2321145B/en not_active Expired - Fee Related
- 1998-01-08 US US09/004,333 patent/US6043679A/en not_active Expired - Lifetime
- 1998-01-09 JP JP10003094A patent/JP3089552B2/ja not_active Expired - Fee Related
- 1998-01-09 DE DE19800578A patent/DE19800578C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100273206B1 (ko) | 2000-12-15 |
GB9800395D0 (en) | 1998-03-04 |
DE19800578A1 (de) | 1998-07-23 |
US6043679A (en) | 2000-03-28 |
JPH10209852A (ja) | 1998-08-07 |
TW359028B (en) | 1999-05-21 |
DE19800578C2 (de) | 2003-03-20 |
GB2321145A (en) | 1998-07-15 |
KR19980065534A (ko) | 1998-10-15 |
GB2321145B (en) | 1999-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0884849B1 (en) | Voltage-level shifter | |
US6930518B2 (en) | Level shifter having low peak current | |
US8154323B2 (en) | Output driver operable over wide range of voltages | |
US6683445B2 (en) | Internal power voltage generator | |
JP3089552B2 (ja) | レベルシフター | |
JPH0865142A (ja) | レベル変換回路 | |
US8779829B2 (en) | Level shift circuit | |
JP2002290230A (ja) | Cmosインバータ | |
US20030117207A1 (en) | Level shifter having plurality of outputs | |
EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
JPH06177744A (ja) | レベル変換回路 | |
JPH06296130A (ja) | データ出力回路 | |
EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
JP2001127615A (ja) | 分割レベル論理回路 | |
US20030222701A1 (en) | Level shifter having plurality of outputs | |
JPH04357710A (ja) | 論理回路 | |
JP2001044819A (ja) | 高電圧出力インバーター | |
JP3211830B2 (ja) | Cmosレベル・シフタ回路 | |
JP3259700B2 (ja) | コンパレータ | |
US6771110B2 (en) | Inverting level shifter with start-up circuit | |
JPH07105709B2 (ja) | 電圧変換回路 | |
JP2000194432A (ja) | Cmosロジック用電源回路 | |
JP2891832B2 (ja) | Lcdドライバー回路 | |
JPS63111720A (ja) | 出力バツフア回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |