JP3896957B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP3896957B2 JP3896957B2 JP2002345730A JP2002345730A JP3896957B2 JP 3896957 B2 JP3896957 B2 JP 3896957B2 JP 2002345730 A JP2002345730 A JP 2002345730A JP 2002345730 A JP2002345730 A JP 2002345730A JP 3896957 B2 JP3896957 B2 JP 3896957B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- level shift
- signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、第1の電源電圧で動作する論理回路から出力される一対の相補信号を、当該第1の電源電圧よりも高い第2の電源電圧で動作する回路の信号にレベル変換するレベルシフト回路に関する。
【0002】
【従来の技術】
この種のレベルシフト回路を構成する基本回路として、例えば4つのトランジスタをたすき掛けに接続した回路構成が用いられている(特許文献1参照)。しかし、この基本回路は、入力側回路の第1の電源電圧と出力側回路の第2の電源電圧が変動しない場合には正常に動作するが、第1の電源電圧が低下すると動作が不定となり、出力信号の論理に誤りが生じる虞がある。
【0003】
特に、車載用電子制御装置で用いる場合、バッテリから第1の電源電圧を生成する電源回路までの配線経路と、バッテリから第2の電源電圧を生成する電源回路までの配線経路とが異なる場合があり、例えばスタータを動作させたような時に低電圧側である第1の電源電圧が低下し易いという事情がある。
【0004】
そこで、第1の電源電圧の低下によりレベルシフト回路から誤った信号が出力されることを防止するため、図4に示すレベルシフト回路が用いられている。このレベルシフト回路1は、例えば3.3Vの電源電圧VDDA の下で動作する論理回路の信号Sinを、5Vの電源電圧VDDB の下で動作する回路の信号Sout にレベル変換するものであり、入力バッファ部2、レベルシフト部3、出力制御部4および電圧検出部5から構成されている。このうち、入力バッファ部2は電源電圧VDDA の下で動作し、その他の部分は電源電圧VDDB の下で動作するようになっている。
【0005】
入力バッファ部2で生成された相補信号Sin1 、Sin2 はレベルシフト部3に入力され、電源電圧VDDA 、VDDB が所定の電圧範囲内にある場合には、レベルシフト部3を構成する4つのトランジスタN3とN4、P3とP4も相補的に動作して信号SLSout を出力する。この時、電圧検出部5のコンパレータ6は、抵抗R1とR2とにより分圧された電源電圧VDDA の検出電圧Vaと、基準電圧発生回路7から出力された基準電圧Vrとを比較して、Lレベル(電圧低下非検出)の検出信号SVdetを出力する。出力制御部4は、このLレベルの検出信号SVdetを受けて、信号SLSout をそのまま通過させ信号Sout として出力する。
【0006】
これに対し、電源電圧VDDA が低下すると、Hレベルを有する相補信号Sin1 またはSin2 の電位が低下して、レベルシフト部3のトランジスタN3とN4がともにオフとなる。その結果、トランジスタP3とP4の動作が不定となり、信号SLSout の論理も不定となる。しかし、電源電圧VDDA の低下に伴って、電圧検出部5のコンパレータ6はHレベル(電圧低下検出)の検出信号SVdetを出力するので、出力制御部4は、検出信号SVdetがLレベルからHレベルに変化した時点の信号SLSout をラッチして信号Sout として出力する。これにより、不定の信号SLSout が出力されることを防止できる。
【0007】
【特許文献1】
特開2000−76882号公報(図24)
【0008】
【発明が解決しようとする課題】
しかしながら、図4に示す電圧検出部5は、コンパレータ6および基準電圧発生回路7を備えたアナログ回路により構成されているため、IC化する場合にチップ面積上不利となる。こうしたアナログ回路は、ディジタル回路とは異なり半導体プロセスの微細化に追従できず、微細化が進むほどチップ面積への影響が大きくなる。
【0009】
本発明は上記事情に鑑みてなされたもので、その目的は、低電位側である第1の電源電圧が低下した場合に不定論理の信号が出力されることを防止でき、且つIC化した場合のチップ占有面積を極力小さくできるレベルシフト回路を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載した手段を用いることができる。すなわち、第1の電源電圧の下で生成される相補信号のうちHレベルの論理を有する信号レベルは、第1の電源電圧が低下するに従って低下し、やがて第2の電源電圧の下で動作するレベルシフト部の入力トランジスタは、相補信号がしきい値電圧以下のときにLレベルの論理として誤認識する。その結果、相補信号の入力を前提として動作するレベルシフト部は、一対のトランジスタがともにオフのときに不定動作となる。
【0011】
これに対し、論理回路として構成される論理監視部は、レベルシフト部と同様に第2の電源電圧により動作し、当該第2の電源電圧の下で相補信号のそれぞれがともに前記レベルシフト部の一対のトランジスタのしきい値電圧よりも高く設定された電圧レベル以下(基準電位側の論理レベル)と認識した場合に論理異常検出信号を出力する。すなわち、少なくともレベルシフト部が不定動作となっている時には、論理監視部から論理異常検出信号が出力されている。このため、出力制御部は、論理異常検出信号が出力されている期間、レベルシフト部から出力された信号を無効化することができ、不定論理の信号が出力されることを防止できる。
【0012】
本手段は、レベルシフト部に入力される相補信号は、常に一方がHレベル、他方がLレベルであることに着目したもので、論理監視部は、両者ともにLレベルであることを検出する論理回路として構成できる。従って、従来構成とは異なり、第1の電源電圧自体を検出し比較するアナログ回路は不要となり、IC化する場合のチップ占有面積を極力小さくすることができる。また、半導体プロセスの微細化にも対応し易い。
【0013】
請求項2に記載した手段によれば、論理監視部は、相補信号同士のNOR論理演算を実行するNOR回路から構成されているので、第1の電源電圧の低下により相補信号がともにLレベルとなった場合に、Hレベルを有する論理異常検出信号を出力する。2入力のNOR回路は4つのトランジスタから構成できるので、チップ占有面積をより一層低減できる。
【0014】
請求項3に記載した手段によれば、論理異常検出信号が出力されていない場合にはレベルシフト部は正常に動作しているので、出力制御部は、レベルシフト部から出力された信号をそのまま通過させる。一方、論理異常検出信号が出力されている場合にはレベルシフト部は不定動作となっている虞があるので、当該論理異常検出信号が出力された時点においてレベルシフト部から出力されていた信号を保持して出力する。
【0015】
請求項4に記載した手段によれば、本レベルシフト回路を車載用電子制御装置において用いる。この用途では、第1の電源電圧は車載バッテリから車両の電源スイッチ(例えばイグニッションスイッチ)を介して供給されるバッテリ電圧を入力として生成されるため、当該電源スイッチを介して電源供給される他の装置の状態および配線インピーダンスにより、バッテリ電圧ひいては第1の電源電圧が変動し易いという事情がある。従って、上述したレベルシフト回路を用いることにより、コストの上昇を抑えつつ誤った論理の信号が出力されることを防止することができる。
【0016】
【発明の実施の形態】
以下、本発明の一実施形態について図1ないし図3を参照しながら説明する。
図1は、レベルシフト回路の電気的構成図である。この図1において、従来構成を示す図4と同一構成部分には同一符号を付して示している。レベルシフト回路11は、車両の電子制御装置(ECU:Electronic Control Unit)内の制御基板に搭載された半導体集積回路装置(IC)内に形成されたものである。当該制御用ICはCMOSプロセスにより製造されている。
【0017】
図示しないが、上記制御基板には例えばシリーズレギュレータを構成する独立した2つの電源ICが搭載されている。第1の電源ICには、車載バッテリから車両のイグニッションスイッチ(電源スイッチに相当)を介した配線を通してバッテリ電圧が供給されるようになっており、第2の電源ICには、車載バッテリから直接配線を通してバッテリ電圧が供給されるようになっている。これら第1の電源IC、第2の電源ICは、それぞれ3.3Vの電源電圧VDDA 、5Vの電源電圧VDDB を生成して上記制御用ICに供給するようになっている。
【0018】
この制御用ICにおいて、電源電圧VDDA は主としてCPUなどのディジタル回路で用いられ、電源電圧VDDB は主として外部信号とのインターフェース回路で用いられる。このため、制御用ICには、3.3V系の論理レベルから5V系の論理レベルに変換するための上記レベルシフト回路11が必要となる。
【0019】
このレベルシフト回路11は、入力バッファ部2、レベルシフト部3、出力制御部4および論理監視部12から構成されている。このうち、入力バッファ部2は電源電圧VDDA の下で動作し、その他の回路は電源電圧VDDB の下で動作するようになっている。以下、各部の具体的な構成について説明する。
【0020】
入力バッファ部2は、電源電圧VDDA の下で動作する論理回路において生成された信号Sinを入力として相補信号Sin1 、Sin2 を生成する回路で、信号Sinを論理反転するインバータ13と、当該インバータ13の出力信号をさらに論理反転するインバータ14とから構成されている。これらインバータ13、14は、それぞれ電源線15と16との間に接続されたトランジスタP1とN1、P2とN2とから構成されている。ここで、電源線15は第1の電源電位VDDA を有しており、電源線16は基準電位0Vを有している。
【0021】
レベルシフト部3は、たすき掛け接続形態を持つ基本回路17とその後段に接続されたバッファ回路18とから構成されている。このうち基本回路17は、第2の電源電位VDDB を有する電源線19と電源線16との間に縦続に接続されたトランジスタP3とN3およびP4とN4を備えている。トランジスタP3のゲートはトランジスタP4のドレインとトランジスタN4のドレインとの共通接続点に接続されており、トランジスタP4のゲートはトランジスタP3のドレインとトランジスタN3のドレインとの共通接続点に接続されている。トランジスタN3、N4の各ゲートには、それぞれ上記相補信号Sin1 、Sin2 が入力されるようになっている。バッファ回路18はトランジスタP5とN5とから構成されており、これらのゲートはともにトランジスタP4(N4)のドレインに接続されている。
【0022】
出力制御部4は、ラッチ回路20とインバータ21とから構成されている。上記バッファ回路18から出力される信号SLSout はラッチ回路20のデータ入力端子Dに入力され、後述する検出信号SVdetはインバータ21を介してラッチイネーブル信号端子Lに入力されている。このラッチ回路20の出力信号がレベルシフト回路11の最終的な出力信号Sout となる。
【0023】
論理監視部12は、トランジスタP6、P7、N6、N7から構成されるNOR回路である。すなわち、電源線19と本論理監視部12の出力端子との間にはトランジスタP7とP6が縦続接続されており、当該出力端子と電源線16との間には、トランジスタN6とN7とが並列に接続されている。トランジスタP6のゲートとトランジスタN6のゲートは共通に接続されており、上記相補信号Sin1 が入力されるようになっている。同様に、トランジスタP7のゲートとトランジスタN7のゲートは共通に接続されており、上記相補信号Sin2 が入力されるようになっている。論理監視部12が出力する検出信号SVdetは、本発明でいう論理異常検出信号に相当する。
【0024】
次に、レベルシフト回路11の動作について図2および図3も参照しながら説明する。
図2は、電源電圧VDDA 、VDDB の低下がない場合の電圧波形および信号波形を示している。各波形は、上から順に(a)電源電圧VDDA 、(b)入力バッファ部2への入力信号Sin、(c)相補信号Sin1 、(d)相補信号Sin2 、(e)レベルシフト部3の出力信号SLSout 、(f)検出信号SVdet、(g)レベルシフト回路11の出力信号Sout を表している。
【0025】
この場合、電源電圧VDDA 、VDDB はそれぞれ3.3V、5V一定であるため、入力信号Sinに応じて入力バッファ部2から出力される相補信号Sin1 、Sin2 は、Hレベルについて3.3V、Lレベルについて0Vの電圧を有している。このHレベルの電圧3.3Vは、レベルシフト部3のNチャネル型トランジスタN3、N4のしきい値電圧Vth(N3,N4) よりも高いので、トランジスタN3、N4は、相補信号Sin1 、Sin2 に応じて何れか一方がオン、他方がオフとなる相補動作を行う。
【0026】
その結果、入力信号SinがLレベルの場合には、相補信号Sin1 がHレベル(3.3V)、相補信号Sin2 がLレベル(0V)となり、出力信号SLSout はLレベル(0V)となる(図2における時刻0から時刻t1まで、時刻t2以降の期間)。また、入力信号SinがHレベルの場合には、相補信号Sin1 がLレベル(0V)、相補信号Sin2 がHレベル(3.3V)となり、出力信号SLSout はHレベル(5V)となる(図2における時刻t1からt2までの期間)。
【0027】
論理監視部12においては、相補信号Sin1 、Sin2 のうち何れか一方が3.3V(Hレベル)の電圧を有しているため、トランジスタN6とN7の何れか一方がオンとなり、トランジスタP6とP7の何れか一方がオフとなる。このため、検出信号SVdetは相補信号Sin1 、Sin2 の論理によらず常にLレベルとなり、出力制御部4のラッチ回路20はデータ通過状態となる。その結果、レベルシフト回路11の出力信号Sout は、上記レベルシフト部3の出力信号SLSout と等しくなる。
【0028】
これに対し、図3は、入力信号SinがHレベルの期間において、電源電圧VDDA が一時的に0Vまで低下した場合の電圧波形および信号波形を示している。ただし、電源電圧VDDB は5V一定とする。(a)から(g)に示す各信号波形は図2と同様である。
【0029】
この場合、時刻t3において入力信号SinがLレベルからHレベルに変化し、さらに時刻t4において電源電圧VDDA が低下し始めるまでの動作は図2と同様である。時刻t4から電源電圧VDDA が低下し始めると、Hレベルの論理を有する相補信号Sin2 の電圧もそれに合わせて低下する。そして、時刻t5において電源電圧VDDA が(VDDB −Vth(P6,P7) )(≒Vth(N6,N7) )にまで低下すると、論理監視部12において、相補信号Sin2 が入力されるトランジスタP7がオン、トランジスタN7がオフに転じ、検出信号SVdetがLレベルからHレベル(5V)に変化する。これは、電源電圧VDDA の低下により、論理監視部12が、Hレベルの論理を有する相補信号Sin2 をLレベルの信号と認識したことによる。
【0030】
これにより、出力制御部4のラッチ回路20はデータ保持(ラッチ)状態に移行し、時刻t5から検出信号SVdetがLレベルに戻る時刻t8までの間、ラッチ状態への移行直前(時刻t5)にレベルシフト部3から出力されていたHレベルの出力信号SLSout を出力信号Sout として出力し続ける。つまり、検出信号SVdetがHレベルの期間では、レベルシフト部3の出力信号SLSout は無効化される。
【0031】
電源電圧VDDA がさらに低下してVth(N3,N4) に達すると、レベルシフト部3において相補信号Sin2 が入力されるトランジスタN4がオフに転じ、トランジスタN3、N4がともにオフの状態となる。この状態は、本来レベルシフト部3の動作として想定されておらず、トランジスタP3、P4のオンオフ状態ひいては出力信号SLSout の論理は不定となる。また、トランジスタP4(N4)のドレイン電位が中間的な電位となることも考えられ、その場合には出力信号SLSout の電圧は0Vと5Vとの間の中間的な電圧となる。この不定状態は、電源電圧VDDA が回復する時刻t7まで続く。
【0032】
しかしながら、少なくともレベルシフト部3の動作が不定動作となる期間(時刻t6からt7までの期間)にあっては、上述したように論理監視部12がHレベルの検出信号SVdetを出力しているため、この不定の出力信号SLSout は出力制御部4において無効化され、レベルシフト回路11から出力されることはない。このような協調動作を実現するためには、次の(1)式が成立することが必要となる。
VDDB −Vth(P6,P7) ≒Vth(N6,N7) ≧Vth(N3,N4) …(1)
【0033】
以上説明したように、本実施形態のレベルシフト回路11は、レベルシフト部3と同じく電源電圧VDDB の下で動作する論理監視部12を備えている。この論理監視部12は、電源電圧VDDB の下で相補信号Sin1 、Sin2 の論理をともにLレベルと認識した場合にHレベルの検出信号SVdetを出力し、これに応じて出力制御部4は出力信号SLSout を無効化する。従って、電源電圧VDDA の低下により相補信号Sin1 、Sin2 の論理がともにLレベルと認識され、レベルシフト部3が不定動作となっても、その不定論理の信号SLSout がレベルシフト回路11から出力されることはなく、レベルシフト回路11からの誤信号の出力を防止することができる。
【0034】
この場合、論理監視部12は、NOR回路として構成できる。従って、従来構成とは異なり、電源電圧VDDA 自体を検出し比較するアナログ回路は不要となり、IC化する場合のチップ占有面積を極力小さくすることができる。また、半導体プロセスの微細化にも対応し易いという利点がある。さらに、NOR回路は僅か4つのトランジスタP6、P7、N6、N7から構成できるので、チップ占有面積をより一層低減することができる。
【0035】
本実施形態では、車載用電子制御装置への適用を考えている。これは、電源電圧VDDA は、車載バッテリから車両のイグニッションスイッチを介して供給されるバッテリ電圧を入力として生成されるため、当該イグニッションスイッチを介して電源供給される他の装置の状態および配線インピーダンスにより、バッテリ電圧ひいては電源電圧VDDA が変動し易いからである。レベルシフト回路11を用いることにより、コストの上昇を抑えつつ誤った論理の信号が出力されることを確実に防止することができる。
【0036】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
レベルシフト回路11を構成するトランジスタはFETに限られず、バイポーラトランジスタであっても良い。
出力制御部は、論理監視部12からHレベルの検出信号SVdetが出力されている期間、レベルシフト部3から出力された信号SLSout を無効化できれば良く、ラッチ回路に替えて2入力のAND回路などを用いても良い。
相補信号Sin1 、Sin2 は、同時にLレベルになることのみならず、同時にHレベルになることもないため、論理監視部としてNOR回路に替えてExOR回路とインバータとの直列回路を用いても良い。
【図面の簡単な説明】
【図1】 本発明の一実施形態を示すレベルシフト回路の電気的構成図
【図2】 電源電圧VDDA 、VDDB の低下がない場合の電源電圧波形および各信号波形を示す図
【図3】 電源電圧VDDA が一時的に低下した場合の電源電圧波形および各信号波形を示す図
【図4】 従来技術を示す図1相当図
【符号の説明】
3はレベルシフト部、4は出力制御部、11はレベルシフト回路、12は論理監視部(NOR回路)、20はラッチ回路である。
Claims (4)
- 第1の電源電位と基準電位との間の第1の電源電圧で動作する論理回路から出力される一対の相補信号を、前記第1の電源電位より高い第2の電源電位と前記基準電位との間の第2の電源電圧で動作する回路の信号にレベル変換するレベルシフト回路において、
前記相補信号をゲート・ソース間電圧またはベース・エミッタ間電圧として入力し、そのゲート・ソース間電圧またはベース・エミッタ間電圧がしきい値電圧以下のときにオフする一対のトランジスタを備え、この一対のトランジスタの相補動作に応じて前記第2の電源電位と前記基準電位の何れか一方の電位を出力し、前記一対のトランジスタがともにオフのときに不定動作となるレベルシフト部と、
前記第2の電源電圧で動作する論理回路であって、前記相補信号のそれぞれがともに前記レベルシフト部の一対のトランジスタのしきい値電圧よりも高く設定された電圧レベル以下である場合に論理異常検出信号を出力する論理監視部と、
前記論理異常検出信号が出力されている期間、前記レベルシフト部から出力された信号を無効化する出力制御部とから構成されていることを特徴とするレベルシフト回路。 - 前記論理監視部は、前記相補信号同士のNOR論理演算を実行するNOR回路から構成されていることを特徴とする請求項1記載のレベルシフト回路。
- 前記出力制御部は、前記レベルシフト部から出力される信号をデータ信号とし、前記論理異常検出信号をラッチイネーブル信号とするラッチ回路から構成されていることを特徴とする請求項1または2記載のレベルシフト回路。
- 車載用電子制御装置において用いられ、前記第1の電源電圧は車載バッテリから電源スイッチを介して供給されるバッテリ電圧を入力として生成され、前記第2の電源電圧は車載バッテリから直接供給されるバッテリ電圧を入力として生成されるものであることを特徴とする請求項1ないし3の何れかに記載のレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345730A JP3896957B2 (ja) | 2002-11-28 | 2002-11-28 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345730A JP3896957B2 (ja) | 2002-11-28 | 2002-11-28 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004180117A JP2004180117A (ja) | 2004-06-24 |
JP3896957B2 true JP3896957B2 (ja) | 2007-03-22 |
Family
ID=32706836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345730A Expired - Fee Related JP3896957B2 (ja) | 2002-11-28 | 2002-11-28 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3896957B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8836401B2 (en) | 2012-06-13 | 2014-09-16 | Samsung Electronics Co., Ltd. | I/O data retention device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4356836B2 (ja) * | 2004-02-13 | 2009-11-04 | 川崎マイクロエレクトロニクス株式会社 | レベルシフト回路 |
CN101859595B (zh) * | 2009-04-07 | 2012-04-04 | 丰田自动车株式会社 | 锁存装置及锁存方法 |
JP6002455B2 (ja) * | 2012-06-07 | 2016-10-05 | 矢崎総業株式会社 | 制御装置 |
-
2002
- 2002-11-28 JP JP2002345730A patent/JP3896957B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981827B2 (en) | 2012-06-12 | 2015-03-17 | Samsung Electronics Co., Ltd. | I/O data retention device |
US8836401B2 (en) | 2012-06-13 | 2014-09-16 | Samsung Electronics Co., Ltd. | I/O data retention device |
Also Published As
Publication number | Publication date |
---|---|
JP2004180117A (ja) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7196547B2 (en) | Level shifter and buffer circuit | |
US20060279346A1 (en) | Semiconductor integrated circuit | |
US20040222837A1 (en) | Semiconductor integrated circuit and a burn-in method thereof | |
US6819159B1 (en) | Level shifter circuit | |
US7656210B2 (en) | Semiconductor integrated circuit | |
US7205810B1 (en) | Skew tolerant phase shift driver with controlled reset pulse width | |
JP2848106B2 (ja) | リセット回路 | |
US7545171B2 (en) | Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system | |
US7999582B2 (en) | Apparatus for supplying voltage free from noise and method of operation the same | |
US7218145B2 (en) | Level conversion circuit | |
JP3896957B2 (ja) | レベルシフト回路 | |
KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
US6753698B2 (en) | Low power low voltage transistor—transistor logic I/O driver | |
EP1628399A1 (en) | Semiconductor device | |
US7565589B2 (en) | Semiconductor integrated circuit having a BIST circuit | |
JP2009159121A (ja) | 電子回路装置、回路システム、集積回路装置および電子機器 | |
US20070120577A1 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
CN114967888A (zh) | 复位用半导体集成电路以及使用该复位用半导体集成电路的电路*** | |
US6731137B1 (en) | Programmable, staged, bus hold and weak pull-up for bi-directional I/O | |
US6198319B1 (en) | Power-on circuit built in IC | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
JP2001339285A (ja) | パワーオフ検出回路 | |
JP4730356B2 (ja) | 電源制御装置 | |
US6806747B2 (en) | Output circuit and microcomputer | |
JP2006173889A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |