JP2843833B2 - 電流源回路 - Google Patents

電流源回路

Info

Publication number
JP2843833B2
JP2843833B2 JP1233050A JP23305089A JP2843833B2 JP 2843833 B2 JP2843833 B2 JP 2843833B2 JP 1233050 A JP1233050 A JP 1233050A JP 23305089 A JP23305089 A JP 23305089A JP 2843833 B2 JP2843833 B2 JP 2843833B2
Authority
JP
Japan
Prior art keywords
current
transistor
current source
voltage
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1233050A
Other languages
English (en)
Other versions
JPH02105907A (ja
Inventor
ウォーテル ヨハネス フルネフェルド デイルク
ヨハネス スホーウェナールス ヘンドリクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH02105907A publication Critical patent/JPH02105907A/ja
Application granted granted Critical
Publication of JP2843833B2 publication Critical patent/JP2843833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 必要とされる数の電流を供給する電流源回路であっ
て： −多数のほぼ等しい電流を発生する多数のトランジス
タ回路と； −前記トランジスタ回路からの電流の相互偏差を低減
させるための補正手段と； を具えており、前記各トランジスタ回路が制御トランジ
スタを具え、該制御トランジスタの制御電圧を可調整と
して可調整の第１電流を供給するようにした電流源回路
に関するものである。
本発明は斯種の電流源回路を具えているデジタル−ア
ナログ変換器にも関するものである。
〔従来の技術〕
斯種の電流源回路は米国特許明細書第4,573,005号か
ら既知である。この電流源回路における補正手段は精密
な電流−ミラー回路を具えており、このミラー回路では
一方のトランジスタ回路からの電流を基準電流として入
力端子に供給し、他方のトランジスタ回路からの電流を
サイクルパターンに従って少なくとも１個の出力端子に
供給している。この場合には、基準電流と他方のトラン
ジスタ回路からの電流との差電流が斯かる出力端子に現
われ、この差電流を用いて、前記他方のトランジスタ回
路からの電流が基準電流により一層良好に追従するよう
に斯かる他方のトランジスタ回路からの電流を補正す
る。
〔発明が解決しようとする課題〕
上述した従来回路の欠点は、精密な電流ミラー回路を
トランジスタ回路及びその負荷と直列に配置しなければ
ならないため、従来の電流源回路は比較的高い供給電圧
を必要とすると云うことにある。
これがため、本発明の目的は比較的低い供給電圧で作
動すべく構成される補正手段付きの電流源回路を提供す
ることにある。
〔課題を解決するための手段〕
本発明は冒頭にて述べた種類の電流源回路において、 −前記トランジスタ回路の個数を前記必要とされる電
流の数よりも少なくとも１つ多くし； −前記補正手段が、前記各トランジスタ回路における
制御トランジスタの制御電圧を調整することにより前記
各トランジスタ回路からの電流を或るサイクルパターン
に従って基準電流に等しくすべく構成され；且つ −前記サイクルの各期間内にて、補正すべきトランジ
スタ回路が前記電流源回路から切り換えられるように、
或る補正済みのトランジスタ回路をスイッチング回路網
によって未補正のトランジスタ回路と交換するようにし
たことを特徴とする。
本発明による電流源回路におけるトランジスタ回路の
個数は実際に電流源回路に必要とされる個数に比べてあ
まり多くならず、つまり各サイクル周期では補正目的の
ために電流源回路の１つのトランジスタ回路を用い、先
のサイクル周期にて補正したトランジスタ回路は電流源
回路に戻すように切換えることができる。補正期間中の
トランジスタ回路が最早電流源回路の負荷と直列に接続
されないため、電流源回路を比較的低い供給電圧で作動
させることができる。
本発明による電流源回路の他の利点は、実際の電流源
回路の作動が補正手段によって妨げられないと云う点に
ある。
〔実施例〕
以下図面を参照して実施例につき説明するに、第１図
は本発明による電流源回路の基準回路図である。この回
路はＮ個のほぼ等しい電流を出力端子１〜Ｎに供給すべ
く構成し、これらの出力端子には負荷（図面の明瞭化の
ために図示せず）を接続することができる。電流源回路
はＮ＋１個のトランジスタ回路2.1〜2.N＋１を具えてお
り、これらの各々は制御トランジスタT1〜TN＋１で構成
する。トランジスタ回路は制御電圧、従って制御トラン
ジスタT1〜TN＋１の電流を調整するための制御入力端子
3.1〜3.N＋１も具えている。電流源回路はさらに、制御
信号を制御入力端子3.1〜3.N＋１の内の１つに供給する
基準電流源６を有している補正回路５と、サイクルパタ
ーンに従ってトランジスタ回路2.1〜2.N＋１の１つを常
に補正回路５に結合させると共に、他のトランジスタ回
路を出力端子１…Ｎに結合させるスイッチング回路網７
とを具えている補正手段４も具えている。
本例ではＮ個のトランジスタ回路が１サイクルの各周
期にて出力電流を出力端子１〜Ｎに供給し、残りの１個
のトランジスタ回路は補正回路５に結合させる。この補
正回路では関連するトランジスタ回路からの電流を基準
電流源６からの基準電流と比較し、且つ補正回路５によ
ってトランジスタ回路の制御入力端子3.−に供給される
制御信号によって制御トランジスタT.−の制御電圧を調
整して、トランジスタ回路からの電流が基準電流に等し
くなるようにする。サイクルのつぎの周期では、補正し
たトランジスタ回路2.−をスイッチング回路網７によっ
て未補正のトランジスタ回路2.−と交換する。このよう
にして、全てのトランジスタ回路2.1〜2.N＋１からの電
流を順次継続的に補正する。この結果、出力端子１〜Ｎ
に得られる電流は基準電流に大いに等しくなる。補正す
べきトランジスタ回路を実際の電流源回路から切り離す
ため、補正回路５が電流源回路の正しい作動を妨げるこ
とはない。補正回路は電流源回路の通常の作動中におけ
るよりも高い供給電圧を必要としないため、電流源回路
は低い供給電圧で作動させるのに好適である。
第２図は本発明による電流源回路の第１実施例を示
す。この回路は各トランジスタのゲートとソース電極と
の間に配置したコンデンサC1〜C4を有している制御トラ
ンジスタT1〜T4から成る４つのトランジスタ回路を具え
ている。スイッチS1.1〜S4.1,S1.2〜S4.2及びS1.3〜S3.
3によって常に４個のトランジスタT1〜T4の内の３つを
出力端子1,2及び３に結合させ、残りのトランジスタを
補正回路５の入力端子10及び11に結合させることができ
る。これらの各スイッチの制御はサイクルパターンに従
って、本例ではクロック15により制御されるシフトレジ
スタ14によって行なう。
第２図に示す状態は、トランジスタT1,T3及びT4から
の電流I1,I3及びI4が出力端子1,2及び３に供給され、又
トランジスタT2からの電流I2が補正回路５の入力端子11
に供給される状態を示している。スイッチS1.1,S3.1及
びS4.1は開放しており、スイッチS2.1が閉じているた
め、トランジスタT2のゲート電極は補正回路の入力端子
10に結合される。本例では補正回路を基準電流源６で構
成し、これにより電流Irefを相互接続入力端子10及び11
に供給する。
入力端子10と11との間を直接接続したことにより、ト
ランジスタT2のドレイン電極はそのゲート電極に接続さ
れる。この際、電流源６は電流I2が基準電流Irefに正確
に等しくなるようにコンデンサC2の電圧を制御する。つ
ぎのクロック周期では、スイッチS2.2及びS2.3によって
トランジスタT2が出力端子２に接続され、これと同時に
スイッチS2.1が開く。これがため、コンデンサC2の電圧
をそのまゝ利用することができトランジスタT2は電流I
refに正確に等しい電流I2を供給し続ける。これと同じ
クロック周期に他の３つのトランジスタの内の１つ、例
えばトランジスタT3が補正回路の入力端子10及び11に接
続され、電流I3が基準電流Irefに正確に等しくなるよう
にコンデンサC3の電圧が調整される。このようにして、
トランジスタT1〜T4の電流I1〜I4を順次継続的に電流I
refに等しくする。これにより正確に等しい電流が出力
端子1,2及び３に得られることになる。
第３図は本発明による電流源回路の第２実施例を示
し、この例では図面の明瞭化のために補正回路及び補正
すべきトランジスタのみを示してある。補正回路は電流
源６で構成し、この電流源が供給する基準電流Irefは抵
抗R1間にて基準電圧Vrefに変換される。補正回路の入力
端子11は抵抗R2を介して正の給電端子に接続する。抵抗
R1及びR2は増幅器16の反転入力端子及び非反転入力端子
にそれぞれ接続し、増幅器16の出力端子は入力端子10に
接続する。トランジスタT2のゲート及びドレイン電極も
入力端子10及び11にそれぞれ接続する。トランジスタT2
からの電流I2は抵抗R2間にてそれに比例した電圧に変換
される。この際、増幅器16は抵抗R2間の電圧が抵抗R1間
の基準電圧Vrefに等しくなるようにコンデンサC2間の電
圧を制御する。抵抗R1及びR2の抵抗値が等しいと、電流
I2は基準電流Irefに正確に等しくなる。抵抗R1とR2の抵
抗値の比率を特定の比率に選択することによって、電流
IrefとI2との比率を規定することができる。
第４図は本発明による電流源回路の第３実施例を示
し、ここに第２図の例におけるものと同一部分を示すも
のには同一符号を付して示してある。この場合のトラン
ジスタ回路は制御トランジスタT1〜T4とコンデンサC1〜
C4とを具えており、これらトランジスタには電流源B1〜
B4を並列に配置する。各トランジスタ回路によって供給
される電流は制御トランジスタ及び電流源からの電流の
和に等しくなる。これがため、電流源B1〜B4からの電流
は電流源６からの基準電流よりも小さい。スイッチS1.1
〜S4.1,S1.2〜S4.2,S1.4〜S4.4及びS1.3〜S3.3によって
常にトランジスタ回路T1,B1〜T4,B4の４つの電流の内の
３つの電流を出力端子1,2及び３に供給することがで
き、又残りのトランジスタ回路の制御トランジスタ及び
電流源からの電流を補正回路５の入力端子11及び13に供
給することができる。
第４図に示す状態は、トランジスタ回路T1,B1;T3,B3
及びT4,B4からの電流が出力端子1,3及び２に供給され、
且つトランジスタ回路T2,B2が補正回路５に接続される
状態を示している。この場合に、スイッチS1.1,S3.1及
びS4.1は開いており、スイッチS2.1が補正回路５の入力
端子10に接続される。この例でも基準電流Irefを供給す
る電流源６で補正回路を構成する。電流源６の出力端子
は入力端子10,11及び13に接続する。
基準電流Irefと電流I2との差電流ΔI2はトランジスタ
T2のドレイン電極に供給される。この際、電流源６は電
流I2とΔI2との和が電流Irefに等しくなるようにコンデ
ンサC2の電圧を制御する。電流源回路の残りの部分に対
する動作は第２図に示したものと同じである。補正回路
はコンデンサＣの電圧を介して僅かの差電流を補正する
だけであるため、トランジスタT2のゲート−ソース電圧
における僅かの変動に対する出力電流の感受性が実質上
低減される。
第５図は本発明の第４実施例を示し、この例では図面
の明瞭化のために補正回路と、補正すべきトランジスタ
のみを示してある。第５図の例で、第４図におけるもの
と同一部分を示すものには同一符号を付して示してあ
る。この例でも基準電流Irefを供給する電流源６で補正
回路を構成する。電流源B2からの電流I2は入力端子13に
て斯かる基準電圧から取出される。電流IrefとI2との差
電流ΔI2はトランジスタT5に供給され、このトランジス
タのドレイン電極はゲート電極に接続する。又、このゲ
ート電極は入力端子10に接続する。入力端子11は直流電
圧Vcを供給する点に結合させる。トランジスタT2のゲー
ト及びドレイン電極は入力端子10及び11に接続する。ト
ランジスタT5はトランジスタT2と相俟って電流ミラー回
路を構成し、これには差電流ΔI2を供給する。この電流
ΔI2は、トランジスタT2の電流が電流ΔI2に正確に等し
くなるようにコンデンサC2の電圧を制御する。トランジ
スタT2のゲートとソース電極との間には同じ制御電圧が
現われるため、トランジスタT2の電流I2もΔI2に正確に
等しくなる。回路の残りの部分は第４図のものと同じよ
うに作動する。
第６図は本発明の第５実施例を示し、この例でも補正
回路と補正すべきトランジスタのみを示してある。この
例では、第３図の例と同一部分を示すものに同一符号を
付して示してある。この回路は第３図に示したものと同
じように作動するが、第３図の例との相違点はトランジ
スタT2からの電流ΔI2と電流源B2からの電流I2との和が
抵抗R2に供給されると云う点にある。
第７図は本発明の第６実施例を示し、この例でも補正
回路と補正すべきトランジスタ回路を示してあるだけで
ある。この第７図の例では第２図の例と同一部分を示す
ものに同一符号を付して示してある。この例では補正回
路を電流源６とトランジスタT6とで構成し、電流源６は
電流Iref＋Ibを供給するものとし、又トランジスタT6の
ソース電極は電流源６に接続し、ゲート電極は電圧Vref
を供給する点に接続し、ドレイン電極は電流Ibを供給す
るバイアス電流源20を介して負の給電端子に接続する。
トランジスタT2のゲート及びドレイン電極は補正回路の
入力端子10及び11に接続する。電流源６からの電流と電
流源20からの電流との差電流Irefも、トランジスタT6を
介してトランジスタT2からの電流I2が電流Irefに正確に
等しくなるようにコンデンサC2の電圧を制御する。基準
電圧Vrefは、トランジスタT2が実際の電流源回路、又は
D/A変換器に切り換えられる時にこのトランジスタT2の
ドレイン電極における電圧にトランジスタT6のドレイン
電圧が等しくなるように選択する。このようにすること
により、他のドレイン・ソース電圧により実際の電流源
回路におけるトランジスタT2が補正回路における以外の
他の電流を搬送できないようにする。
第７図の例における補正回路は第４図の実施例にも用
いることができ、この場合には第７図に破線で示すよう
に補正回路の入力端子13に電流源B2も接続する必要があ
る。この場合に差電流ΔI2＝Iref−I2はコンデンサC2間
の電圧をトランジスタT6を介してトランジスタT2に流れ
る電流が電流ΔI2に正確に等しくなるように制御する。
図示の各実施例におけるスイッチはトランジスタで構
成するのが好適である。第8a図は、例えばコンデンサC2
を有するトランジスタT2と、トランジスタT7で構成する
スイッチS2.1を示す。第8b図は第8a図の変形例を示し、
この場合にはトランジスタT8をトランジスタT7と直列に
配置し、トランジスタT8のドレインをソース電極に接続
する。トランジスタT8のゲートにはトランジスタT7のゲ
ートに供給する信号の反転形態の信号を供給する。これ
によりトランジスタT8はトランジスタT7に存在する電荷
をターン・オンしている期間中にコンデンサC2に排出し
なくする。
図示の各例ではコンデンサC1〜C4を別個のコンデンサ
としたが、これらのコンデンサはトランジスタのゲート
−ソースキャパシタンスによって適当に構成することも
できる。
第９図は本発明による電流源回路を具えているD/A変
換器の第１実施例を示す。本例は16ビットのD/A変換器
である。これは18個のトランジスタ回路から成る第１電
流源回路50を具えており、これらのトランジスタ回路の
電流は上述したような方法で補正回路51によって電流源
52からの基準電流Irefにほぼ等しくする。17個の出力電
流の内の１つの電流Irefを17個のトランジスタ回路から
成る第２電流源回路60の補正回路61に対する基準電流と
して用いて、この第２電流源回路におけるトランジスタ
回路の電流を上述したようにして電流Irefに等しくす
る。第２電流源回路60における電流Irefの１つを、本例
では最下位８ビットに対する電流を供給する２進電流分
配器63に供給する。第２電流源回路の他の電流は一連の
２進加重電流Iref、2Iref,…8Irefを得るように合成す
る。電流源回路50における16個の他の電流は電流16Iref
を得るように合成し、この電流を基準電流として16個の
トランジスタ回路から成る第３電流源回路70の補正回路
71に供給して、この第３電流源回路におけるトランジス
タ回路の電流を上述したような方法で電流16Irefに等し
くする。第３電流源回路70における15個の電流は一連の
２進加重電流16Iref,32Iref,…128Irefを得るように合
成する。電流源回路60及び70と電流分配器63の出力電流
を既知の方法で用いて、デジタル入力コードをアナログ
出力信号に変換する。第10図は本発明による電流源回路
を具えている16ビットD/A変換器の第２の実施例を示
す。これは64個のほぼ等しい電流を発生する電流源回路
90を具えており、64個のほぼ等しい電流は上述したよう
な方法で補正回路95によって順次継続的に基準電流に等
しくなる。63個の２路スイッチ（図示せず）から成るス
イッチング回路網100によって63個の電流をデジタル入
力コードの上位６ビットに応じて加算点125か、又は正
の給電端子のいずれかに供給する。64個の電流の内の１
つは電流分配回路115に供給する。この電流分配回路115
は下位10ビットの電流を供給し、これらの電流を２路ス
イッチ（図示せず）から成るスイッチング回路網120に
よってデジタル入力コードに応じて加算点125か、又は
正の給電端子のいずれかに供給する。加算点125に現わ
れる全出力電流は電流−電圧変換器130によって出力電
圧Voutに変換することができる。
本例では16ビットのデジタル入力ワードをデータレジ
スタ110の入力端子111に直列に供給する。下位10ビット
はスイッチング回路網120のスイッチを直接制御する。
上位６ビットが先ず復号化装置105に供給され、この復
号化装置はこれらの上位６ビットからスイッチング回路
網100の63個のスイッチに対するスイッチング信号を取
出す。
本発明による電流源回路を具えているD/A変換器で
は、補正回路を順次トランジスタ回路に接続するスイッ
チング周波数を、デジタル入力コードを供給する供給周
波数が前記スイッチング周波数の倍数（Ｎ１）に等し
くなるように選択するのが好適である。このようにする
ことにより、補正回路及びスイッチング回路網によって
生じたりするスイッチングトランジェントが実際のD/A
変換器によって発生されるスイッチングトランジェント
を平滑化するためにD/A変換器の出力端子に配置した慣
例のデグリッチング回路網により平滑化されることにな
る。
本発明は上述した例のみに限定されるものでなく、例
えば補正回路をここに示した以外の方法でも構成し得る
ように幾多の変更を加え得ること勿論である。
【図面の簡単な説明】
第１図は本発明による電流源回路の基本回路を示すブロ
ック図； 第２図は本発明による電流源回路の第１実施例を示す回
路図； 第３図は本発明による電流源回路の第２実施例を示す回
路図； 第４図は本発明による電流源回路の第３実施例を示す回
路図； 第５図は本発明による電流源回路の第４実施例を示す回
路図； 第６図は本発明による電流源回路の第５実施例を示す回
路図； 第７図は本発明による電流源回路の第６実施例を示す回
路図； 第8a及び第8b図は本発明による電流源回路に用いるスイ
ッチの例をそれぞれ示す回路図； 第９図は本発明による電流源回路を具えているデジタル
−アナログ変換器の第１例を示すブロック図； 第10図は本発明によるデジタル−アナログ変換器の第２
例を示すブロック図である。 １〜Ｎ……出力端子 2.1〜2.N＋１……トランジスタ回路 3.1〜3.N＋１……制御入力端子 ４……補正手段 ５……補正回路 ６……基準電流源 ７……スイッチング回路網 10,11,13……補正回路の入力端子 14……シフトレジスタ 15……クロック 16……増幅器 20……バイアス電流源 50,60,70,90……電流源回路 51,61,71,95……補正回路 52……電流源 63……電流分配器 100,120……スイッチング回路網 105……復号化装置 115……電流分配回路 130……電流−電圧変換器 R1,R2……抵抗 C1〜C4……コンデンサ B1〜B4……電流源 S1.1〜S4.1,S1.2〜S4.2,S1.3〜S3.3……スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭62−122488（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 3/24,3/26 H03F 3/343 H03M 1/10

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】必要とされる数の電流（1,2,…Ｎ）を供給
    する電流源回路であって： −多数のほぼ等しい電流を発生する多数のトランジスタ
    回路（2.1…2.N）と； −前記トランジスタ回路（2.1…2.N）からの電流の相互
    偏差を低減させるための補正手段（４）と； を具えており、前記各トランジスタ回路が制御トランジ
    スタ（T1,…TN）を具え、該制御トランジスタの制御電
    圧を可調整として可調整の第１電流を供給するようにし
    た電流源回路において、 −前記トランジスタ回路（2.1…2.N）の個数を前記必要
    とされる電流の数よりも少なくとも１つ多くし（2.1…
    2,N＋１）； −前記補正手段（４）が、前記各トランジスタ回路（2.
    1…2.N＋１）における制御トランジスタの制御電圧を調
    整することにより前記各トランジスタ回路からの電流を
    或るサイクルパターンに従って基準電流（６）に等しく
    すべく構成され；且つ −前記サイクルの各期間内にて、補正すべきトランジス
    タ回路が前記電流源回路から切り換えられるように、或
    る補正済みのトランジスタ回路をスイッチング回路網
    （７）によって未補正のトランジスタ回路と交換するよ
    うにしたことを特徴とする電流源回路。
  2. 【請求項２】各トランジスタ回路をゲートとソース電極
    との間に配置したコンデンサを有している制御トランジ
    スタにより構成したことを特徴とする請求項１に記載の
    電流源回路。
  3. 【請求項３】前記コンデンサを関連する制御トランジス
    タのゲート−ソースキャパシタンスで構成したことを特
    徴とする請求項２に記載の電流源回路。
  4. 【請求項４】前記補正手段が基準電流を前記制御トラン
    ジスタのドレイン電極に供給する手段と、前記第１電流
    が基準電流に等しくなるように前記コンデンサの電圧を
    制御するためにドレインとゲート電極との間に設ける負
    帰還手段とを具えていることを特徴とする請求項２又は
    ３に記載の電流源回路。
  5. 【請求項５】前記補正手段が： −前記基準電流を基準電圧に変換する第１抵抗； −前記第１電流を第２電圧に変換する第２トランジス
    タ；及び −前記第１及び第２抵抗と、前記コンデンサに接続さ
    れ、前記第２電圧が基準電圧に等しくなるように前記コ
    ンデンサの電圧を調整する負帰還手段； を具えていることを特徴とする請求項２又は３に記載の
    電流源回路。
  6. 【請求項６】前記負帰還手段が前記制御トランジスタの
    ドレイン電極における電圧を調整する調整手段を具えて
    いることを特徴とする請求項４に記載の電流源回路。
  7. 【請求項７】前記調整手段が電流ホロワトランジスタを
    具え、該トランジスタのソース電極を制御トランジスタ
    のドレイン電極に、ゲート電極を基準電圧端子に、ドレ
    イン電極をバイアス電流源にそれぞれ結合させたことを
    特徴とする請求項６に記載の電流源回路。
  8. 【請求項８】前記各トランジスタ回路を、ゲートとソー
    ス電極との間に配置したコンデンサを有している制御ト
    ランジスタと、第２電流を供給するトランジスタ電流源
    とで構成し、前記トランジスタ回路からの電流を第１電
    流と第２電流との和に等しくなるようにしたことを特徴
    とする請求項１に記載の電流源回路。
  9. 【請求項９】前記コンデンサを関連する制御トランジス
    タのゲート−ソースキャパシタンスで構成したことを特
    徴とする請求項８に記載の電流源回路。
  10. 【請求項１０】前記補正手段が前記基準電流と第２電流
    との差電流を前記制御トランジスタのドレイン電極に供
    給する手段と、前記第１電流と第２電流との和電流が基
    準電流に等しくなるように前記コンデンサの電圧を調整
    するためにドレインとゲート電極との間に配置する負帰
    還手段とを具えていることを特徴とする請求項８又は９
    に記載の電流源回路。
  11. 【請求項１１】前記補正手段が、前記制御トランジスタ
    のゲート−ソース接合部と並列に配置されるゲトー−ソ
    ース接合部を有している第２トランジスタのドレイン電
    極に前記基準電流と第２電流との差電流を供給する手段
    と、前記第２トランジスタのドレインとゲート電極との
    間に配置され、前記第２トランジスタからの電流と第２
    電流との和が基準電流に等しくなるように前記コンデン
    サの電圧を制御する負帰還手段とを具えていることを特
    徴とする請求項８又は９に記載の電流回路。
  12. 【請求項１２】前記補正手段が： −前記基準電流を基準電圧に変換する第１抵抗； −前記第１及び第２電流の和電流を第２電圧に変換する
    第２抵抗；及び −前記第１及び第２抵抗とコンデンサとに接続され、前
    記第２電圧が基準電圧に等しくなるように前記コンデン
    サの電圧を調整する負帰還手段； を具えていることを特徴とする請求項８又は９に記載の
    電流源回路。
  13. 【請求項１３】前記負帰還手段が前記制御トランジスタ
    のドレイン電極の電圧を調整する調整手段を具えている
    ことを特徴とする請求項11に記載の電流源回路。
  14. 【請求項１４】前記調整手段が電流ホロワトランジスタ
    を具え、該トランジスタのソース電極を前記制御トラン
    ジスタのドレイン電極に、ゲート電極を基準電圧端子
    に、ドレイン電極をバイアス電流源にそれぞれ結合させ
    たことを特徴とする請求項13に記載の電流源回路。
  15. 【請求項１５】請求項１〜14のいずれかに記載の電流源
    回路を少なくとも１つ具えていることを特徴とするデジ
    タル−アナログ変換器。
JP1233050A 1988-09-12 1989-09-11 電流源回路 Expired - Fee Related JP2843833B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL8802230 1988-09-12
NL8802230 1988-09-12
NL8900215 1989-01-30
NL8900215 1989-01-30

Publications (2)

Publication Number Publication Date
JPH02105907A JPH02105907A (ja) 1990-04-18
JP2843833B2 true JP2843833B2 (ja) 1999-01-06

Family

ID=26646422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233050A Expired - Fee Related JP2843833B2 (ja) 1988-09-12 1989-09-11 電流源回路

Country Status (9)

Country Link
US (1) US4967140A (ja)
EP (1) EP0359315B1 (ja)
JP (1) JP2843833B2 (ja)
KR (1) KR0137475B1 (ja)
CN (1) CN1020510C (ja)
BR (1) BR8904574A (ja)
DE (1) DE68913405T2 (ja)
ES (1) ES2050783T3 (ja)
HK (1) HK45096A (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021784A (en) * 1989-07-10 1991-06-04 U.S. Philips Corporation Calibrated current source with ripple reduction
US5142277A (en) * 1990-02-01 1992-08-25 Gulton Industries, Inc. Multiple device control system
JPH05191290A (ja) * 1991-10-07 1993-07-30 Mitsubishi Electric Corp Ｄ／ａ変換器
JP2882163B2 (ja) * 1992-02-26 1999-04-12 日本電気株式会社 比較器
US5258757A (en) * 1992-05-08 1993-11-02 Analog Devices, Incorporated Apparatus and method for increasing the output impedance of a current-type digital-to-analog converter
US5444446A (en) * 1993-07-01 1995-08-22 Texas Instruments Incorporated Apparatus and method for duplicating currents
US5598095A (en) * 1995-03-08 1997-01-28 Alliance Semiconductor Corporation Switchable current source for digital-to-analog converter (DAC)
US5592165A (en) * 1995-08-15 1997-01-07 Sigmatel, Inc. Method and apparatus for an oversampled digital to analog convertor
JPH10276093A (ja) * 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
EP0978114A4 (en) * 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
US6329941B1 (en) * 1999-05-27 2001-12-11 Stmicroelectronics, Inc. Digital-to-analog converting device and method
EP1130565A4 (en) * 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
US6445170B1 (en) * 2000-10-24 2002-09-03 Intel Corporation Current source with internal variable resistance and control loop for reduced process sensitivity
DE10053914C2 (de) * 2000-10-31 2003-05-22 Infineon Technologies Ag Digital/Analog-Wandler mit programmierbarer Verstärkung
US6448811B1 (en) 2001-04-02 2002-09-10 Intel Corporation Integrated circuit current reference
US6522174B2 (en) * 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
US6791356B2 (en) * 2001-06-28 2004-09-14 Intel Corporation Bidirectional port with clock channel used for synchronization
KR100739327B1 (ko) * 2001-06-29 2007-07-12 매그나칩 반도체 유한회사 디지털 영역에서 전류량을 제어하기 위한 전류 바이어스 회로
JP4248773B2 (ja) * 2001-07-26 2009-04-02 富士通マイクロエレクトロニクス株式会社 電流電圧変換装置
US7012597B2 (en) * 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP2003233347A (ja) * 2001-08-02 2003-08-22 Seiko Epson Corp 画素へのプログラミング電流の供給
CN101165759B (zh) * 2001-08-29 2012-07-04 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4193452B2 (ja) * 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
CN1559064A (zh) * 2001-09-25 2004-12-29 ���µ�����ҵ��ʽ���� El显示面板和使用它的el显示装置
US6597198B2 (en) 2001-10-05 2003-07-22 Intel Corporation Current mode bidirectional port with data channel used for synchronization
US6777885B2 (en) 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
US6963336B2 (en) * 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2004045488A (ja) 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
JP4273718B2 (ja) * 2002-08-16 2009-06-03 ソニー株式会社 電流サンプリング回路及びそれを用いた電流出力型駆動回路
JP2004219955A (ja) * 2003-01-17 2004-08-05 Toshiba Matsushita Display Technology Co Ltd 電流駆動装置、電流駆動方法
KR101065659B1 (ko) * 2003-01-17 2011-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전류원 회로, 신호선 구동회로 및 그 구동방법과, 발광장치
TW588305B (en) * 2003-03-07 2004-05-21 Au Optronics Corp Data driver used in a current-driving display device
DE60312641T2 (de) 2003-03-31 2007-11-29 Ami Semiconductor Belgium Bvba Ein stromgesteuerter Digital Analog Wandler mit gleichbleibender Genauigkeit
CN100353391C (zh) * 2003-04-01 2007-12-05 友达光电股份有限公司 用于一电流驱动的显示元件的数据驱动电路
TW591586B (en) * 2003-04-10 2004-06-11 Toppoly Optoelectronics Corp Data-line driver circuits for current-programmed electro-luminescence display device
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
JP2005221659A (ja) * 2004-02-04 2005-08-18 Nec Corp 電流源回路及びこれを用いた表示装置
DE102005022338A1 (de) 2005-05-13 2006-11-16 Texas Instruments Deutschland Gmbh Integrierte Treiberschaltungsstruktur
DE102005022337A1 (de) 2005-05-13 2006-11-23 Texas Instruments Deutschland Gmbh Spannungsgesteuerte Stromquelle
WO2007029130A1 (en) * 2005-09-05 2007-03-15 Nxp B.V. Digital-to-analog converter of the finite impulse response type
CN101025637B (zh) * 2006-02-20 2010-06-23 智原科技股份有限公司 电流模式的修整装置
EP1903318B1 (de) * 2006-09-22 2009-03-25 Siemens Aktiengesellschaft Erhöhung der Verfügbarkeit und Redundanz von Analogstromausgaben
US7576667B1 (en) 2007-04-10 2009-08-18 Marvell International Ltd. Hierarchied calibration circuit
US7688236B2 (en) * 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
US7514989B1 (en) 2007-11-28 2009-04-07 Dialog Semiconductor Gmbh Dynamic matching of current sources
WO2009073556A1 (en) * 2007-11-29 2009-06-11 Medsolve Technologies, Inc. Apparatus for producing continuous waveforms with programmable shapes
ATE529795T1 (de) * 2008-05-21 2011-11-15 Austriamicrosystems Ag Gesteuerte stromquelle und verfahren zum strombeschaffen
US7804433B1 (en) 2009-04-14 2010-09-28 Texas Instruments Incorporated Methods and apparatus for error cancelation in calibrated current sources
US20110068765A1 (en) * 2009-09-22 2011-03-24 Qualcomm Incorporated System and method for power calibrating a pulse generator
CN101739052B (zh) * 2009-11-26 2012-01-18 四川和芯微电子股份有限公司 一种与电源无关的电流参考源
DE102010032232A1 (de) * 2010-07-26 2012-01-26 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für eine hochgenaue Stromspiegelung
US11119524B1 (en) * 2020-03-11 2021-09-14 Cirrus Logic, Inc. Glitch mitigation in selectable output current mirrors with degeneration resistors
CN112886931A (zh) * 2021-01-28 2021-06-01 深圳市万微半导体有限公司 用于消除运算放大器失调误差的数字加权电流源电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH628462A5 (fr) * 1978-12-22 1982-02-26 Centre Electron Horloger Source de tension de reference.
US4346344A (en) * 1979-02-08 1982-08-24 Signetics Corporation Stable field effect transistor voltage reference
JPS56169935A (en) * 1980-06-03 1981-12-26 Toshiba Corp Digital-to-analog converting circuit
NL8205013A (nl) * 1982-12-28 1984-07-16 Philips Nv Precisiestroombronschakeling.
NL8300466A (nl) * 1983-02-08 1984-09-03 Philips Nv Stroombronschakeling.
US4587477A (en) * 1984-05-18 1986-05-06 Hewlett-Packard Company Binary scaled current array source for digital to analog converters
JPH0542488Y2 (ja) * 1986-01-28 1993-10-26
DE3771981D1 (de) * 1986-09-24 1991-09-12 Siemens Ag Stromspiegel-schaltungsanordnung.
US4864215A (en) * 1988-02-16 1989-09-05 U.S. Philips Corp. Current source arrangement

Also Published As

Publication number Publication date
DE68913405T2 (de) 1994-09-08
KR0137475B1 (ko) 1998-06-15
US4967140A (en) 1990-10-30
HK45096A (en) 1996-03-22
CN1041230A (zh) 1990-04-11
JPH02105907A (ja) 1990-04-18
BR8904574A (pt) 1990-04-24
DE68913405D1 (de) 1994-04-07
ES2050783T3 (es) 1994-06-01
EP0359315B1 (en) 1994-03-02
CN1020510C (zh) 1993-05-05
KR910007290A (ko) 1991-04-30
EP0359315A1 (en) 1990-03-21

Similar Documents

Publication Publication Date Title
JP2843833B2 (ja) 電流源回路
US4573005A (en) Current source arrangement having a precision current-mirror circuit
US8022681B2 (en) Hybrid low dropout voltage regulator circuit
KR100865791B1 (ko) 전압 컨버터용 전류 감지 증폭기
US5585795A (en) D/A converter including output buffer having a controllable offset voltage
US5594441A (en) D/A converter with constant gate voltage
JP4118355B2 (ja) ビデオ表示装置用の自動較正されたディジタル／アナログ変換器
US6154160A (en) Circuit arrangement including digital-to-analog current converters
EP0408115B1 (en) Signal-source arrangement
CA1150414A (en) Digital-to-analog converter with improved compensation arrangement for offset voltage variations
US4567463A (en) Circuit for improving the performance of digital to analog converters
EP0215821B1 (en) Digital to analog conversion apparatus
JPH02104025A (ja) ダイオード制御デイジタル・アナログ・コンバータ
EP0715239B1 (en) High precision current mirror for low voltage supply
US3766402A (en) Digital-to-analog converter parallel-current voltage regulating circuit
JPH0217963B2 (ja)
JP2989623B2 (ja) 電流分割回路
US5361068A (en) Low-current digital-to-analog converter
JP3059263B2 (ja) アナログーデジタル変換器
JPH0645939A (ja) Ｄ／ａ変換装置
JPS6282822A (ja) デイジタル−アナログ変換器
JP2985185B2 (ja) Ｄａ変換回路
JP3772938B2 (ja) 利得制御回路
JP3726383B2 (ja) 出力調整回路
KR20000072961A (ko) 전류 세그먼트형 디지털-아날로그 변환기

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees