JP2838599B2 - テスト容易化回路 - Google Patents
テスト容易化回路Info
- Publication number
- JP2838599B2 JP2838599B2 JP3089066A JP8906691A JP2838599B2 JP 2838599 B2 JP2838599 B2 JP 2838599B2 JP 3089066 A JP3089066 A JP 3089066A JP 8906691 A JP8906691 A JP 8906691A JP 2838599 B2 JP2838599 B2 JP 2838599B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- functional
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル論理回路の
テスト容易化回路に関し、特に、ディジタル論理回路の
内部の信号を取出してテストする技術に関する。
テスト容易化回路に関し、特に、ディジタル論理回路の
内部の信号を取出してテストする技術に関する。
【０００２】
【従来の技術】ディジタル論理回路が、大規模複雑化す
るにつれて、ディジタル論理回路の動作テストが困難に
なっている。そのため、テスト容易化技術の必要性が高
まっている。図３に従来のテスト容易化回路の例を示
す。従来は、図３のように、動作検証回路５に、機能回
路９の動作結果出力８と共に、この動作結果出力８だけ
では検証しにくい論理回路、すなわち、ＡＮＤ回路１，
３、ＮＯＲ回路２，４の出力を信号線７を介して各々入
力していた。
るにつれて、ディジタル論理回路の動作テストが困難に
なっている。そのため、テスト容易化技術の必要性が高
まっている。図３に従来のテスト容易化回路の例を示
す。従来は、図３のように、動作検証回路５に、機能回
路９の動作結果出力８と共に、この動作結果出力８だけ
では検証しにくい論理回路、すなわち、ＡＮＤ回路１，
３、ＮＯＲ回路２，４の出力を信号線７を介して各々入
力していた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、テス
トだけのために、動作検証回路５に対して多数の信号線
７を設ける必要があり、さらに、この信号線７の数に比
例して動作検証回路５の規模が大きくなるという問題点
があった。
トだけのために、動作検証回路５に対して多数の信号線
７を設ける必要があり、さらに、この信号線７の数に比
例して動作検証回路５の規模が大きくなるという問題点
があった。
【０００４】本発明は、動作検証回路５に接続される信
号線７の数を減らすことを目的としている。
号線７の数を減らすことを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、機能回路を構成する論理回路の動作結果
出力を入力とし、前記機能回路の動作を動作検証回路で
テストする場合のテスト容易化回路において、 ＯＲ回路
またはＡＮＤ回路を有し、前記機能回路を構成する論理
回路のうち、テストに用いる論理回路出力端を、前記Ｏ
Ｒ回路またはＡＮＤ回路の入力に接続し、これらＯＲ回
路またはＡＮＤ回路の出力を前記動作検証回路の入力に
接続したものである。
に、本発明は、機能回路を構成する論理回路の動作結果
出力を入力とし、前記機能回路の動作を動作検証回路で
テストする場合のテスト容易化回路において、 ＯＲ回路
またはＡＮＤ回路を有し、前記機能回路を構成する論理
回路のうち、テストに用いる論理回路出力端を、前記Ｏ
Ｒ回路またはＡＮＤ回路の入力に接続し、これらＯＲ回
路またはＡＮＤ回路の出力を前記動作検証回路の入力に
接続したものである。
【０００６】また、上記目的を達成するために、本発明
は、機能回路を構成する論理回路の動作結果出力を入力
とし、前記機能回路の動作を動作検証回路でテストする
場合のテスト容易化回路において、 ＯＲ回路を有し、前
記機能回路を構成する論理回路のうち、テストに用いる
ＡＮＤ回路出力端とＮＯＲ回路出力端とを、前記ＯＲ回
路の入力に接続し、このＯＲ回路の出力を前記動作検証
回路の入力に接続したものである。
は、機能回路を構成する論理回路の動作結果出力を入力
とし、前記機能回路の動作を動作検証回路でテストする
場合のテスト容易化回路において、 ＯＲ回路を有し、前
記機能回路を構成する論理回路のうち、テストに用いる
ＡＮＤ回路出力端とＮＯＲ回路出力端とを、前記ＯＲ回
路の入力に接続し、このＯＲ回路の出力を前記動作検証
回路の入力に接続したものである。
【０００７】さらに、上記目的を達成するために、本発
明は、機能回路を構成する論理回路の動作結果出力を入
力とし、前記機能回路の動作を動作検証回路でテストす
る場合のテスト容易化回路において、 ＡＮＤ回路を有
し、前記機能回路を構成する論理回路のうち、テストに
用いるＮＡＮＤ回路出力端とＯＲ回路出力端とを、前記
ＡＮＤ回路の入力に接続し、このＡＮＤ回路の出力を前
記動作検証回路の入力に接続したものである。
明は、機能回路を構成する論理回路の動作結果出力を入
力とし、前記機能回路の動作を動作検証回路でテストす
る場合のテスト容易化回路において、 ＡＮＤ回路を有
し、前記機能回路を構成する論理回路のうち、テストに
用いるＮＡＮＤ回路出力端とＯＲ回路出力端とを、前記
ＡＮＤ回路の入力に接続し、このＡＮＤ回路の出力を前
記動作検証回路の入力に接続したものである。
【０００８】
【実施例】まづ、本発明の一実施例を図１により説明す
る。
る。
【０００９】図１において、機能回路９は、電子部品
（ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専
用のＬＳＩなどに相当し、動作検証回路５は、テスタに
相当している。機能回路９の動作結果は、動作結果出力
８に出力され、動作検証回路５によって、その動作結果
が正しいかどうかが検証される。論理回路であるＡＮＤ
回路１，３及びＮＯＲ回路２，４は、動作結果出力８を
検証するだけでは、動作が正しいかどうか十分に検証で
きない回路であり、かつ、これらの論理回路は、出力が
論理「１」になる頻度が低いものである。例えば、入力
値がランダムであるとすると、論理「１」になる頻度
は、１／２の４乗、すなわち、１／１６であり、これら
４つの論理回路の出力が、２つ以上同時に「１］になる
頻度は、およそ１／１６×３／１６＝３／２５６であ
る。従って、ＯＲ回路６の入力端に、これら４つの論理
回路の出力を加え、ＯＲ回路６の出力端である信号線か
ら論理和を取り出して、動作検証回路５で検証しても、
十分検証できる。（ＯＲ回路６の入力に「１」が２つ以
上あると、その出力は「１」の入力が１つの時と同様に
「１」であって、その区別ができなくて十分な検証がで
きない。しかし、ＯＲ回路６の入力に「１」が２つ以上
あるという頻度が低ければ、実用的には問題が無くな
り、このようにＯＲ回路６を用いることで十分に検証す
ることができる。この場合、ＯＲ回路６のどの入力が故
障かを分ける分解能は無くてよいことは明らかであ
る。）その結果、動作検証回路５に接続される信号線の
数は、４つから１つに減ったことになる。
（ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専
用のＬＳＩなどに相当し、動作検証回路５は、テスタに
相当している。機能回路９の動作結果は、動作結果出力
８に出力され、動作検証回路５によって、その動作結果
が正しいかどうかが検証される。論理回路であるＡＮＤ
回路１，３及びＮＯＲ回路２，４は、動作結果出力８を
検証するだけでは、動作が正しいかどうか十分に検証で
きない回路であり、かつ、これらの論理回路は、出力が
論理「１」になる頻度が低いものである。例えば、入力
値がランダムであるとすると、論理「１」になる頻度
は、１／２の４乗、すなわち、１／１６であり、これら
４つの論理回路の出力が、２つ以上同時に「１］になる
頻度は、およそ１／１６×３／１６＝３／２５６であ
る。従って、ＯＲ回路６の入力端に、これら４つの論理
回路の出力を加え、ＯＲ回路６の出力端である信号線か
ら論理和を取り出して、動作検証回路５で検証しても、
十分検証できる。（ＯＲ回路６の入力に「１」が２つ以
上あると、その出力は「１」の入力が１つの時と同様に
「１」であって、その区別ができなくて十分な検証がで
きない。しかし、ＯＲ回路６の入力に「１」が２つ以上
あるという頻度が低ければ、実用的には問題が無くな
り、このようにＯＲ回路６を用いることで十分に検証す
ることができる。この場合、ＯＲ回路６のどの入力が故
障かを分ける分解能は無くてよいことは明らかであ
る。）その結果、動作検証回路５に接続される信号線の
数は、４つから１つに減ったことになる。
【００１０】つぎに、本発明の第２実施例を図２により
説明する。
説明する。
【００１１】図２において、機能回路９は、電子部品
（ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専
用のＬＳＩなどに相当し、動作検証回路５は、テスタに
相当している。機能回路９の動作結果は、動作結果出力
８に出力され、動作検証回路５によって、その動作結果
が正しいかどうか検証される。論理回路であるＮＡＮＤ
回路１１，１３及びＯＲ回路１２，１４は、動作結果出
力８を検証するだけでは、動作が正しいかどうか十分に
検証できない回路であり、かつ、これらの論理回路は、
出力が論理「０」になる頻度が低いものである。例え
ば、入力値がランダムであるとすると、本発明の第１実
施例と同様になり、ＡＮＤ回路１６の入力端に、これら
４つの論理回路の出力を加え、ＡＮＤ回路１６の出力端
である信号線から論理積を取り出して、動作検証回路５
で検証しても、十分検証できる。（ＡＮＤ回路１６の入
力に「０」が２つ以上あると、その出力は「０」の入力
が１つの時と同様に「０」であって、その区別ができな
くて十分な検証ができない。しかし、ＡＮＤ回路１６の
入力に「０」が２つ以上あるという頻度が低ければ、実
用的には問題が無くなり、このようにＡＮＤ回路１６を
用いることで十分に検証することができる。）その結
果、動作検証回路５に接続される信号線の数は、４つか
ら１つに減ったことになる。
（ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専
用のＬＳＩなどに相当し、動作検証回路５は、テスタに
相当している。機能回路９の動作結果は、動作結果出力
８に出力され、動作検証回路５によって、その動作結果
が正しいかどうか検証される。論理回路であるＮＡＮＤ
回路１１，１３及びＯＲ回路１２，１４は、動作結果出
力８を検証するだけでは、動作が正しいかどうか十分に
検証できない回路であり、かつ、これらの論理回路は、
出力が論理「０」になる頻度が低いものである。例え
ば、入力値がランダムであるとすると、本発明の第１実
施例と同様になり、ＡＮＤ回路１６の入力端に、これら
４つの論理回路の出力を加え、ＡＮＤ回路１６の出力端
である信号線から論理積を取り出して、動作検証回路５
で検証しても、十分検証できる。（ＡＮＤ回路１６の入
力に「０」が２つ以上あると、その出力は「０」の入力
が１つの時と同様に「０」であって、その区別ができな
くて十分な検証ができない。しかし、ＡＮＤ回路１６の
入力に「０」が２つ以上あるという頻度が低ければ、実
用的には問題が無くなり、このようにＡＮＤ回路１６を
用いることで十分に検証することができる。）その結
果、動作検証回路５に接続される信号線の数は、４つか
ら１つに減ったことになる。
【００１２】以上説明したように、本発明の第１実施例
及び第２実施例は、動作検証回路５に接続される信号線
の数を４つから１つに減らすという効果を有する。
及び第２実施例は、動作検証回路５に接続される信号線
の数を４つから１つに減らすという効果を有する。
【００１３】
【発明の効果】本発明によれば、機能回路を構成する論
理回路のうち、テストに用いる論理回路出力端を、ＯＲ
回路またはＡＮＤ回路の入力に接続し、これらＯＲ回路
またはＡＮＤ回路の出力を動作検証回路の入力に接続し
ているので、非常に少ない回路の追加のみで、動作検証
回路の入力に接続される信号の数を減らすことができる
という効果が得られる。
理回路のうち、テストに用いる論理回路出力端を、ＯＲ
回路またはＡＮＤ回路の入力に接続し、これらＯＲ回路
またはＡＮＤ回路の出力を動作検証回路の入力に接続し
ているので、非常に少ない回路の追加のみで、動作検証
回路の入力に接続される信号の数を減らすことができる
という効果が得られる。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】従来のテスト容易化回路を示す図である。
１ ＡＮＤ回路 ２ ＮＯＲ回路 ３ ＡＮＤ回路 ４ ＮＯＲ回路 ５ 動作検証回路 ６ ＯＲ回路 ８ 動作結果出力 ９ 機能回路 １１ ＮＡＮＤ回路 １２ ＯＲ回路 １３ ＮＡＮＤ回路 １４ ＯＲ回路 １６ ＡＮＤ回路
Claims (3)
- 【請求項１】機能回路を構成する論理回路の動作結果出
力を入力とし、前記機能回路の動作を動作検証回路でテ
ストする場合のテスト容易化回路において、 ＯＲ回路またはＡＮＤ回路を有し、前記機能回路を構成
する論理回路のうち、テストに用いる論理回路出力端
を、前記ＯＲ回路またはＡＮＤ回路の入力に接続し、こ
れらＯＲ回路またはＡＮＤ回路の出力を前記動作検証回
路の入力 に接続したことを特徴とするテスト容易化回
路。 - 【請求項２】機能回路を構成する論理回路の動作結果出
力を入力とし、前記機能回路の動作を動作検証回路でテ
ストする場合のテスト容易化回路において、 ＯＲ回路を有し、前記機能回路を構成する論理回路のう
ち、テストに用いるＡＮＤ回路出力端とＮＯＲ回路出力
端とを、前記ＯＲ回路の入力に接続し、このＯＲ回路の
出力を前記動作検証回路の入力 に接続したことを特徴と
するテスト容易化回路。 - 【請求項３】機能回路を構成する論理回路の動作結果出
力を入力とし、前記機能回路の動作を動作検証回路でテ
ストする場合のテスト容易化回路において、 ＡＮＤ回路を有し、前記機能回路を構成する論理回路の
うち、テストに用いるＮＡＮＤ回路出力端とＯＲ回路出
力端とを、前記ＡＮＤ回路の入力に接続し、このＡＮＤ
回路の出力を前記動作検証回路の入力 に接続したことを
特徴とするテスト容易化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089066A JP2838599B2 (ja) | 1991-03-29 | 1991-03-29 | テスト容易化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089066A JP2838599B2 (ja) | 1991-03-29 | 1991-03-29 | テスト容易化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301782A JPH04301782A (ja) | 1992-10-26 |
| JP2838599B2 true JP2838599B2 (ja) | 1998-12-16 |
Family
ID=13960484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089066A Expired - Fee Related JP2838599B2 (ja) | 1991-03-29 | 1991-03-29 | テスト容易化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838599B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487189A (en) * | 1977-12-23 | 1979-07-11 | Fujitsu Ltd | Test method for lsi |
| JPS6298657A (ja) * | 1985-10-24 | 1987-05-08 | Nec Corp | 集積回路 |
| JPH0265179U (ja) * | 1988-11-02 | 1990-05-16 |
-
1991
- 1991-03-29 JP JP3089066A patent/JP2838599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04301782A (ja) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JPH06230075A (ja) | シリアルスキャンチェーンにおける不良フリップフロップの検出方法 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| US6691271B1 (en) | Built-in self-test apparatus | |
| JPH06125265A (ja) | 出力回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| JPH0772219A (ja) | 半導体論理チップ | |
| JP2874984B2 (ja) | デジタル論理装置のスキャン回路 | |
| JP3218294B2 (ja) | 論理集積回路 | |
| JP3080850B2 (ja) | 半導体集積回路 | |
| JP2715221B2 (ja) | 半導体メモリ試験回路 | |
| JPH05191270A (ja) | ワイヤードオア方法およびワイヤードオア回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPS63244664A (ja) | 集積回路装置 | |
| JPH03231173A (ja) | ハザード検出方法 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH0566248A (ja) | ３ステート回路のピンスキヤンイン方式 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPH0926985A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS60174963A (ja) | 電子パツケ−ジ試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |