JP2838444B2 - シリコン基板中に埋込絶縁膜を形成する方法 - Google Patents
シリコン基板中に埋込絶縁膜を形成する方法Info
- Publication number
- JP2838444B2 JP2838444B2 JP3014580A JP1458091A JP2838444B2 JP 2838444 B2 JP2838444 B2 JP 2838444B2 JP 3014580 A JP3014580 A JP 3014580A JP 1458091 A JP1458091 A JP 1458091A JP 2838444 B2 JP2838444 B2 JP 2838444B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- silicon substrate
- oxygen
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、一般に、シリコン基
板中に埋込絶縁膜を形成する方法に関するものであり、
より特定的には、埋込絶縁膜とこの埋込絶縁膜の上に存
在するシリコン層との界面が平坦化されるように改良さ
れた方法に関する。
板中に埋込絶縁膜を形成する方法に関するものであり、
より特定的には、埋込絶縁膜とこの埋込絶縁膜の上に存
在するシリコン層との界面が平坦化されるように改良さ
れた方法に関する。
【０００２】
【従来の技術】埋込絶縁膜を有するシリコン基板は、将
来のＶＬＳＩの基板として注目されている。
来のＶＬＳＩの基板として注目されている。
【０００３】図２の左側の図は、酸素イオン注入のドー
ズ量を関数として示した、埋込酸化膜の展開図であり、
その結晶状態を模式的に示したものである。図２の右側
の図は、１２５０℃以上の温度で、アニールを行なった
ときの、酸素分布の様子を示した図である。
ズ量を関数として示した、埋込酸化膜の展開図であり、
その結晶状態を模式的に示したものである。図２の右側
の図は、１２５０℃以上の温度で、アニールを行なった
ときの、酸素分布の様子を示した図である。
【０００４】図２の左側の図を参照して、酸素が化学量
論的濃度の４．４×１０22／ｃｍ3 を超えると、酸素は
分布の裾野に向かって急に拡散していき、シリコンを酸
化して、ＳｉＯ2 を形成する。さらに図２の右側の図を
参照して、高温のアニールを加えると、Ｓｉ層１ａ，２
中の酸素はＳｉＯ2 層３側へ拡散して析出し、ＳｉＯ 2
層３は厚みを増すとともに、Ｓｉ層１ａ，２中から、微
小なＳｉＯ2 析出物は姿を消す。結果として、Ｓｉ層１
ａ，２／ＳｉＯ2 層３界面は、急峻になる。
論的濃度の４．４×１０22／ｃｍ3 を超えると、酸素は
分布の裾野に向かって急に拡散していき、シリコンを酸
化して、ＳｉＯ2 を形成する。さらに図２の右側の図を
参照して、高温のアニールを加えると、Ｓｉ層１ａ，２
中の酸素はＳｉＯ2 層３側へ拡散して析出し、ＳｉＯ 2
層３は厚みを増すとともに、Ｓｉ層１ａ，２中から、微
小なＳｉＯ2 析出物は姿を消す。結果として、Ｓｉ層１
ａ，２／ＳｉＯ2 層３界面は、急峻になる。
【０００５】
【発明が解決しようとする課題】しかしながら、Ｓｉ層
２中には、残留酸素および注入欠陥に起因する貫通転移
が、アニール中に多数発生し、アニール後も、この貫通
転移が残留し、結晶品質に影響を与えている。
２中には、残留酸素および注入欠陥に起因する貫通転移
が、アニール中に多数発生し、アニール後も、この貫通
転移が残留し、結晶品質に影響を与えている。
【０００６】図３は、酸素注入量と転移密度との関係お
よび酸素注入量と埋込酸化膜の厚みとの関係を示した図
である。図３から明らかなように、貫通転移の発生状況
は注入電圧を固定すれば、注入量によく対応しており、
注入量を減じるほど、貫通転移の発生量は減る傾向にあ
る。このことを利用して、マルチ注入（多段注入）が既
に、開発され、報告されている。図４を参照して、たと
えば、２００ＫｅＶで、０．７〜１×１０18／ｃｍ2 程
度の酸素イオンをシリコン基板１の表面に注入する。そ
の後、アニールして、欠陥の回復とＳｉＯ2 層３の析出
を図った後、さらに、同電圧で同じレベルのイオン注入
とアニールを繰り返し、欠陥の少ない、Ｓｉ層２を上層
に有する埋込ＳｉＯ2 構造を形成する。このマルチ注入
法では、Ｓｉ層２／ＳｉＯ2 層３界面が非常に急峻で、
Ｓｉ層２内の転移密度も１０3 ／ｃｍ2 以下の極めて良
質の、埋込絶縁層を有するシリコン基板が得られる。
よび酸素注入量と埋込酸化膜の厚みとの関係を示した図
である。図３から明らかなように、貫通転移の発生状況
は注入電圧を固定すれば、注入量によく対応しており、
注入量を減じるほど、貫通転移の発生量は減る傾向にあ
る。このことを利用して、マルチ注入（多段注入）が既
に、開発され、報告されている。図４を参照して、たと
えば、２００ＫｅＶで、０．７〜１×１０18／ｃｍ2 程
度の酸素イオンをシリコン基板１の表面に注入する。そ
の後、アニールして、欠陥の回復とＳｉＯ2 層３の析出
を図った後、さらに、同電圧で同じレベルのイオン注入
とアニールを繰り返し、欠陥の少ない、Ｓｉ層２を上層
に有する埋込ＳｉＯ2 構造を形成する。このマルチ注入
法では、Ｓｉ層２／ＳｉＯ2 層３界面が非常に急峻で、
Ｓｉ層２内の転移密度も１０3 ／ｃｍ2 以下の極めて良
質の、埋込絶縁層を有するシリコン基板が得られる。
【０００７】しかしながら、このマルチ注入法において
も、図４に示すように、Ｓｉ層２／ＳｉＯ2 層３界面が
滑らかに波打ち、上層のＳｉ層２の厚さが不均一になる
という問題点が残されていた。このＳｉ層２の厚みの不
均一性は、この層にＭＯＳデバイスを形成した場合、特
性のばらつきの原因となり、回路動作のマージンにも制
限を与えることになり、問題であった。
も、図４に示すように、Ｓｉ層２／ＳｉＯ2 層３界面が
滑らかに波打ち、上層のＳｉ層２の厚さが不均一になる
という問題点が残されていた。このＳｉ層２の厚みの不
均一性は、この層にＭＯＳデバイスを形成した場合、特
性のばらつきの原因となり、回路動作のマージンにも制
限を与えることになり、問題であった。
【０００８】すなわち、薄膜ＳＯＩ／ＭＯＳトランジス
タの場合、完全に空乏化したモードでは、次式に示すし
きい値電圧ＶA において、Ｑｂが膜厚に応じて変化し、
この膜厚変化が、ＶA のばらつきに寄与するのである。
タの場合、完全に空乏化したモードでは、次式に示すし
きい値電圧ＶA において、Ｑｂが膜厚に応じて変化し、
この膜厚変化が、ＶA のばらつきに寄与するのである。
【０００９】
【数１】
【００１０】次に、上記のマルチ注入法において、どう
して、Ｓｉ層２の厚みが不均一になるのかを、図を参照
しながら、さらに詳細に説明する。
して、Ｓｉ層２の厚みが不均一になるのかを、図を参照
しながら、さらに詳細に説明する。
【００１１】図５（ａ）を参照して、シリコン基板１
に、初段のイオン注入を行なう。この初段のイオン注入
直後には、注入領域１０内では、ピーク位置において
も、酸素濃度はＳｉＯ2 の正規組成に満たないので、Ｓ
ｉＯ2は形成されない。しかし、図５（ｂ）を参照し
て、１３００℃以下の熱処理時には、欠陥などを核とし
て、ＳｉＯ2 の析出（図中、１１はＳｉＯ2 析出物を表
わす）が促進される。このＳｉＯ2 析出物１１の析出核
は、必ずしも、注入酸素のピーク位置に存在するのでは
なく、注入時の欠陥の多い表面側に多く存在する。
に、初段のイオン注入を行なう。この初段のイオン注入
直後には、注入領域１０内では、ピーク位置において
も、酸素濃度はＳｉＯ2 の正規組成に満たないので、Ｓ
ｉＯ2は形成されない。しかし、図５（ｂ）を参照し
て、１３００℃以下の熱処理時には、欠陥などを核とし
て、ＳｉＯ2 の析出（図中、１１はＳｉＯ2 析出物を表
わす）が促進される。このＳｉＯ2 析出物１１の析出核
は、必ずしも、注入酸素のピーク位置に存在するのでは
なく、注入時の欠陥の多い表面側に多く存在する。
【００１２】続いて、図５（ｃ）を参照して、１３２５
℃で２時間アニールすると、大きな析出核同士がつなが
り、連続的なＳｉＯ2 層３が形成される。このとき、酸
素の不足は、ＳｉＯ2 層中に、多数のＳｉ島１２を取込
むことで、解消される。しかし、ＳｉＯ2 層３は連続的
ではあっても、元の析出核の中心位置が異なるので、表
面のＳｉ層２とＳｉＯ2 層３との界面は、大きな析出核
の包絡線のようにうねることになる。
℃で２時間アニールすると、大きな析出核同士がつなが
り、連続的なＳｉＯ2 層３が形成される。このとき、酸
素の不足は、ＳｉＯ2 層中に、多数のＳｉ島１２を取込
むことで、解消される。しかし、ＳｉＯ2 層３は連続的
ではあっても、元の析出核の中心位置が異なるので、表
面のＳｉ層２とＳｉＯ2 層３との界面は、大きな析出核
の包絡線のようにうねることになる。
【００１３】図５（ｄ）を参照して、次段のイオン注入
を行なう。このイオン注入においては、欠陥を増加させ
ない程度に注入量が抑制される。したがって、イオン注
入された酸素は、Ｓｉ島１２を酸化するためにのみ消費
され、Ｓｉ層２とＳｉＯ2 層３との界面の凹凸を修正す
るには至らない。その結果、このマルチ注入法において
は、Ｓｉ層２とＳｉＯ2 層３との界面が平坦化されない
のである。
を行なう。このイオン注入においては、欠陥を増加させ
ない程度に注入量が抑制される。したがって、イオン注
入された酸素は、Ｓｉ島１２を酸化するためにのみ消費
され、Ｓｉ層２とＳｉＯ2 層３との界面の凹凸を修正す
るには至らない。その結果、このマルチ注入法において
は、Ｓｉ層２とＳｉＯ2 層３との界面が平坦化されない
のである。
【００１４】この発明は、上記のような問題点を解決す
るためになされたもので、ＳｉＯ2 層とＳｉ層との界面
が平坦化されるように改良された、シリコン基板中に埋
込絶縁膜を形成する方法を提供することにある。
るためになされたもので、ＳｉＯ2 層とＳｉ層との界面
が平坦化されるように改良された、シリコン基板中に埋
込絶縁膜を形成する方法を提供することにある。
【００１５】
【課題を解決するための手段】この発明は、シリコン基
板中に、埋込絶縁膜を形成する方法に係るものである。
まず、シリコン基板の主表面に、該シリコン基板の主表
面から下方の位置で最大値となるような酸素濃度分布を
与える第１の高エネルギで、第１の酸素イオンを注入す
る。上記第１の酸素イオンが注入された上記シリコン基
板を熱処理し、上記シリコン基板中にＳｉＯ２層を形成
する。シリコン基板の主表面に、上記ＳｉＯ２層と、該
ＳｉＯ２層の上に存在するＳｉ層との、界面で最大値と
なるような酸素濃度分布を与える第２の高エネルギで、
第２の酸素イオンを注入する。上記第２の酸素イオンが
注入された上記シリコン基板を熱処理する。
板中に、埋込絶縁膜を形成する方法に係るものである。
まず、シリコン基板の主表面に、該シリコン基板の主表
面から下方の位置で最大値となるような酸素濃度分布を
与える第１の高エネルギで、第１の酸素イオンを注入す
る。上記第１の酸素イオンが注入された上記シリコン基
板を熱処理し、上記シリコン基板中にＳｉＯ２層を形成
する。シリコン基板の主表面に、上記ＳｉＯ２層と、該
ＳｉＯ２層の上に存在するＳｉ層との、界面で最大値と
なるような酸素濃度分布を与える第２の高エネルギで、
第２の酸素イオンを注入する。上記第２の酸素イオンが
注入された上記シリコン基板を熱処理する。
【００１６】この発明の好ましい実施態様によれば、上
記第１の酸素イオンの上記最大値は、ＳｉＯ2 の正規組
成に達しない濃度以下になるように設定される。また、
上記第２の酸素イオンの上記最大値濃度は、ＳｉＯ2 の
正規組成に達しない濃度以下になるように設定される。
記第１の酸素イオンの上記最大値は、ＳｉＯ2 の正規組
成に達しない濃度以下になるように設定される。また、
上記第２の酸素イオンの上記最大値濃度は、ＳｉＯ2 の
正規組成に達しない濃度以下になるように設定される。
【００１７】また、上記第１の高エネルギＥ1 と上記第
２の高エネルギＥ2 は、以下の関係を有するのが好まし
い。
２の高エネルギＥ2 は、以下の関係を有するのが好まし
い。
【００１８】
【数２】
【００１９】
【作用】この発明によれば、ＳｉＯ２層と、該ＳｉＯ２
層の上に存在するＳｉ層との、界面で最大値となるよう
な酸素濃度分布を与える第２の高エネルギで、酸素イオ
ンの注入を行なうので、平坦なＳｉ／ＳｉＯ２界面が得
られる。
層の上に存在するＳｉ層との、界面で最大値となるよう
な酸素濃度分布を与える第２の高エネルギで、酸素イオ
ンの注入を行なうので、平坦なＳｉ／ＳｉＯ２界面が得
られる。
【００２０】
【実施例】以下、この発明の一実施例を、図について説
明する。
明する。
【００２１】図１は、この発明の一実施例の工程を、断
面図で示したものである。図１（ａ）を参照して、第１
段目の酸素イオン注入を、たとえば、２００ＫｅＶで１
×１０18／ｃｍ2 ，５５０〜６５０℃の基板加熱状態で
行なう。このイオン注入量では、酸素はシリコン基板１
表面からおよそ４５００Åをピークに分布する（図中、
１０は酸素注入領域を表わしている）が、正規組成には
至らず、ＳｉＯ2 は形成されない。なお、正規組成を得
るには、１．３５×１０18／ｃｍ2 程度必要である。
面図で示したものである。図１（ａ）を参照して、第１
段目の酸素イオン注入を、たとえば、２００ＫｅＶで１
×１０18／ｃｍ2 ，５５０〜６５０℃の基板加熱状態で
行なう。このイオン注入量では、酸素はシリコン基板１
表面からおよそ４５００Åをピークに分布する（図中、
１０は酸素注入領域を表わしている）が、正規組成には
至らず、ＳｉＯ2 は形成されない。なお、正規組成を得
るには、１．３５×１０18／ｃｍ2 程度必要である。
【００２２】図１（ｂ）を参照して、シリコン基板１を
１３２５℃、Ａｒ／Ｏ2 雰囲気で、２時間アニールする
と、シリコン基板１中にＳｉＯ2層３が形成される。こ
のとき、Ｓｉ層２／ＳｉＯ2 層３界面は揺らいでおり、
またＳｉＯ2 層３の中には、Ｓｉ島１２が多数存在す
る。なお、Ｓｉ層３とＳｉＯ2 層３との界面の、表面か
らの平均の位置は、およそ３５００Åである。
１３２５℃、Ａｒ／Ｏ2 雰囲気で、２時間アニールする
と、シリコン基板１中にＳｉＯ2層３が形成される。こ
のとき、Ｓｉ層２／ＳｉＯ2 層３界面は揺らいでおり、
またＳｉＯ2 層３の中には、Ｓｉ島１２が多数存在す
る。なお、Ｓｉ層３とＳｉＯ2 層３との界面の、表面か
らの平均の位置は、およそ３５００Åである。
【００２３】図１（ｃ）を参照して、シリコン基板表面
から３５００Åに、ほぼ分布のピークがくるように、第
２段目の酸素イオン注入の、加速電圧を１５０ＫｅＶに
設定する。注入量は、臨界注入量１．０５×１０18／ｃ
ｍ2 に対して、７×１０17／ｃｍ2 に設定する。第２回
目のイオン注入では、独立の注入量としては、注入中に
ＳｉＯ2 を形成できる注入量ではない。しかし、すでに
ＳｉＯ2 層３が形成されている領域に、酸素イオンを注
入するために、注入された酸素は、速やかにＳｉＯ2 層
３とＳｉ層２との界面へ移動し、その界面で、Ｓｉと反
応し、ＳｉＯ2 を形成する。その結果、Ｓｉ／ＳｉＯ2
界面を表面側へ移動させるとともに、ＳｉＯ2 内部のＳ
ｉ島１２も酸化して、十分な厚みのＳｉＯ2 層３を形成
することができる。
から３５００Åに、ほぼ分布のピークがくるように、第
２段目の酸素イオン注入の、加速電圧を１５０ＫｅＶに
設定する。注入量は、臨界注入量１．０５×１０18／ｃ
ｍ2 に対して、７×１０17／ｃｍ2 に設定する。第２回
目のイオン注入では、独立の注入量としては、注入中に
ＳｉＯ2 を形成できる注入量ではない。しかし、すでに
ＳｉＯ2 層３が形成されている領域に、酸素イオンを注
入するために、注入された酸素は、速やかにＳｉＯ2 層
３とＳｉ層２との界面へ移動し、その界面で、Ｓｉと反
応し、ＳｉＯ2 を形成する。その結果、Ｓｉ／ＳｉＯ2
界面を表面側へ移動させるとともに、ＳｉＯ2 内部のＳ
ｉ島１２も酸化して、十分な厚みのＳｉＯ2 層３を形成
することができる。
【００２４】図１（ｄ）を参照して、１３２５℃，２時
間のアニールによって、表面Ｓｉ層２中の酸素も、Ｓｉ
Ｏ2 層３側へ移動し、界面でＳｉＯ2 として析出すると
ともに、表面積を最小にして安定化するべく、Ｓｉ／Ｓ
ｉＯ2 界面の凹凸が消え、平坦化される。
間のアニールによって、表面Ｓｉ層２中の酸素も、Ｓｉ
Ｏ2 層３側へ移動し、界面でＳｉＯ2 として析出すると
ともに、表面積を最小にして安定化するべく、Ｓｉ／Ｓ
ｉＯ2 界面の凹凸が消え、平坦化される。
【００２５】なお、上記実施例では、第１回目の酸素イ
オンの注入電圧を２００ＫｅＶとし、第２回目の注入電
圧を１５０ＫｅＶとした場合を例示したが、この発明は
これに限られるものでなく、次の関係式を有する注入電
圧を選ぶことにより、適切な処理が行なえる。なお、式
中において、Ｅ1 は第１回目の加速電圧、Ｅ2 は第２回
目の加速電圧である。
オンの注入電圧を２００ＫｅＶとし、第２回目の注入電
圧を１５０ＫｅＶとした場合を例示したが、この発明は
これに限られるものでなく、次の関係式を有する注入電
圧を選ぶことにより、適切な処理が行なえる。なお、式
中において、Ｅ1 は第１回目の加速電圧、Ｅ2 は第２回
目の加速電圧である。
【００２６】
【数３】
【００２７】酸素イオンの注入量は、それぞれ、次の式
を満足するものが好ましい。
を満足するものが好ましい。
【００２８】
【数４】
【００２９】熱処理については１３００℃以上の温度で
行なうのが好ましい。雰囲気は、アルゴンと酸素の混合
気体を用いる。
行なうのが好ましい。雰囲気は、アルゴンと酸素の混合
気体を用いる。
【００３０】
【発明の効果】以上説明したとおり、この発明によれ
ば、ＳｉＯ２層と、該ＳｉＯ２層の上に存在するＳｉ層
との、界面で最大値となるような酸素濃度分布を与える
第２の高エネルギで、酸素イオンの注入を行なうので、
平坦なＳｉ／ＳｉＯ２界面が得られる。また、膜厚の均
一な表面Ｓｉ層が形成されるので、完全空乏型のＳＯＩ
／ＭＯＳＦＥＴの特性の均一性が向上し、安定した回路
動作マージンが得られるという効果を奏する。
ば、ＳｉＯ２層と、該ＳｉＯ２層の上に存在するＳｉ層
との、界面で最大値となるような酸素濃度分布を与える
第２の高エネルギで、酸素イオンの注入を行なうので、
平坦なＳｉ／ＳｉＯ２界面が得られる。また、膜厚の均
一な表面Ｓｉ層が形成されるので、完全空乏型のＳＯＩ
／ＭＯＳＦＥＴの特性の均一性が向上し、安定した回路
動作マージンが得られるという効果を奏する。
【図１】本発明の一実施例の工程を断面図で表わしたも
のである。
のである。
【図２】酸素イオン注入時の結晶状態を示す図である。
【図３】表面Ｓｉ層の転位密度および埋込酸化膜の厚み
の、酸素注入量依存性を示した図である。
の、酸素注入量依存性を示した図である。
【図４】従来のマルチ注入法により埋込酸化膜を形成し
た、シリコン基板の断面図である。
た、シリコン基板の断面図である。
【図５】従来のマルチ注入法によって、シリコン基板中
に埋込酸化膜を形成する方法の工程を、断面図で示した
ものである。
に埋込酸化膜を形成する方法の工程を、断面図で示した
ものである。
１ シリコン基板 ２ Ｓｉ層 ３ ＳｉＯ2 層 １０ 酸素注入領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/265 H01L 27/12
Claims (1)
- 【請求項１】 シリコン基板の主表面に、該シリコン基
板の主表面から下方の位置で最大値となるような酸素濃
度分布を与える第１の高エネルギで、第１の酸素イオン
を注入する工程と、 前記第１の酸素イオンが注入された前記シリコン基板を
熱処理し、それによって前記シリコン基板中にＳｉＯ２
層を形成する工程と、 前記シリコン基板の主表面に、前記ＳｉＯ２層と、該Ｓ
ｉＯ２層の上に存在するＳｉ層との、界面で最大値とな
るような酸素濃度分布を与える第２の高エネルギで、第
２の酸素イオンを注入する工程と、 前記第２の酸素イオンが注入された前記シリコン基板を
熱処理する工程と、 を備えた、シリコン基板中に埋込絶縁膜を形成する方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014580A JP2838444B2 (ja) | 1991-02-05 | 1991-02-05 | シリコン基板中に埋込絶縁膜を形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014580A JP2838444B2 (ja) | 1991-02-05 | 1991-02-05 | シリコン基板中に埋込絶縁膜を形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249323A JPH04249323A (ja) | 1992-09-04 |
| JP2838444B2 true JP2838444B2 (ja) | 1998-12-16 |
Family
ID=11865105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014580A Expired - Fee Related JP2838444B2 (ja) | 1991-02-05 | 1991-02-05 | シリコン基板中に埋込絶縁膜を形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838444B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139904B2 (ja) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | 半導体基板の製造方法および製造装置 |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| FR2810793B1 (fr) * | 2000-06-23 | 2003-09-05 | St Microelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
| JP2002289552A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03240230A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-05 JP JP3014580A patent/JP2838444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249323A (ja) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPH08203842A (ja) | 半導体装置の製造方法 | |
| JPS61134079A (ja) | 改良されたラテラルポリシリコンダイオードおよびそれを作る方法 | |
| JPS61105836A (ja) | 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| EP0817248A2 (en) | Method of manufacturing SOI substrate | |
| JP2838444B2 (ja) | シリコン基板中に埋込絶縁膜を形成する方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JPH0629314A (ja) | 半導体装置及びその製造方法 | |
| US5898007A (en) | Method for forming wells of a semiconductor device | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPH03240230A (ja) | 半導体装置の製造方法 | |
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS6125209B2 (ja) | ||
| JPH0964346A (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH11145146A (ja) | 半導体基板及びその製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JP2001358146A (ja) | 半導体装置および半導体基板の処理方法 | |
| JPH0689869A (ja) | 半導体素子の製造方法 | |
| JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JPH0722618A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |