JPS61105836A - 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 - Google Patents
異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法Info
- Publication number
- JPS61105836A JPS61105836A JP60155346A JP15534685A JPS61105836A JP S61105836 A JPS61105836 A JP S61105836A JP 60155346 A JP60155346 A JP 60155346A JP 15534685 A JP15534685 A JP 15534685A JP S61105836 A JPS61105836 A JP S61105836A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- etching
- sheet resistance
- annealing
- anneal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 143
- 229920005591 polysilicon Polymers 0.000 title claims description 138
- 238000005530 etching Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 62
- 238000000137 annealing Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 36
- 230000007704 transition Effects 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 24
- 239000000523 sample Substances 0.000 description 16
- 238000004151 rapid thermal annealing Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000006399 behavior Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten halogen Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/004—Annealing, incoherent light
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/934—Sheet resistance, i.e. dopant parameters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
溌−胛例者１
本発明は、高度ドーピング多結晶シリコン（ポリシリコ
ン）技術ならびに高精度のポリシリコンパターン形成方
法に関する。特に、本発明は、高エッチ速度、優れたパ
ターン転写および異方性エッチ特性を有する高度エツチ
ング、低シート抵抗ポリシリコン構造物を提供するため
のイオン注入および急速加熱または熱アニール技術を用
いるポリシリコン材料処理方法に関する。
ン）技術ならびに高精度のポリシリコンパターン形成方
法に関する。特に、本発明は、高エッチ速度、優れたパ
ターン転写および異方性エッチ特性を有する高度エツチ
ング、低シート抵抗ポリシリコン構造物を提供するため
のイオン注入および急速加熱または熱アニール技術を用
いるポリシリコン材料処理方法に関する。
多結晶シリコンは、長い間、）１０Ｓ １．ｓＩ技術に
於て最も広く用いられて来たゲート材料である。ポリシ
リコンの使用に対する最大の刺激は自己整合ゲート技術
の開発から生じた。自己整合ゲートプロセスは、自己整
合性ドーパントマスクとし７機能するゲートの存在下に
於けるソースおよびドレインの形成を含む。Ｉｃ（集積
回路）がより小さくかつより浅いサイズになって来てい
るので、広く用いられるドーピング法は、炉プレデポジ
ションおよび拡散からイオン注入へと発展した。さらに
、自己整合プロセス温度に耐え得る高融点材料が要望さ
れるため、アルミニウムに代わってポリシリコンがゲー
ト材料として広く用いられて来た。
於て最も広く用いられて来たゲート材料である。ポリシ
リコンの使用に対する最大の刺激は自己整合ゲート技術
の開発から生じた。自己整合ゲートプロセスは、自己整
合性ドーパントマスクとし７機能するゲートの存在下に
於けるソースおよびドレインの形成を含む。Ｉｃ（集積
回路）がより小さくかつより浅いサイズになって来てい
るので、広く用いられるドーピング法は、炉プレデポジ
ションおよび拡散からイオン注入へと発展した。さらに
、自己整合プロセス温度に耐え得る高融点材料が要望さ
れるため、アルミニウムに代わってポリシリコンがゲー
ト材料として広く用いられて来た。
ポリシリコンは、バイポーラｔＣ技術およびＭＯ３ＩＣ
技術の両方に、例えばシングルレヘルおよびマルチレヘ
ルインターコネクトのような導体に、レジスタに、押込
み接点に、ならびに浅い自己整合エミッタおよび自己整
合エミッタ接点構造物の、１−うな〕−ミッタ構造物の
製造に広く用いられている。
技術の両方に、例えばシングルレヘルおよびマルチレヘ
ルインターコネクトのような導体に、レジスタに、押込
み接点に、ならびに浅い自己整合エミッタおよび自己整
合エミッタ接点構造物の、１−うな〕−ミッタ構造物の
製造に広く用いられている。
デバイス密度が次第に大きくなりかつ最小フィーチャー
（ｆｅａｊｕｒｅ ）サイズが小さくなりかつＶ １．
、 Ｓ Ｉ集積回路中の分離が小さくなる傾向かあるの
で、マルチレヘルインターコネクトおよびゲート電極お
よびその他の導体のシート抵抗が、周波数特性および電
力消費に影響しかつデバイス速度を制限する主因となっ
ている。かくして、かかる特性に悪影響を与えずにより
大きい密度を成功裏に与えるためには、ゲート材料およ
び導体材料のシー］・抵抗を減少させねばならない。
（ｆｅａｊｕｒｅ ）サイズが小さくなりかつＶ １．
、 Ｓ Ｉ集積回路中の分離が小さくなる傾向かあるの
で、マルチレヘルインターコネクトおよびゲート電極お
よびその他の導体のシート抵抗が、周波数特性および電
力消費に影響しかつデバイス速度を制限する主因となっ
ている。かくして、かかる特性に悪影響を与えずにより
大きい密度を成功裏に与えるためには、ゲート材料およ
び導体材料のシー］・抵抗を減少させねばならない。
次第に小さくなる最小フィーチャーサイズと最小分離と
を得るために満たされねばならないもう１つの必要条件
は、平版パターン転写プロセスが極めて正確でなければ
ならないということである。
を得るために満たされねばならないもう１つの必要条件
は、平版パターン転写プロセスが極めて正確でなければ
ならないということである。
最小フィーチャーサイズおよび最小フィーチャー分離は
、特別な平版プロセスのために有効な最小マスク寸法に
依存する。これはまた平版プロセス自体およびウェハト
ポグラフィ−を含む種々の因子に依存する。最小フィー
チャーサイズおよび最小フィーチャー分離は、特別なプ
ロセス工程と関連があるフィーチャー変化にも依存する
。
、特別な平版プロセスのために有効な最小マスク寸法に
依存する。これはまた平版プロセス自体およびウェハト
ポグラフィ−を含む種々の因子に依存する。最小フィー
チャーサイズおよび最小フィーチャー分離は、特別なプ
ロセス工程と関連があるフィーチャー変化にも依存する
。
このフィーチャー変化は、またパターン転写プロセスに
依存する。異方性エツチングは最小サイズ変化を生じる
。対照的に、等方性エツチングを用いる場合には、最終
ＩＣフィーチャーは平版フィーチャーサイズにサイズが
全く近くなくてもよい。
依存する。異方性エツチングは最小サイズ変化を生じる
。対照的に、等方性エツチングを用いる場合には、最終
ＩＣフィーチャーは平版フィーチャーサイズにサイズが
全く近くなくてもよい。
現在および将来のポリシリコン抵抗の必要条件は、〈１
７Ω／口のポリシリコンシート抵抗値を用いて満足させ
ることができる。
７Ω／口のポリシリコンシート抵抗値を用いて満足させ
ることができる。
残念ながら、そして公知のように、かかる低紙）Ａ必要
条件を満足させるために必要な極めて高いポリシリコン
ドーピングレヘルは、等方性エツチング挙動および不正
確なパターン転写の犠牲に於て得られている。例えば、
デーピース（Ｄａｖｉｅｓ ）らの米国特許第４．４２
０．３４４号に記載されているように、ポリシリコンを
シート抵抗が約５０Ω／口（５００ｎｒｎ；２．５Ｘ１
０″３Ω・ｍ）よりずっと低くなるように十分高いレヘ
ルまでドーピングするときには、エツチング特性が劇的
に縮退し、倣細な綿パターニングが不可能になる。
条件を満足させるために必要な極めて高いポリシリコン
ドーピングレヘルは、等方性エツチング挙動および不正
確なパターン転写の犠牲に於て得られている。例えば、
デーピース（Ｄａｖｉｅｓ ）らの米国特許第４．４２
０．３４４号に記載されているように、ポリシリコンを
シート抵抗が約５０Ω／口（５００ｎｒｎ；２．５Ｘ１
０″３Ω・ｍ）よりずっと低くなるように十分高いレヘ
ルまでドーピングするときには、エツチング特性が劇的
に縮退し、倣細な綿パターニングが不可能になる。
等方性エッチ挙動の幾つかの極めて望ましくない結果は
、例として自己整合シリコンゲート技術を用いて示すこ
とができる。自己整合製造プロセスに於ては、ゲート長
はチャネル長を決定する。
、例として自己整合シリコンゲート技術を用いて示すこ
とができる。自己整合製造プロセスに於ては、ゲート長
はチャネル長を決定する。
もしエッチプロセスがポリシリコンゲート材料に対して
等方性でありかつマスクアウトラインがゲー：・へ正確
に転写されない場合にシｒ、ゲート壁が傾斜またはアン
ダーカットされるであろう。次のソース／ドレイン注入
中、テーパー状ゲートプロフィルがソース／「レインド
ーピングプロフィルへ転写されるであろう。この傾斜プ
ロフィル＆Ｊゲートマスクフィーチャーの所要サイズを
増加しかつ短絡を防ぐためソースとドレインとの間のよ
り大きい分離を必要とする可能性がありかつ可変チャネ
ル長をひき起こす可能性がある。これらの結果の１つま
たはすべては、特にスケールド（ｓｃａｌｅｄ）Ｖ Ｌ
Ｓ Ｉデバイスの次第に厳重になる物理的および動作
許容範囲の下では非常に望ましくないことである。古典
的なポリシリコン技術が低抵抗と有効なパターン転写と
の間で必要とする選択を避けようとする企画の中で、少
なくとも数種の新規の材料および方法が開発された。例
えば、モリブデンとタングステンが可能性のあるゲート
材料として研究された。例えば、相木（Ｋａｓｈｉｗａ
ｇｉ ）、次Ｇｅｒ４ｅｒａ旦叩ユ（Ｊ、 Ｓ、 Ｔ、
ニューズ、Ｖｏｌ、２．１ｌｈ６、ｐｐ３０−３３．１
９８３年１２月）を参照され１ま たい。
等方性でありかつマスクアウトラインがゲー：・へ正確
に転写されない場合にシｒ、ゲート壁が傾斜またはアン
ダーカットされるであろう。次のソース／ドレイン注入
中、テーパー状ゲートプロフィルがソース／「レインド
ーピングプロフィルへ転写されるであろう。この傾斜プ
ロフィル＆Ｊゲートマスクフィーチャーの所要サイズを
増加しかつ短絡を防ぐためソースとドレインとの間のよ
り大きい分離を必要とする可能性がありかつ可変チャネ
ル長をひき起こす可能性がある。これらの結果の１つま
たはすべては、特にスケールド（ｓｃａｌｅｄ）Ｖ Ｌ
Ｓ Ｉデバイスの次第に厳重になる物理的および動作
許容範囲の下では非常に望ましくないことである。古典
的なポリシリコン技術が低抵抗と有効なパターン転写と
の間で必要とする選択を避けようとする企画の中で、少
なくとも数種の新規の材料および方法が開発された。例
えば、モリブデンとタングステンが可能性のあるゲート
材料として研究された。例えば、相木（Ｋａｓｈｉｗａ
ｇｉ ）、次Ｇｅｒ４ｅｒａ旦叩ユ（Ｊ、 Ｓ、 Ｔ、
ニューズ、Ｖｏｌ、２．１ｌｈ６、ｐｐ３０−３３．１
９８３年１２月）を参照され１ま たい。
さらに、最近数年間内に、多くの用途に於てポリ４トイ
ドがポリシリコンにとって代わった。ポリサイドは、ポ
リシリコン」二の金属珪化物（珪化モリブデンまたは珪
化タングステンのような）層である。現在、ポリサイＩ
゛技術は約４〜７Ω／口の導体シート抵抗を提供してい
る。しかし、ポリサイＩ−に４；Ｉ幾つかの重大な加工
上の欠点がある。第１に、ポリサイドには既知の単一ス
テップ異方性エッチ方法がない。入手可能なエッチャン
トは成分層の一方または両方に対して不十分な異方性を
与える。また、ポリシリコンは珪化物よりも速くエツチ
ングされ、珪化物のアンダーカッティングを生し、珪化
物の接着の損失が起こりかつステソプカハレソジ（５ｔ
ｅｐ ｃｏνｅｒａｇｅ ）問題を生じる。
ドがポリシリコンにとって代わった。ポリサイドは、ポ
リシリコン」二の金属珪化物（珪化モリブデンまたは珪
化タングステンのような）層である。現在、ポリサイＩ
゛技術は約４〜７Ω／口の導体シート抵抗を提供してい
る。しかし、ポリサイＩ−に４；Ｉ幾つかの重大な加工
上の欠点がある。第１に、ポリサイドには既知の単一ス
テップ異方性エッチ方法がない。入手可能なエッチャン
トは成分層の一方または両方に対して不十分な異方性を
与える。また、ポリシリコンは珪化物よりも速くエツチ
ングされ、珪化物のアンダーカッティングを生し、珪化
物の接着の損失が起こりかつステソプカハレソジ（５ｔ
ｅｐ ｃｏνｅｒａｇｅ ）問題を生じる。
４）う１つの考慮すべきことは、自己整合ゲートプロセ
スに於けるゲート酸化物のような下層酸化物に関して十
分なエツチング選択を得ることが困難なことである。こ
れらの問題の結果として、ＩＣ工業は、ポリサイドのマ
ルチステソプエソチ方法を開発せざるをえなくなってい
る。
スに於けるゲート酸化物のような下層酸化物に関して十
分なエツチング選択を得ることが困難なことである。こ
れらの問題の結果として、ＩＣ工業は、ポリサイドのマ
ルチステソプエソチ方法を開発せざるをえなくなってい
る。
第２に、了ニールされた珪化物の不満足なエッチ特性の
ために、アニール前にポリ４トイドのエツチングを行わ
ねばならない。このため製造Ｔ稈の比較的後の方でアニ
ールを行わねばならず、この場合には、例えばソース／
ドレイン領域または他の不純物領域の拡散による存在す
る構造の劣化が起こる可能性がある。
ために、アニール前にポリ４トイドのエツチングを行わ
ねばならない。このため製造Ｔ稈の比較的後の方でアニ
ールを行わねばならず、この場合には、例えばソース／
ドレイン領域または他の不純物領域の拡散による存在す
る構造の劣化が起こる可能性がある。
金属珪化物のような代替技術の固有の欠点ならびにかか
る技術のそれ以上の発展に対する要望のため、低抵抗、
高ドーピングレヘルに於て異方性エッチ特性を提供する
ことによる古典的ポリシリコン技術の拡張が非常に望ま
しくなって来た。
る技術のそれ以上の発展に対する要望のため、低抵抗、
高ドーピングレヘルに於て異方性エッチ特性を提供する
ことによる古典的ポリシリコン技術の拡張が非常に望ま
しくなって来た。
比較的高度にドーピングされたポリシリコンのエツチン
グは、例えばＲＩＢへの再結合剤ＣＣｌ４またはプラズ
マエツチングへのＣ，Ｆ６の添加によって異方性にする
ことができる。小部（Ｋｏｉｋｅ ）らは、１９８２年
５月９〜１４日にカナダ国、モントリーオールで開かれ
たエレクトロケミカル・ソサエティ春季大会（Ｅｌｅｃ
ｔｒｏ−Ｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ５ｐｒｉｎ
Ｂ Ｍｅｅｔｉｎｇ ）のアブストラクト（Ａｂｓｔｒ
ａｃｔ ）階２１３に於て、ｃ２ｃ ａ ｐ、のような
種々の含炭素エツチングガスを用いるドーピングポリシ
リコンの異方性プラズマエツチングを報告している。し
かし、報告されたエッチデータは、約２５Ω／口より大
きい、典型的には約５０Ω／口より大きいシートｔｔ（
抗を有する試料についてのデータである。
グは、例えばＲＩＢへの再結合剤ＣＣｌ４またはプラズ
マエツチングへのＣ，Ｆ６の添加によって異方性にする
ことができる。小部（Ｋｏｉｋｅ ）らは、１９８２年
５月９〜１４日にカナダ国、モントリーオールで開かれ
たエレクトロケミカル・ソサエティ春季大会（Ｅｌｅｃ
ｔｒｏ−Ｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ５ｐｒｉｎ
Ｂ Ｍｅｅｔｉｎｇ ）のアブストラクト（Ａｂｓｔｒ
ａｃｔ ）階２１３に於て、ｃ２ｃ ａ ｐ、のような
種々の含炭素エツチングガスを用いるドーピングポリシ
リコンの異方性プラズマエツチングを報告している。し
かし、報告されたエッチデータは、約２５Ω／口より大
きい、典型的には約５０Ω／口より大きいシートｔｔ（
抗を有する試料についてのデータである。
かくして、この報文は、古典的ポリシリコン技術のｆ１
２、張に於て主として関心のある極めて高度にドーピン
グされたシート抵抗（約２０Ω／口以下；Ｆ−ピング不
純物濃度≧Ｉ Ｏ”ｃｍ−３）を考えていない。さらに
、プラズマ生成用ガス中に炭素を用いることは、ポリシ
リコン上に重合付着物を生成しかつ鉛直壁からの除去が
非常に困難なので、高度に望ましくないことである。炭
素を除去するためにエツチングガス混合物へ酸素を添加
することができるが、酸素は炭素がそれを除去するため
に用いられる横方向エツチング傾向を増加させる。
２、張に於て主として関心のある極めて高度にドーピン
グされたシート抵抗（約２０Ω／口以下；Ｆ−ピング不
純物濃度≧Ｉ Ｏ”ｃｍ−３）を考えていない。さらに
、プラズマ生成用ガス中に炭素を用いることは、ポリシ
リコン上に重合付着物を生成しかつ鉛直壁からの除去が
非常に困難なので、高度に望ましくないことである。炭
素を除去するためにエツチングガス混合物へ酸素を添加
することができるが、酸素は炭素がそれを除去するため
に用いられる横方向エツチング傾向を増加させる。
最近、シワルッとシェイブル（５ｃｈｉｙａｒｔｚ ａ
ｎｄＳｃｈａｉｈｌｅ）は、高度ドーピングシリコンの
ためのエツチング速度およびプロフィルの研究を報告し
ている。ジャーナル・オブ・ザ・エレクｌ−ｔ＋ゲミカ
ル・ソサエティ（，１ｏｕｒｎａｌ ｏｆ ｔｈｅ ｌ
ｉｌｏｃｔｒｏｃｈｅｍｉｃａｌＳｏｃｉｅｔｙ ）
、Ｖｏｌ、 １３０、Ｎｏ、 ９．１９８３年９月、ｐ
ｐ１８９８−１９０５に発表された堪−素化クーラーた
い。ｎ形ポリシリコン（濃度≧１０ ”ｃｎ−３）に於
て、アンダーカッティングが固有の問題であることが観
察された。最大アンダーカットは、ｒ）ｃｐ。
ｎｄＳｃｈａｉｈｌｅ）は、高度ドーピングシリコンの
ためのエツチング速度およびプロフィルの研究を報告し
ている。ジャーナル・オブ・ザ・エレクｌ−ｔ＋ゲミカ
ル・ソサエティ（，１ｏｕｒｎａｌ ｏｆ ｔｈｅ ｌ
ｉｌｏｃｔｒｏｃｈｅｍｉｃａｌＳｏｃｉｅｔｙ ）
、Ｖｏｌ、 １３０、Ｎｏ、 ９．１９８３年９月、ｐ
ｐ１８９８−１９０５に発表された堪−素化クーラーた
い。ｎ形ポリシリコン（濃度≧１０ ”ｃｎ−３）に於
て、アンダーカッティングが固有の問題であることが観
察された。最大アンダーカットは、ｒ）ｃｐ。
エツチングガスを用いるとＣ１２エツチングガスを用い
るときの約、１／２の大きさであった。しかし、このア
ンダーカッティングの減少の利益は、恐らく炭素の使用
によって相殺される。さらに、ＣＣ７！、エツチングガ
スでも、アンダーカッティングは、不純物濃度≧１０２
１０２Ｏ”に対して約０．２５〜０．５の範囲であり、
高度に望ましく、ない値である。
るときの約、１／２の大きさであった。しかし、このア
ンダーカッティングの減少の利益は、恐らく炭素の使用
によって相殺される。さらに、ＣＣ７！、エツチングガ
スでも、アンダーカッティングは、不純物濃度≧１０２
１０２Ｏ”に対して約０．２５〜０．５の範囲であり、
高度に望ましく、ない値である。
シ工ワルツ（Ｓｃｈｗａｒｔｚ ）らは、非常に重度に
ドーピングされたシリコンに関するアンダーカッティン
グ（等方性）の原因となる機構を決定しておらず、不純
物］゛′−′−ピングチング反応の化学的成分を幾らか
増加しかつエッチ速度が温度依存性であると結論してい
る。この論文はポリシリコン技術の現状の代表と考えら
れるが、この論文は、高度１−−ピングシリコンの望ま
しくない等方性エッチ特性の原因である正確な作用機構
に気付いていないことを立証している。急速な熱７二−
ルが抵抗／パターン転写のディレンマに対する解決法を
提（ｊ（シ得ることは認識されてもおらずまた示唆され
てもいない。
ドーピングされたシリコンに関するアンダーカッティン
グ（等方性）の原因となる機構を決定しておらず、不純
物］゛′−′−ピングチング反応の化学的成分を幾らか
増加しかつエッチ速度が温度依存性であると結論してい
る。この論文はポリシリコン技術の現状の代表と考えら
れるが、この論文は、高度１−−ピングシリコンの望ま
しくない等方性エッチ特性の原因である正確な作用機構
に気付いていないことを立証している。急速な熱７二−
ルが抵抗／パターン転写のディレンマに対する解決法を
提（ｊ（シ得ることは認識されてもおらずまた示唆され
てもいない。
以−にの状況にかんがみ、本発明の１つの目的は、高度
にドーピングされているにも拘らず異方性エツチングを
特徴とする高度ドーピングポリシリコンを提供するボリ
シ１１コ、ン処理方法を提供することによってポリシリ
コン技術を拡張することである。
にドーピングされているにも拘らず異方性エツチングを
特徴とする高度ドーピングポリシリコンを提供するボリ
シ１１コ、ン処理方法を提供することによってポリシリ
コン技術を拡張することである。
本発明のも・５１つの目的は、低い抵抗と高いエフ６
ソ
チ
を与えるポリシリコン処理方法を提供することである。
本発明のさらにもう１つの目的は、注入ポリシリコンの
急速な熱アニールによって最適の異方性および（または
）エッチ速度および（または）シート抵抗を与えるため
の方法を提供することである。
急速な熱アニールによって最適の異方性および（または
）エッチ速度および（または）シート抵抗を与えるため
の方法を提供することである。
本発明のさらにもう１つの目的は、所定のドーピングレ
ベルとアニール温度に対して最適な異方性および（また
は）エッチ速度および（または）シート抵抗を与えるた
めに必要な正確なパラメーターの組合わせを決定する方
法を１７？供することである。
ベルとアニール温度に対して最適な異方性および（また
は）エッチ速度および（または）シート抵抗を与えるた
めに必要な正確なパラメーターの組合わせを決定する方
法を１７？供することである。
溌−明−Φ−要約
本発明は、１つの面に於て、ポリシリコンへ低いシート
抵抗と異方性プラズマエツチング特１１とを与えるため
の多結晶シリコンの処理方法に関する。この点で、本発
明の方法は、イオン注入（冷“プロセスである）などに
よるポリシリコン材料のＦ′−ピング工程と、急速加熱
技術を用いる特定温度に於けるドーピングポリシリコン
の加熱工程であって、得られたポリシリコンのシート抵
抗の時間変化率が増強されたドーパント活性化と異方性
エッチ特性とを与える比較的一定なシート抵抗のプラト
ー領域を含むようにする加熱工程とを含む。
抵抗と異方性プラズマエツチング特１１とを与えるため
の多結晶シリコンの処理方法に関する。この点で、本発
明の方法は、イオン注入（冷“プロセスである）などに
よるポリシリコン材料のＦ′−ピング工程と、急速加熱
技術を用いる特定温度に於けるドーピングポリシリコン
の加熱工程であって、得られたポリシリコンのシート抵
抗の時間変化率が増強されたドーパント活性化と異方性
エッチ特性とを与える比較的一定なシート抵抗のプラト
ー領域を含むようにする加熱工程とを含む。
本発明は、さらにもう１つの面に於て、ポリシリコンを
濃度＞ １０２０ｃｍ−３の不純物で注入する工程と、
急速熱アニールを用い、特定の温度／時間で加熱する工
程とからなる、低いシート抵抗と異方Ｐ１プラズマエツ
チングプロフィルとの最適な組合わ−ｌ！を与えるため
のポリシリコン処理方法を含む。関連がある時間／温度
条件の１つに於て熱パルスアニールを終了した後、ポリ
シリコン−Ｌにエツチングマスクを置き、マスク存在下
に於て、プうズマエノチング技術を用いて該ポリシリコ
ンをエツチングする。
濃度＞ １０２０ｃｍ−３の不純物で注入する工程と、
急速熱アニールを用い、特定の温度／時間で加熱する工
程とからなる、低いシート抵抗と異方Ｐ１プラズマエツ
チングプロフィルとの最適な組合わ−ｌ！を与えるため
のポリシリコン処理方法を含む。関連がある時間／温度
条件の１つに於て熱パルスアニールを終了した後、ポリ
シリコン−Ｌにエツチングマスクを置き、マスク存在下
に於て、プうズマエノチング技術を用いて該ポリシリコ
ンをエツチングする。
ＶＬＳＩに於ける本発明の方法の使用の１例とし７て、
ｌ−ピング、熱パルスアニール、異方性エツチングシー
ケンスを用いて、低シート抗（５１０９７口）、微細形
状、異方性（≦０．１）自己整合シリコン構造を与える
ことができる。
ｌ−ピング、熱パルスアニール、異方性エツチングシー
ケンスを用いて、低シート抗（５１０９７口）、微細形
状、異方性（≦０．１）自己整合シリコン構造を与える
ことができる。
もう１つの面に於て、急速熱アニール時間／温度条件は
、ポリシリコンのシート抵抗の時間変化率が比較的一定
なシート抵抗のプラトー領域への遷移を描くように選択
される。遷移および隣接領域は、異方性ポリシリコンエ
ッチ特性と関連があるアニール期間を特徴とする。
、ポリシリコンのシート抵抗の時間変化率が比較的一定
なシート抵抗のプラトー領域への遷移を描くように選択
される。遷移および隣接領域は、異方性ポリシリコンエ
ッチ特性と関連があるアニール期間を特徴とする。
本発明を適用した結果として、ポリシリコン粒構造は、
小形状デバイスの所要な異方性エツチングを受けやすい
。同時に、ポリシリ：１ンの高い不純物活性化レベルが
高いスループソｌ−加１゛ならびに極めて低いシールド
抵抗と一致する高エッチ率を与える。
小形状デバイスの所要な異方性エツチングを受けやすい
。同時に、ポリシリ：１ンの高い不純物活性化レベルが
高いスループソｌ−加１゛ならびに極めて低いシールド
抵抗と一致する高エッチ率を与える。
本発明の」１記およびその他の面ば、１ソ下、図面に関
してさらに詳しく説明される。
してさらに詳しく説明される。
−詳柑一叫
本発明は、受容されている理論とは反対に、高度にドー
プされた低シート抵抗ポリシリコンは極めで高度の異方
性をもってエツチングされ得るという発見からもたらさ
れた。高エッチ率は、急速熱アニール後の注入ドーパン
トの高活性化度（すなわち自由電子の増加したレベル）
によるものである。異方性は、大体に於て、急速熱アニ
ールを用いて形成される多粒構造に関係がある。極高度
ドーピングポリシリコンの急速熱アニールは、高度置方
ｔ’ｌエッチ特性（すなわちＡｆ二１；異方性−７０）
と高エッチ率との両方を与える関連時間／温度間隔を有
する。得られた優れたパターン転写特性は、本発明の方
法および得られるポリシリコン構造物を、ＶＬＳＩの必
要条件ならびに自己整合シリコンゲート構造物およびポ
リインターコネク＋（ｐｏｌｙ １ｎｔｅｒｃ、ｏｎｎ
ｅｃｔｓ ）のような臨界的構造物の製造に好適にする
。
プされた低シート抵抗ポリシリコンは極めで高度の異方
性をもってエツチングされ得るという発見からもたらさ
れた。高エッチ率は、急速熱アニール後の注入ドーパン
トの高活性化度（すなわち自由電子の増加したレベル）
によるものである。異方性は、大体に於て、急速熱アニ
ールを用いて形成される多粒構造に関係がある。極高度
ドーピングポリシリコンの急速熱アニールは、高度置方
ｔ’ｌエッチ特性（すなわちＡｆ二１；異方性−７０）
と高エッチ率との両方を与える関連時間／温度間隔を有
する。得られた優れたパターン転写特性は、本発明の方
法および得られるポリシリコン構造物を、ＶＬＳＩの必
要条件ならびに自己整合シリコンゲート構造物およびポ
リインターコネク＋（ｐｏｌｙ １ｎｔｅｒｃ、ｏｎｎ
ｅｃｔｓ ）のような臨界的構造物の製造に好適にする
。
１−記熱パルスアニール間隔と関連がある短いアニール
時間ｔｉ＋、非常に迅速なアニール過程を与えから生産
スループット番増加する。
時間ｔｉ＋、非常に迅速なアニール過程を与えから生産
スループット番増加する。
また、短いアニール過程のため、存在する不純物構造物
の拡＋Ｂ！が炉アニールより著しく少なくなす、この特
徴はスケールド（５ｃａｌｅｄ ）デバイスのために極
めて有用である。また、本発明はポリシリコンの主な欠
点である最適導電率と最適エッチ特性との間の選択の必
要性をな（す。
の拡＋Ｂ！が炉アニールより著しく少なくなす、この特
徴はスケールド（５ｃａｌｅｄ ）デバイスのために極
めて有用である。また、本発明はポリシリコンの主な欠
点である最適導電率と最適エッチ特性との間の選択の必
要性をな（す。
かくして、本発明は、古典的ポリシリコン技術を珪化物
のような理想的代替物よりも使用頻度が低かった領域へ
拡張するものである。
のような理想的代替物よりも使用頻度が低かった領域へ
拡張するものである。
特殊用途として、本発明の方法およびポリシリコン構造
物は浅いポリシリコンエミッタのようなバイポーラ構造
物を含む種々のＩＣ構造物、シリコンゲート電極のよう
なＭＯＳおよびＣＭ ｎ Ｓデバイス構造物、争一層お
よび多重層導体および配線ならびに埋込み接点に適用可
能である。
物は浅いポリシリコンエミッタのようなバイポーラ構造
物を含む種々のＩＣ構造物、シリコンゲート電極のよう
なＭＯＳおよびＣＭ ｎ Ｓデバイス構造物、争一層お
よび多重層導体および配線ならびに埋込み接点に適用可
能である。
急速熱アニールの使用からもたらされる観察されたポリ
シリコン特性は、幾つかの構造段階を通る工程によって
生じるものと考えられる。加熱過程の初期（典型的には
数秒後）に起こる特別な構造段階が最適エッチ特性と低
シート抵抗との所望の組合わせを与える。この中間段階
粒構造と関連がある加熱時間間隔は、急速熱アニールお
よびボリシリニ２ン技術における多年の当業界の研究、
開発、商業的方法の開発にも拘らず、今まで発見されな
かった。この発見されなかったのは、少なくともある程
度、時間／温度間隔が短期（典型的に番：１８１０秒）
であり、加熱過程の極く初期に起こりかつそれより短い
加熱時間もそれより長い加熱時間も、共に、高度ドーピ
ングポリシリコンに等方性エッチ特性を与える構造によ
って境されているという事実による。
シリコン特性は、幾つかの構造段階を通る工程によって
生じるものと考えられる。加熱過程の初期（典型的には
数秒後）に起こる特別な構造段階が最適エッチ特性と低
シート抵抗との所望の組合わせを与える。この中間段階
粒構造と関連がある加熱時間間隔は、急速熱アニールお
よびボリシリニ２ン技術における多年の当業界の研究、
開発、商業的方法の開発にも拘らず、今まで発見されな
かった。この発見されなかったのは、少なくともある程
度、時間／温度間隔が短期（典型的に番：１８１０秒）
であり、加熱過程の極く初期に起こりかつそれより短い
加熱時間もそれより長い加熱時間も、共に、高度ドーピ
ングポリシリコンに等方性エッチ特性を与える構造によ
って境されているという事実による。
第１図は、１２００℃に於て急速熱アニールしたかある
いは１０００℃に於て３０分間乾燥窒素中で炉アニール
した重度ドーピングポリシリコン層のシーｉ・抵抗（Ω
／口）、エッチ速度、異方性のグラフを示す。第４図に
ついて説明すると、ポリシリコン層４１は、ＬＰＣＶｌ
ｌ（低圧化学蒸着）によってシリコン基板４３上に約５
，０００人の厚さに形成された。当業者には明らかなよ
うに、シートＩＩ℃抗はシートの厚さに依存する。シー
日氏抗計算のための業界規準は５．０００人すなわち５
００ ｎｍである。本明細書中の全試料として厚さ５，
０００人のポリシリコンを用いた。
いは１０００℃に於て３０分間乾燥窒素中で炉アニール
した重度ドーピングポリシリコン層のシーｉ・抵抗（Ω
／口）、エッチ速度、異方性のグラフを示す。第４図に
ついて説明すると、ポリシリコン層４１は、ＬＰＣＶｌ
ｌ（低圧化学蒸着）によってシリコン基板４３上に約５
，０００人の厚さに形成された。当業者には明らかなよ
うに、シートＩＩ℃抗はシートの厚さに依存する。シー
日氏抗計算のための業界規準は５．０００人すなわち５
００ ｎｍである。本明細書中の全試料として厚さ５，
０００人のポリシリコンを用いた。
試料を、５Ｅ１６イオン／ Ｃｔａのドーズ量、ビーム
電流１０ミリ了ンベ了、エネルギー７０ＫｅＶを用い、
燐で注入した。
電流１０ミリ了ンベ了、エネルギー７０ＫｅＶを用い、
燐で注入した。
ポリシリコン構造物の注入は、市販の急速熱加熱装置、
米国カリフォルニア州パロアルｔ（Ｐａｌ。
米国カリフォルニア州パロアルｔ（Ｐａｌ。
Ａｌｔｏ ） Ａ、Ｇ、アソシエー゛ン（Ａ、Ｇ、八５
ｓｏｃｉａｔｅｓ ）から市販されているモデルヒート
パルス２１０Ｍ熱パルスアニール装置（Ｍｏｄｅｌ １
ｌｅａｔ Ｐｕ１ｓｅ ２１０Ｍｈｅａｔ ｐｕｌｓｅ
ａｎｎｅａｌｉｎｇ ５ｙｓｔｅａ＋ ）を用いて行
った。
ｓｏｃｉａｔｅｓ ）から市販されているモデルヒート
パルス２１０Ｍ熱パルスアニール装置（Ｍｏｄｅｌ １
ｌｅａｔ Ｐｕ１ｓｅ ２１０Ｍｈｅａｔ ｐｕｌｓｅ
ａｎｎｅａｌｉｎｇ ５ｙｓｔｅａ＋ ）を用いて行
った。
第５図に概略示すように、実験中に用いたヒートパルス
２１０ Ｍ（１ｌｅａｔ Ｐｕ１ｓｅ ２１０Ｍ ）は
参考番号５０で示しである。この装置は、水冷され（５
２）かつ上バンクおよび下バンクに高強度タングステン
・ハロゲンランプ５３−５３がある反射性壁５１−５１
を有するアニールチャンバーからなる。
２１０ Ｍ（１ｌｅａｔ Ｐｕ１ｓｅ ２１０Ｍ ）は
参考番号５０で示しである。この装置は、水冷され（５
２）かつ上バンクおよび下バンクに高強度タングステン
・ハロゲンランプ５３−５３がある反射性壁５１−５１
を有するアニールチャンバーからなる。
各ランプバンクの次には、光パンク間に等距離に静置ウ
ェハを置く石英ディフューザープレートが配置されてい
る。この２列のランプは、シリコンウェハが唯一の吸収
媒体である反射装置内に捕獲される全強度約１９．５ｋ
ｗの放射エネルギーを与える。ランプ強度は、マイクロ
コンピュータによりオープンループモー１°゛で制御さ
れる。典型的な熱パルス１ナイクルは、〜定速度での強
度増加と、その後の一定強度アニールと、同速度で強度
を零に戻す強度減少とからなっていた。本発明の実施に
用いるのに適した他の急速熱アニール装置も数多く１旧
１ｉされている。例えば、かかる装置の１つは黒鉛ＩＲ
Ｊｌｎ熱素子を用いる。
ェハを置く石英ディフューザープレートが配置されてい
る。この２列のランプは、シリコンウェハが唯一の吸収
媒体である反射装置内に捕獲される全強度約１９．５ｋ
ｗの放射エネルギーを与える。ランプ強度は、マイクロ
コンピュータによりオープンループモー１°゛で制御さ
れる。典型的な熱パルス１ナイクルは、〜定速度での強
度増加と、その後の一定強度アニールと、同速度で強度
を零に戻す強度減少とからなっていた。本発明の実施に
用いるのに適した他の急速熱アニール装置も数多く１旧
１ｉされている。例えば、かかる装置の１つは黒鉛ＩＲ
Ｊｌｎ熱素子を用いる。
熱パルスアニールまたは炉アニールによる処理後、かつ
再び第４図について説明すると、ポリシリ、、コン層４
１ 、、Ｉ−にフォトレジストマスク４２を形成させた
。次に、このポリシリコン層を、次のように塩素化エツ
チングガスを用いてプラズマエツチングによって処理し
た。
再び第４図について説明すると、ポリシリ、、コン層４
１ 、、Ｉ−にフォトレジストマスク４２を形成させた
。次に、このポリシリコン層を、次のように塩素化エツ
チングガスを用いてプラズマエツチングによって処理し
た。
ガス： ＨＣ＃
流 ： ９０ｓｅｃｍ
圧 ： １５ｍＴ（ミリトル）電カニ
２５６Ｗ ｎ、 ｃ、電圧： ２５０ｖ ポリ珪化物エッチ法で所要な電力はここで用いる電力の
約４倍であることは注目されるべきである。かかる高レ
ベルでは、得られた放射線がゲート酸化物に影響を与え
るので、酸化物をストリッピングしかつ付加的酸化工程
を用いて新しいゲート酸化物を生成させねばならないこ
ともあり得る。
２５６Ｗ ｎ、 ｃ、電圧： ２５０ｖ ポリ珪化物エッチ法で所要な電力はここで用いる電力の
約４倍であることは注目されるべきである。かかる高レ
ベルでは、得られた放射線がゲート酸化物に影響を与え
るので、酸化物をストリッピングしかつ付加的酸化工程
を用いて新しいゲート酸化物を生成させねばならないこ
ともあり得る。
本発明の高度ドーピングポリシリコンのエツチングには
一般にドライエッチ法が使用できることも注目されるべ
きである。異方性エツチングのためには１．ＲＩＥ反応
性イオンエツチングは所要でなかった。すなわち、上記
■Ｃ１法はプラズマエッチ法であって、ＲＩＥではない
。プラズマエツチングは、典型的には、放射線による障
害とウェハ加熱とがＲＴＥより少なく、フォトレジスト
の寿命を長くする。
一般にドライエッチ法が使用できることも注目されるべ
きである。異方性エツチングのためには１．ＲＩＥ反応
性イオンエツチングは所要でなかった。すなわち、上記
■Ｃ１法はプラズマエッチ法であって、ＲＩＥではない
。プラズマエツチングは、典型的には、放射線による障
害とウェハ加熱とがＲＴＥより少なく、フォトレジスト
の寿命を長くする。
プラズマエッチを用い、ポリシリコン４２を下層基板（
ＳｉＯ□）まで除去した。シート抵抗は４点プローブ測
定で測定し、異方性は走査電子顕微鏡写真（９０６に於
ける断面ＳＥＭ）から測定した。
ＳｉＯ□）まで除去した。シート抵抗は４点プローブ測
定で測定し、異方性は走査電子顕微鏡写真（９０６に於
ける断面ＳＥＭ）から測定した。
アニール時間の関数としてのシート抵抗は、熱パルス法
を用いてアニールした試ｉｚｌについて、第１図曲線１
０のデータ点で示される。初め、この曲線６１Ｆ極めて
急傾斜でほとんど垂直な領域１０Ｖを描き、領域１０Ｖ
ば短い遷移領域１０Ｔ（約５秒のアニール時間で）によ
ってほぼ水平な領域１０１１に連結される。領域１０
Ｈは約７Ω／口のむ、１ぼ−・定なシー） ｔｌｔ抗を
特徴とする。プラトー１０ ＩＩ Ｉｔ研究した最長ア
ニール時間４０秒まで達している。
を用いてアニールした試ｉｚｌについて、第１図曲線１
０のデータ点で示される。初め、この曲線６１Ｆ極めて
急傾斜でほとんど垂直な領域１０Ｖを描き、領域１０Ｖ
ば短い遷移領域１０Ｔ（約５秒のアニール時間で）によ
ってほぼ水平な領域１０１１に連結される。領域１０
Ｈは約７Ω／口のむ、１ぼ−・定なシー） ｔｌｔ抗を
特徴とする。プラトー１０ ＩＩ Ｉｔ研究した最長ア
ニール時間４０秒まで達している。
急速熱アニール処理した試料（曲線１１）のエッチ速度
は、約２５０八／分（アニール時間２秒に於て）から約
９００八／分（５秒に於て）へ急１−ｙＩシた後、最長
アニール時間（４０秒）の約１．５００人／分の速度ま
で徐々に増加する。
は、約２５０八／分（アニール時間２秒に於て）から約
９００八／分（５秒に於て）へ急１−ｙＩシた後、最長
アニール時間（４０秒）の約１．５００人／分の速度ま
で徐々に増加する。
急速熱アニール処理の異方性（曲線１２）は、最初５秒
に於て０（極めて高いアスペクト比／垂直エツチング）
であり、２０秒に於てまだ≦０．１の極めて受容できる
値であるが、その後急に増加して４０秒に於て約０．５
５となる。もし、任意に、異方性０．１以下（アスペク
ト比Ａ、≧０．９）、最小シート抵抗約１０Ω／口以下
という皓重な条件を設定したとすると、アニール時間間
隔はアニール時間約４秒から２０秒までの間であること
がわかる。関連エッチ速度は、約７５０八／分の非常に
大きい値から約１．’２００人／分の例外的に大きい値
まで変化する。
に於て０（極めて高いアスペクト比／垂直エツチング）
であり、２０秒に於てまだ≦０．１の極めて受容できる
値であるが、その後急に増加して４０秒に於て約０．５
５となる。もし、任意に、異方性０．１以下（アスペク
ト比Ａ、≧０．９）、最小シート抵抗約１０Ω／口以下
という皓重な条件を設定したとすると、アニール時間間
隔はアニール時間約４秒から２０秒までの間であること
がわかる。関連エッチ速度は、約７５０八／分の非常に
大きい値から約１．’２００人／分の例外的に大きい値
まで変化する。
全く明かなように、間隔は、シー）ｔ［抗、異方性、エ
ッチ速度に対する特別な条件によって幾らか広がったり
縮んだりする。“幾らか゛という用語は、ここでは故意
に用いている。というのは、異方性の０．２（約２０秒
）および０．３（約３０秒）の値への急上昇は、疑いも
なく最大有効アニール時間を、臨界的な微細形状Ｖ Ｌ
Ｓ Ｔフィーチャー（ｆｅａ、ｔｕｒｅ ）の製造に
本発明の方法を用いるとき、製造条件の特別な絹に対し
て約３０秒以下に制限するからである。
ッチ速度に対する特別な条件によって幾らか広がったり
縮んだりする。“幾らか゛という用語は、ここでは故意
に用いている。というのは、異方性の０．２（約２０秒
）および０．３（約３０秒）の値への急上昇は、疑いも
なく最大有効アニール時間を、臨界的な微細形状Ｖ Ｌ
Ｓ Ｔフィーチャー（ｆｅａ、ｔｕｒｅ ）の製造に
本発明の方法を用いるとき、製造条件の特別な絹に対し
て約３０秒以下に制限するからである。
さらに第１図について説明する。対応する炉アニール試
料も約１０Ω／口（データ点１０Ｆ）の低いシート抵抗
と約１，０００人／分（データ点１１Ｆ）の極めて高い
エッチ速度とを示したが、約（１，５８の全く受容でき
ないエッチ異方性（データ点１２Ｆ）を与えた。
料も約１０Ω／口（データ点１０Ｆ）の低いシート抵抗
と約１，０００人／分（データ点１１Ｆ）の極めて高い
エッチ速度とを示したが、約（１，５８の全く受容でき
ないエッチ異方性（データ点１２Ｆ）を与えた。
かくして、炉アニール処理した試料は、シェフル”／
＋！−： ：：’ 、ｒ−イブル（Ｓｃｈ＋ｎａｒｔｚ
ａｎｒｌ ５ｃｈａｉｂｌｅ ）が行−２た１１−う
な研究を基礎として期待される増強さ杓たエッチ速度と
アンダーカッティングとを示した。しか１２、急速熱ア
ニールによって処理された試料は、シート抵抗曲線ＩＯ
の遷移領域１０Ｔおよび該曲線の隣接領域に於て低シー
ト抵抗と優れた異方性と高いエッチ速度との予想外の最
適な組合ね・ｌを示した。この遷移領域および隣接領域
はアニール時間ご５秒から開始して約１５秒間続（比較
的狭いアニール時間間隔を与えかつ最適なポリシリコン
抵抗とエッチ特性とを与える。
＋！−： ：：’ 、ｒ−イブル（Ｓｃｈ＋ｎａｒｔｚ
ａｎｒｌ ５ｃｈａｉｂｌｅ ）が行−２た１１−う
な研究を基礎として期待される増強さ杓たエッチ速度と
アンダーカッティングとを示した。しか１２、急速熱ア
ニールによって処理された試料は、シート抵抗曲線ＩＯ
の遷移領域１０Ｔおよび該曲線の隣接領域に於て低シー
ト抵抗と優れた異方性と高いエッチ速度との予想外の最
適な組合ね・ｌを示した。この遷移領域および隣接領域
はアニール時間ご５秒から開始して約１５秒間続（比較
的狭いアニール時間間隔を与えかつ最適なポリシリコン
抵抗とエッチ特性とを与える。
第２図む、［，２Ｅ１６イオン／ ｃＪのドーズ鼠を用
いて燐注入を行った以外は第１図の試料の方法で注入、
急速熱アニール、エツチングした第２組の試料から得た
データを示す。第２図に示した特性し、１第１図のもの
と同様である。すなわち、急速熱アニールに関連するシ
ート抵抗（曲線２０）は遷移領域２０Ｔ（アニール時間
約３〜５秒）まで急激に減少した後、約１５Ω／口のプ
ラトー２０■（へ水平となり、プラトーは２０秒の最大
アニール時間まで達する。関連プラズマエッチ速度（曲
線２１）は、約３５０八／分（２秒）から約１ 、’２
００人／分（２０秒）まで増加する。最後に、曲線２２
のデータ点で示されるように、異方性は、５秒に於ける
ほぼ０から４０秒に於ける０、７までの範囲である。
いて燐注入を行った以外は第１図の試料の方法で注入、
急速熱アニール、エツチングした第２組の試料から得た
データを示す。第２図に示した特性し、１第１図のもの
と同様である。すなわち、急速熱アニールに関連するシ
ート抵抗（曲線２０）は遷移領域２０Ｔ（アニール時間
約３〜５秒）まで急激に減少した後、約１５Ω／口のプ
ラトー２０■（へ水平となり、プラトーは２０秒の最大
アニール時間まで達する。関連プラズマエッチ速度（曲
線２１）は、約３５０八／分（２秒）から約１ 、’２
００人／分（２０秒）まで増加する。最後に、曲線２２
のデータ点で示されるように、異方性は、５秒に於ける
ほぼ０から４０秒に於ける０、７までの範囲である。
第１図と第２図の主な差異は、プラトー領域２０Ｈに於
ける第２図のシート抵抗値の方が高いことと特別な異方
性値と関連があるアニール時間が第２図の方が短いこと
である。第２図に於ては、それぞれ約８秒および１２秒
の比較的短いアニール時間に於て０．２および０．３の
異方性値が起こる。
ける第２図のシート抵抗値の方が高いことと特別な異方
性値と関連があるアニール時間が第２図の方が短いこと
である。第２図に於ては、それぞれ約８秒および１２秒
の比較的短いアニール時間に於て０．２および０．３の
異方性値が起こる。
それにも拘らず、曲線２０は遷移領域２０ Ｔおよび低
シート抵抗と優れたエッチ異方性と高エッチ速度との関
連組合わせを示す。ここでは、約３〜７秒のアニール時
間で〈（１５〜２０）Ω／口のシー［１氏抗および〈０
．ｌの異方性が起こる。
シート抵抗と優れたエッチ異方性と高エッチ速度との関
連組合わせを示す。ここでは、約３〜７秒のアニール時
間で〈（１５〜２０）Ω／口のシー［１氏抗および〈０
．ｌの異方性が起こる。
第３図は、熱パルスアニールによって処理される第３１
ｔｌの試料の結果を示す。試料を、急速熱アニール温度
が１１００℃である以外は第２図と同様に処理した。得
られたシート抵抗（曲線３ｏ■）は、約１７Ω／口の値
でプラ１−を示す。曲線３０１；ｌ、第１図および第２
図のような抵抗が急激に減少ｊる領域すなわち遷移領域
を示さない。エッチ速度（曲線３１）は、約１０００人
／分（５秒）から約１．２５０人／＋１（２０秒）の範
囲である。最後に、第３図の異方性データ（曲線；３２
）は、５秒に於ける約０．２７から２０秒に於ける０、
４までの範囲である。異方性曲線３２のデータを逆方向
に外挿すると、最小異方性を得るが、１−小室−ノ１性
は依然として０．２以上である。かくし゛（、この＆ｌ
＋のデータは、第１図および第２図の遷移領域と関連が
ある優れた異方性を示さない。
ｔｌの試料の結果を示す。試料を、急速熱アニール温度
が１１００℃である以外は第２図と同様に処理した。得
られたシート抵抗（曲線３ｏ■）は、約１７Ω／口の値
でプラ１−を示す。曲線３０１；ｌ、第１図および第２
図のような抵抗が急激に減少ｊる領域すなわち遷移領域
を示さない。エッチ速度（曲線３１）は、約１０００人
／分（５秒）から約１．２５０人／＋１（２０秒）の範
囲である。最後に、第３図の異方性データ（曲線；３２
）は、５秒に於ける約０．２７から２０秒に於ける０、
４までの範囲である。異方性曲線３２のデータを逆方向
に外挿すると、最小異方性を得るが、１−小室−ノ１性
は依然として０．２以上である。かくし゛（、この＆ｌ
＋のデータは、第１図および第２図の遷移領域と関連が
ある優れた異方性を示さない。
第２図と第３図とを比較すると、異方性が熱パルヌアニ
ール温度（時間／温度積）に関係があることお、Ｉ゛び
特別な不純物濃度に対して、それ以下では低い異方性値
が得られない最低温度が存在することを示唆する。第２
図および第３図の加工バラメーターは、アニール温度以
外は同じであった。
ール温度（時間／温度積）に関係があることお、Ｉ゛び
特別な不純物濃度に対して、それ以下では低い異方性値
が得られない最低温度が存在することを示唆する。第２
図および第３図の加工バラメーターは、アニール温度以
外は同じであった。
第２図の試料は１２００℃に於て熱パルスアニールされ
、５秒以下のアニール時間に於てＯ（垂直壁）の最小異
方性値を示した。
、５秒以下のアニール時間に於てＯ（垂直壁）の最小異
方性値を示した。
対照的に、第３図の試料に対しては、１１００℃の温度
を用い、対応する５秒のアニール時間で僅か約０．２７
の最小異方性値を与えた。かくして、約０．２以下の異
方性値を有することが必須である場合に於ては、（所定
の注入条件に対して）最小熱パルスアニール温度は、１
１００〜１２００℃の範囲内であることは明らかであり
、各ドーピング濃度に対して、異方性エッチを与える方
法でポリシリコン構造物を改質する最適な時間／ ／Ａ
Ａ度■Ｃ１があることは明らかである。
を用い、対応する５秒のアニール時間で僅か約０．２７
の最小異方性値を与えた。かくして、約０．２以下の異
方性値を有することが必須である場合に於ては、（所定
の注入条件に対して）最小熱パルスアニール温度は、１
１００〜１２００℃の範囲内であることは明らかであり
、各ドーピング濃度に対して、異方性エッチを与える方
法でポリシリコン構造物を改質する最適な時間／ ／Ａ
Ａ度■Ｃ１があることは明らかである。
第６図は、第１図〜第３図のシート抵抗曲線の特性プラ
トー領域が、種々の注入パラメータおよび熱パルスアニ
ール温度に対して存在することを示している。第１図お
よび第２図のシート〜抵抗曲線の１！ｆ徴的な近双曲線
形と異方性エツチングと関連がある遷移領域とが、約２
０秒までのアニール時間間隔、１０２０〜〉５×１０２
１ｃｍ−３のｐ形およびｎ 形Ｉ−ピ７グ濃度、１１０
０〜１２ｏｏ℃のアニール温度を含む広範囲の相互依存
性パラメーターに月して存在する。
トー領域が、種々の注入パラメータおよび熱パルスアニ
ール温度に対して存在することを示している。第１図お
よび第２図のシート〜抵抗曲線の１！ｆ徴的な近双曲線
形と異方性エツチングと関連がある遷移領域とが、約２
０秒までのアニール時間間隔、１０２０〜〉５×１０２
１ｃｍ−３のｐ形およびｎ 形Ｉ−ピ７グ濃度、１１０
０〜１２ｏｏ℃のアニール温度を含む広範囲の相互依存
性パラメーターに月して存在する。
第１図−第３図のデータによって示される挙動の原因と
思われる粒構造モデルを考える前に、第１図の曲線１０
および第２図の曲線２ｏのシートＩＩ（抗のデータをり
える代表的顕微鏡写真を検査することが有益である。ま
ず、第１図、曲線１ｏについて考える。試５２２０の断
面顕倣鏡写貞（を−２秒）を第７図に示す。エッチマス
クおよび基鈑を、それぞれ参考番号４２．４３で示す。
思われる粒構造モデルを考える前に、第１図の曲線１０
および第２図の曲線２ｏのシートＩＩ（抗のデータをり
える代表的顕微鏡写真を検査することが有益である。ま
ず、第１図、曲線１ｏについて考える。試５２２０の断
面顕倣鏡写貞（を−２秒）を第７図に示す。エッチマス
クおよび基鈑を、それぞれ参考番号４２．４３で示す。
試料５２２０は、それぞれポリシリコン“層″６１およ
び６２に等方性および異方性エッチプロフィルを示す。
び６２に等方性および異方性エッチプロフィルを示す。
（第７−９図中に用いられている参考番号６１−６４は
、第４図のポリシリコン層４１とその変化する粒構造お
よびエッチ特性との両方を示す）このエツチング挙動は
、薄い無定形化、され３ま た、高度ドーピング注入表面領域６１およびより厚い軽
度ドーピングバルク領域６２と一致しており、これらの
内領域は短期７二−ルによって比較的影響されない。遷
移試料５２５０にり・１して走査電子顕微鏡写真断面を
第８図に示す（ｔ−５秒）。
、第４図のポリシリコン層４１とその変化する粒構造お
よびエッチ特性との両方を示す）このエツチング挙動は
、薄い無定形化、され３ま た、高度ドーピング注入表面領域６１およびより厚い軽
度ドーピングバルク領域６２と一致しており、これらの
内領域は短期７二−ルによって比較的影響されない。遷
移試料５２５０にり・１して走査電子顕微鏡写真断面を
第８図に示す（ｔ−５秒）。
多結晶層６３の厚さにわたる鋭い垂直プロフィルは、試
料５２２０および３８５０と比べて、この遷移構造には
異なる粒構造が存在することを立証している。最後に、
かつ第９図の走査電子顕微鏡写真断面を参照して、試料
３８５０ （ｔ＝４０秒）はかなりのアンダーカッティ
ングを示す。拡大を用いて第９図を詳査すると、間隙不
純物および欠陥を有する大きい横方同校からなる構造と
一致するポリシリコン層６４のエッチに於ける波状プロ
フィルを示す。
料５２２０および３８５０と比べて、この遷移構造には
異なる粒構造が存在することを立証している。最後に、
かつ第９図の走査電子顕微鏡写真断面を参照して、試料
３８５０ （ｔ＝４０秒）はかなりのアンダーカッティ
ングを示す。拡大を用いて第９図を詳査すると、間隙不
純物および欠陥を有する大きい横方同校からなる構造と
一致するポリシリコン層６４のエッチに於ける波状プロ
フィルを示す。
第１０．１１．１２図は、第２図の試料、特に第１図の
試料５２２０．５２５０．３８５０に対応する試料２２
２０．２１５０．４１５４に対する顕微鏡写真断面であ
るｔ−それぞれ２．５．５．４０秒）。第１図のデータ
点／試料５２２０ （第７図）、５２５０ （第８図）
、３８５０ （第９図）に関して上で説明した顕微鏡写
真断面およびエッチ結１１才、対応する第２図の試１４
＋２２２０（第１０図）、２１５０（第１１図）、４］
５４ （第１２図）に当てはまる。
試料５２２０．５２５０．３８５０に対応する試料２２
２０．２１５０．４１５４に対する顕微鏡写真断面であ
るｔ−それぞれ２．５．５．４０秒）。第１図のデータ
点／試料５２２０ （第７図）、５２５０ （第８図）
、３８５０ （第９図）に関して上で説明した顕微鏡写
真断面およびエッチ結１１才、対応する第２図の試１４
＋２２２０（第１０図）、２１５０（第１１図）、４］
５４ （第１２図）に当てはまる。
さて、熱パルスアニールの３構造段階について考えよう
。これらの段階は第１〜３図のデータおよび第７−９図
および第１０−１２図に示されるエッチプロフィルと一
致している。最初に、重度注入およびアニール前に、軽
度ドーピングポリシリコン層は、比較的大きいランダム
粒と約８０Ω／口のシート抵抗とを特徴とする。高ドー
ズ量イオン注入後、ポリシリコン層の薄い表面隣接領域
６１は非常に高度にドープされる（＞１０”（２）−３
）が、比較的大きい層６２は出発構造と本質的に変わら
ない。注入は層６１を無定形化し、幾らかの非常に小さ
い粒以外は粒構造を本質的にもたない。
。これらの段階は第１〜３図のデータおよび第７−９図
および第１０−１２図に示されるエッチプロフィルと一
致している。最初に、重度注入およびアニール前に、軽
度ドーピングポリシリコン層は、比較的大きいランダム
粒と約８０Ω／口のシート抵抗とを特徴とする。高ドー
ズ量イオン注入後、ポリシリコン層の薄い表面隣接領域
６１は非常に高度にドープされる（＞１０”（２）−３
）が、比較的大きい層６２は出発構造と本質的に変わら
ない。注入は層６１を無定形化し、幾らかの非常に小さ
い粒以外は粒構造を本質的にもたない。
注入し、短間間アニールした層６１および６２のこれら
の理論的粒構造は、第７〜１０図中の層の観察されれた
等方性および異方性エッチ特性を説明する。
の理論的粒構造は、第７〜１０図中の層の観察されれた
等方性および異方性エッチ特性を説明する。
シート抵抗アニール時間曲線の垂直領域２０Ｖと関連が
ある初期急速熱アニール中に於ては、アニール時間が短
かずぎるのでバルク層６２に影響を与えない。層内で再
結晶が起こり、高濃度の非常に小さい粒と無定形背景内
の欠陥とを生しる。
ある初期急速熱アニール中に於ては、アニール時間が短
かずぎるのでバルク層６２に影響を与えない。層内で再
結晶が起こり、高濃度の非常に小さい粒と無定形背景内
の欠陥とを生しる。
この構造はｆｉ６１に等方性エッチ特性を与えるが、層
６２は未ドーピングまたは軽度ドーピングポリシリコン
の異方性エッチプロフィルを依然として特徴とする。
６２は未ドーピングまたは軽度ドーピングポリシリコン
の異方性エッチプロフィルを依然として特徴とする。
７二一ル時間が増すと、再分布と再結晶とが領域６１を
拡張し、遂には領域６２は全く消費される。このことは
、短いアニール時間後に起こる。
拡張し、遂には領域６２は全く消費される。このことは
、短いアニール時間後に起こる。
ポリシリコン構造は、遷移領域２０Ｔと関連がある粒構
造を急速に進展させる。ポリシリコンは、無定形物質と
非常に高濃度の不純物と粒界に於ける欠陥とを含む間隙
領域を有する大きい横方向に伸びる粒を有する構造６４
に変換された。非常に高い活性化レベルの不純物がある
が、縮退シリコン中には、活性化され得るよりもずっと
大きい濃度の不純物が存在する。結果として、不活性不
純物はポリシリ：１ン層の粒構造を変化させるが、プラ
ト−領域２０１１中のシート抵抗をほとんど変化さ−ｌ
！ない。横方向に配向した、大きい成長しつつある粒の
境界は、不純物および欠陥のゲッタリング部位とし−（
作用すると考えられる。結果として、エツチングは横方
向に拡がる粒間で増強され、高度に等方性である。
造を急速に進展させる。ポリシリコンは、無定形物質と
非常に高濃度の不純物と粒界に於ける欠陥とを含む間隙
領域を有する大きい横方向に伸びる粒を有する構造６４
に変換された。非常に高い活性化レベルの不純物がある
が、縮退シリコン中には、活性化され得るよりもずっと
大きい濃度の不純物が存在する。結果として、不活性不
純物はポリシリ：１ン層の粒構造を変化させるが、プラ
ト−領域２０１１中のシート抵抗をほとんど変化さ−ｌ
！ない。横方向に配向した、大きい成長しつつある粒の
境界は、不純物および欠陥のゲッタリング部位とし−（
作用すると考えられる。結果として、エツチングは横方
向に拡がる粒間で増強され、高度に等方性である。
無定形小粒状構造（曲線２０；第１段階構造）による領
域６２の消費と横方向に配向した大型粒、クラスター構
造６４ （曲線２０ Ｈ；第３段階構造）との間の短い
アニール時間間隔中、第８−１１図中に示しであるポリ
シリコンロ３の厚さにわたる異方性エツチングの原因で
ある中間段階構造が短時間存在する。この構造は、現在
まで物理的に観察されていないが、第１段階および第３
段階の構造の性質お６Ｌび中間段階と関連がある異方性
エツチングＬＪ、中間段階構造が円柱状であることを示
唆する。しかし、重要なことは、かかる構造の存在の強
力な指示である。また、構造の型の正確な知識は他の方
法で有利であるが、本発明にとって重要なことは、第１
図および第２図のデータについて観察されたアニール間
隔挙動の存在である。
域６２の消費と横方向に配向した大型粒、クラスター構
造６４ （曲線２０ Ｈ；第３段階構造）との間の短い
アニール時間間隔中、第８−１１図中に示しであるポリ
シリコンロ３の厚さにわたる異方性エツチングの原因で
ある中間段階構造が短時間存在する。この構造は、現在
まで物理的に観察されていないが、第１段階および第３
段階の構造の性質お６Ｌび中間段階と関連がある異方性
エツチングＬＪ、中間段階構造が円柱状であることを示
唆する。しかし、重要なことは、かかる構造の存在の強
力な指示である。また、構造の型の正確な知識は他の方
法で有利であるが、本発明にとって重要なことは、第１
図および第２図のデータについて観察されたアニール間
隔挙動の存在である。
当業者は、−ヒ記方法論および得られた注入、アニーリ
ングポリシリコン構造物を、＋１１極めて低いシート抵
抗と（２）高度異方性エッチ特性と（３）高エッチ速度
とを有するポリシリコンの使用を必要としまたは該使用
から単に利益する任意の方法または構造に容易に適用す
るであろう。本発明の方法および構造物の幾つかの用途
を以下に示す。しかし、非常に広い潜在的な適用可能性
を心に描いているので、これらの実施例が説明のための
ものであって限定のためのものでないことは言うまでも
ない。
ングポリシリコン構造物を、＋１１極めて低いシート抵
抗と（２）高度異方性エッチ特性と（３）高エッチ速度
とを有するポリシリコンの使用を必要としまたは該使用
から単に利益する任意の方法または構造に容易に適用す
るであろう。本発明の方法および構造物の幾つかの用途
を以下に示す。しかし、非常に広い潜在的な適用可能性
を心に描いているので、これらの実施例が説明のための
ものであって限定のためのものでないことは言うまでも
ない。
第１３図および第１４図は、自己整合ポリシリコンゲー
ト技術を用いるｉ＠常のダイナミックランダムアクセス
メモリーセル１００を示す。アクセストランジスター用
のシリコンゲートと蓄積コンデンサー用ポリシリコンプ
レート１１２とを、本発明の低シート抵抗、異方性エッ
チ法を用いて同時に形成させることができる。子なわち
、ゲート１１１とプレート１１２とからなるポリシリコ
ン層を酸化物被覆基板慢造１１３上ヘデポジションさせ
、このデポジション中またはデポジション後に、表面濃
度−≧−ＩＱ２０ｃ１３に注入さ−ｌることができる。
ト技術を用いるｉ＠常のダイナミックランダムアクセス
メモリーセル１００を示す。アクセストランジスター用
のシリコンゲートと蓄積コンデンサー用ポリシリコンプ
レート１１２とを、本発明の低シート抵抗、異方性エッ
チ法を用いて同時に形成させることができる。子なわち
、ゲート１１１とプレート１１２とからなるポリシリコ
ン層を酸化物被覆基板慢造１１３上ヘデポジションさせ
、このデポジション中またはデポジション後に、表面濃
度−≧−ＩＱ２０ｃ１３に注入さ−ｌることができる。
次に、このポリシリコンを、選択された温度で、かつ時
間、熱パルスアニール処理し、シー］−抵抗曲線の関連
遷移領域に対応する所望の低ポリシリコンシーＩ−抵抗
を与える。このポリシリコンを、次に、エツチングマス
クの存在下に於てプラスマエソチングを用いてエツチン
グし、ゲート１１１およびプレー１−１１２に所望な垂
直側壁プロフィルを与える。次に、拡散領域１１４．１
１５．１１６の自己整合形成を含む、ＤＲＡＭ回路の通
常の製造シーケンスを再開する。
間、熱パルスアニール処理し、シー］−抵抗曲線の関連
遷移領域に対応する所望の低ポリシリコンシーＩ−抵抗
を与える。このポリシリコンを、次に、エツチングマス
クの存在下に於てプラスマエソチングを用いてエツチン
グし、ゲート１１１およびプレー１−１１２に所望な垂
直側壁プロフィルを与える。次に、拡散領域１１４．１
１５．１１６の自己整合形成を含む、ＤＲＡＭ回路の通
常の製造シーケンスを再開する。
第１５図および第１６図は、本発明のもう１つの用途を
示す。この場合、スタティックランダムアクセスメモリ
ーセル１２０の形成に、ポリシリコン負荷抵抗Ｒ３およ
びＲ２を用いる。第１６図に示すように、ＳＲＡＭセル
１２０は２つのレヘルのポリシリコンを利用し、ポリシ
リコンゲート１２１と負荷抵抗のためのインターコネク
ト１２２とが第ルベルを構成するが、負荷抵抗自体なら
びに関連インターコネクトおよびポリ−基板接触が第２
レベルを構成する。自己整合ポリシリコン構造１２１を
含む第１レヘルは、第１４図ＤＲＡＭ１００に関して説
明したようにして形成させることができる。第２レベル
は、ポリ抵抗Ｒ，およびＲ２の形成に利用するため高度
ポリ抵抗を用いて形成される。また、高レベル不純物ド
ーピング工程中、抵抗領域の適当なマスキングを用いる
ことにより、本発明の高レベルドーピング、微細形状技
術を適用して第２レベルを形成させることができる。
示す。この場合、スタティックランダムアクセスメモリ
ーセル１２０の形成に、ポリシリコン負荷抵抗Ｒ３およ
びＲ２を用いる。第１６図に示すように、ＳＲＡＭセル
１２０は２つのレヘルのポリシリコンを利用し、ポリシ
リコンゲート１２１と負荷抵抗のためのインターコネク
ト１２２とが第ルベルを構成するが、負荷抵抗自体なら
びに関連インターコネクトおよびポリ−基板接触が第２
レベルを構成する。自己整合ポリシリコン構造１２１を
含む第１レヘルは、第１４図ＤＲＡＭ１００に関して説
明したようにして形成させることができる。第２レベル
は、ポリ抵抗Ｒ，およびＲ２の形成に利用するため高度
ポリ抵抗を用いて形成される。また、高レベル不純物ド
ーピング工程中、抵抗領域の適当なマスキングを用いる
ことにより、本発明の高レベルドーピング、微細形状技
術を適用して第２レベルを形成させることができる。
第１７図は、この場合、ダブルレヘルボリ構造からなり
かつかくしてダブルポリシリコンエッチを必要とするス
ルーホールプログラムドマスクＲＯＭセル１３０の製造
への本発明のさらにもう１つの適用を示す。この特別な
コンフィグレーション１３０は、増量フジオ（ｊｕｊｉ
ｏ Ｍａｓｕｏｋａ ）らがグプフリ見シリコノ辣苅り
いるスルー主１ｙ仝（−側ユエフ″、町グラ−［／久良
杵２．＝級視マスクＢｏ溝セル（Ａ ＮＥＷ ＭＡＳＫ
ＲＯＭ ＣＩ！ｌｌ、ＰＩＩＯＧＲＡＭＭＥＤ ＢＹ
ＴＩＩＲＯＩＩＧＩに−ｊｊ ！ｌ！ ！、ｊニー竪
ＢＮ、ｑ Ｅ！０呼ト１ヱ９い下Ｕ」兜Ｎ Ｔ−ｉｃｌ
ｊ籾１９狽−（１，Ｆ、ｒｌ、Ｍ、 １９８３ ）中に
記載しているコンフィグレーションであり、説明のため
に用いられる。
かつかくしてダブルポリシリコンエッチを必要とするス
ルーホールプログラムドマスクＲＯＭセル１３０の製造
への本発明のさらにもう１つの適用を示す。この特別な
コンフィグレーション１３０は、増量フジオ（ｊｕｊｉ
ｏ Ｍａｓｕｏｋａ ）らがグプフリ見シリコノ辣苅り
いるスルー主１ｙ仝（−側ユエフ″、町グラ−［／久良
杵２．＝級視マスクＢｏ溝セル（Ａ ＮＥＷ ＭＡＳＫ
ＲＯＭ ＣＩ！ｌｌ、ＰＩＩＯＧＲＡＭＭＥＤ ＢＹ
ＴＩＩＲＯＩＩＧＩに−ｊｊ ！ｌ！ ！、ｊニー竪
ＢＮ、ｑ Ｅ！０呼ト１ヱ９い下Ｕ」兜Ｎ Ｔ−ｉｃｌ
ｊ籾１９狽−（１，Ｆ、ｒｌ、Ｍ、 １９８３ ）中に
記載しているコンフィグレーションであり、説明のため
に用いられる。
当業者には、本発明がＲＯＭ構造物および方法に−ｅに
適用可能であることが明らかであろう。スルーホールプ
ログラムＦＲＯＭ１３０は、トランジスターゲート１３
１とソース１３２とドレイン／埋込み接点１３３とを含
む第ルヘルポリシリコン層と第２レヘルボリシリコン層
１３４とを含む。
適用可能であることが明らかであろう。スルーホールプ
ログラムＦＲＯＭ１３０は、トランジスターゲート１３
１とソース１３２とドレイン／埋込み接点１３３とを含
む第ルヘルポリシリコン層と第２レヘルボリシリコン層
１３４とを含む。
スルーホールプログラミングは、アルミニウムメタリゼ
ーション１３５を用いてＲＯＭマトリックスを選択され
たトランジスターへ接触させることによって達成される
。本発明の正確にパターニングされた低シート抵抗ポリ
シリコンの使用は、１ｆｆｌ常の技術を用いて得られ得
るよりも小さいデハイヌーノーイズとより大きい密度と
より高速度とを提供する。
ーション１３５を用いてＲＯＭマトリックスを選択され
たトランジスターへ接触させることによって達成される
。本発明の正確にパターニングされた低シート抵抗ポリ
シリコンの使用は、１ｆｆｌ常の技術を用いて得られ得
るよりも小さいデハイヌーノーイズとより大きい密度と
より高速度とを提供する。
さらにその他の適用に於て、本発明は、ＭＮＯ５４１］
技術（それ自体が５ＮＯ３および５ＯＮＯ３を含む）と
フローティングゲート技術との両方を含むｔ！ＰＲＯＭ
５とＥＡＲＯＭｓ、、ＥＥＰＲＯＭｓのような不揮発性
メモリに用いられるポリシリコン層の形成に理想的に適
している。かかるメモリ構造のための３ポリシリコン層
のような多重層ポリシリコンを用いる現在の実施および
、従って本発明は、かかる技術に好適である。本発明が
それに対して適用可能である１つの代表的な最近の不揮
発性構造物は、オハヤ（Ｏｈａ、ｙａ ）らによって、
グツクリ卵月「ユ上構造による現１９Ｌ不１−発−性ム
翅丸術−（ＲＰＲＯＭ Ｎ０Ｎ−ＶＯＩ、ＡＴＩＬＥ
ＭＥＭＯＲＹ ＴＥＣｌｌＮＯｌ、ＯＧＹ ［Ｔｌｌ
１１０１１Ｒ１，Ｅ ＰＯＩＪＧＡＴＥ ５ＴＲＩＩ
ＣＴＩＩＲＥ ） （ｌＥ、ｒｌ、Ｍ、 １９ Ｂ’３
）中に記載されている。
フローティングゲート技術との両方を含むｔ！ＰＲＯＭ
５とＥＡＲＯＭｓ、、ＥＥＰＲＯＭｓのような不揮発性
メモリに用いられるポリシリコン層の形成に理想的に適
している。かかるメモリ構造のための３ポリシリコン層
のような多重層ポリシリコンを用いる現在の実施および
、従って本発明は、かかる技術に好適である。本発明が
それに対して適用可能である１つの代表的な最近の不揮
発性構造物は、オハヤ（Ｏｈａ、ｙａ ）らによって、
グツクリ卵月「ユ上構造による現１９Ｌ不１−発−性ム
翅丸術−（ＲＰＲＯＭ Ｎ０Ｎ−ＶＯＩ、ＡＴＩＬＥ
ＭＥＭＯＲＹ ＴＥＣｌｌＮＯｌ、ＯＧＹ ［Ｔｌｌ
１１０１１Ｒ１，Ｅ ＰＯＩＪＧＡＴＥ ５ＴＲＩＩ
ＣＴＩＩＲＥ ） （ｌＥ、ｒｌ、Ｍ、 １９ Ｂ’３
）中に記載されている。
加えて、かつバイポーラ技術への応用の１例として、例
えば極高周波数バイポーラトランジスタに適用可能なポ
リシリコンスタソクエミソタ構造物の製造に本発明を用
いることができる。本発明の使用は、低欠陥密度と高度
に有効なドーパント活性化と改良されたβとを有する浅
いエミッタを提供する。かかるエミッタ構造物（および
一般にシリコンがオーバーライングポリシリコン層から
ドープされる任意の構造物）を、有害な注入物放射線障
害が実質的に無く製造することができる。
えば極高周波数バイポーラトランジスタに適用可能なポ
リシリコンスタソクエミソタ構造物の製造に本発明を用
いることができる。本発明の使用は、低欠陥密度と高度
に有効なドーパント活性化と改良されたβとを有する浅
いエミッタを提供する。かかるエミッタ構造物（および
一般にシリコンがオーバーライングポリシリコン層から
ドープされる任意の構造物）を、有害な注入物放射線障
害が実質的に無く製造することができる。
こればドーピング注入工程中にポリシリコン内で放射線
障害が起こるからである。本発明のイオン注入およびア
ニール法を用いると、オーバーライングポリシリコン中
に生じる欠陥が基板中へ拡散しない。同時に、急速熱ア
ニールはポリシリコン峙構造を再結晶させかつ再成長さ
せるので、ポリシリコン欠陥は本質的に除去される。本
発明によって製造されるポリシリコンの異方性エッチは
、エミッタ領域の高度制御および従ってエミッタ製造中
の横方向拡散の密な制御を保持する。
障害が起こるからである。本発明のイオン注入およびア
ニール法を用いると、オーバーライングポリシリコン中
に生じる欠陥が基板中へ拡散しない。同時に、急速熱ア
ニールはポリシリコン峙構造を再結晶させかつ再成長さ
せるので、ポリシリコン欠陥は本質的に除去される。本
発明によって製造されるポリシリコンの異方性エッチは
、エミッタ領域の高度制御および従ってエミッタ製造中
の横方向拡散の密な制御を保持する。
既述のように、現行のボリザイド構造物は、ポリシリコ
ン層トに金属珪化物層を用いて約４〜７Ω／「１の最小
シート抵抗を与える。勿論、その値は、本発明のポリシ
リコン構造物によって、既述したポリサイドの付随欠点
なしに等しくされる。
ン層トに金属珪化物層を用いて約４〜７Ω／「１の最小
シート抵抗を与える。勿論、その値は、本発明のポリシ
リコン構造物によって、既述したポリサイドの付随欠点
なしに等しくされる。
その１−１本発明の低シート抵抗ポリシリコン層の形成
後、金属または珪化モリブデンまたは珪化タングステン
のような金属珪化物の被ＩＷ層を形成させることによっ
てさらにもっと低いシート− ＩＩＩ抗埴をも得ること
ができる。２層構造は、全ｔｔ（抗が１／Ｒ’ｔ−１’
／Ｒｐ＋１／２ＲＩＩ（ここで、Ｒｐはポリシリ：Ｉン
の１１を抗であり、Ｒ，。
後、金属または珪化モリブデンまたは珪化タングステン
のような金属珪化物の被ＩＷ層を形成させることによっ
てさらにもっと低いシート− ＩＩＩ抗埴をも得ること
ができる。２層構造は、全ｔｔ（抗が１／Ｒ’ｔ−１’
／Ｒｐ＋１／２ＲＩＩ（ここで、Ｒｐはポリシリ：Ｉン
の１１を抗であり、Ｒ，。
は被覆層金属または金属珪化物の抵抗である）で与えら
れる並列抵抗配置をＬｉえる。この結果、超低シート抵
抗構造物が得られる。
れる並列抵抗配置をＬｉえる。この結果、超低シート抵
抗構造物が得られる。
以−ヒ、優れた異方Ｐ１工、チング特性をイ１する重度
ドーピング、低シート抵抗ポリシリコンの製造法を説明
した。本発明の方法の一般的および特殊実施例を説明し
た。当業者シ：１、本発明の方法およびその使用を容易
に拡張するであろうが、それらは本明細書に記載した教
示内に含まれるべきものである。
ドーピング、低シート抵抗ポリシリコンの製造法を説明
した。本発明の方法の一般的および特殊実施例を説明し
た。当業者シ：１、本発明の方法およびその使用を容易
に拡張するであろうが、それらは本明細書に記載した教
示内に含まれるべきものである。
第１〜３図のおのおのは、シーＩ−抵抗、エッチ速度、
異方性エッチ挙動をアニール時間の関数としてプロット
した図であり、第１図および第２図（，１、！、Ｉ、ｊ
ツノー１ノドｌ： ノチ！ｔ、￥ １’１ト関連カアル
シーｌ１１（（Ｉ【曲線内の遷移を示Ｕ７、 第４し目３１、第１〜３図のデータを得るために用い］
こポリシリ丁１ン構造物の！！ｉ′！造法を略述し、第
５図（Ｊ、本明細書中で用いた熱パルスアニールＩ゛稈
のために用いた市販の熱パルスアニー月バ１−ヤビディ
の概略を示し、 第〔；図ム、］、神々の注入およびアニールパラメータ
ーのシート ＋１（抗に及ぼす影響を示し、第７．８、
（］図（：１、第１図のシート１１（抗〜アニール温Ｈ
％曲線のデータ点を提供した試Ｈのエツチングプロソイ
ルを示ず顕ｉ敗鏡写真であり、第１０．１１．１２図は
、第２図の曲線のデータ点を１１を供した試訃１のコー
ソチングブ１１フィルを示’Ｊ−ｊｍ ｊｉｊ＆鏡万゛
真であり、第１３図と第１４図と８１、それぞれ、自己
整合ポリシリ：１ンゲート技術を用いるランダムアクセ
スメモリーｌす１〕の回路図および断面図であり、第１
５図および第１６図は、それぞれ、自己整合シリ−２ン
ノ１−ト技術を用いるスタテイ、７クランダムアクセス
メモリセルの回路図および断面図であり、 第１７図はスルーホールプログラミングマスクＲＯＭセ
ルの部分断面図である。 口面のどｌ”’：’ｌ（内′、”ｉに変更なし）アニー
ル４間（＋す 手続補正書（方式） 昭ｉｎ 、６０．．６１．２’４ ３、補正をする者 事件との関係 出顆人 ４、代理人 ６、補正の対象 願 書 代理権を証明する書
面全図面
異方性エッチ挙動をアニール時間の関数としてプロット
した図であり、第１図および第２図（，１、！、Ｉ、ｊ
ツノー１ノドｌ： ノチ！ｔ、￥ １’１ト関連カアル
シーｌ１１（（Ｉ【曲線内の遷移を示Ｕ７、 第４し目３１、第１〜３図のデータを得るために用い］
こポリシリ丁１ン構造物の！！ｉ′！造法を略述し、第
５図（Ｊ、本明細書中で用いた熱パルスアニールＩ゛稈
のために用いた市販の熱パルスアニー月バ１−ヤビディ
の概略を示し、 第〔；図ム、］、神々の注入およびアニールパラメータ
ーのシート ＋１（抗に及ぼす影響を示し、第７．８、
（］図（：１、第１図のシート１１（抗〜アニール温Ｈ
％曲線のデータ点を提供した試Ｈのエツチングプロソイ
ルを示ず顕ｉ敗鏡写真であり、第１０．１１．１２図は
、第２図の曲線のデータ点を１１を供した試訃１のコー
ソチングブ１１フィルを示’Ｊ−ｊｍ ｊｉｊ＆鏡万゛
真であり、第１３図と第１４図と８１、それぞれ、自己
整合ポリシリ：１ンゲート技術を用いるランダムアクセ
スメモリーｌす１〕の回路図および断面図であり、第１
５図および第１６図は、それぞれ、自己整合シリ−２ン
ノ１−ト技術を用いるスタテイ、７クランダムアクセス
メモリセルの回路図および断面図であり、 第１７図はスルーホールプログラミングマスクＲＯＭセ
ルの部分断面図である。 口面のどｌ”’：’ｌ（内′、”ｉに変更なし）アニー
ル４間（＋す 手続補正書（方式） 昭ｉｎ 、６０．．６１．２’４ ３、補正をする者 事件との関係 出顆人 ４、代理人 ６、補正の対象 願 書 代理権を証明する書
面全図面
Claims (16)
- （１）ｎ形不純物とｐ形不純物とから選ばれる不純物を
用いてポリシリコン材料をドーピングすることと、ポリ
シリコン材料のシート抵抗の時間変化率がポリシリコン
材料の異方性エッチングと関連があるアニール期間を特
徴とする少なくともその一部分を有する比較的一定な傾
斜の領域を描くように、急速な熱アニールを用いて特定
温度に於てポリシリコン材料を加熱することと、アニー
ル期間内の一定時刻に於てアニールを停止することから
なることを特徴とする、低シート抵抗と異方性ドライエ
ッチング特性とを与えるためのポリシリコン材料の処理
方法。 - （２）ｎ形不純物とｐ形不純物とから選ばれる不純物を
用いてポリシリコン材料をドーピングすることと、ポリ
シリコン材料のシート抵抗の時間変化率が比較的浅く傾
斜したプラトー領域への遷移を描きかつ遷移領域とプラ
トー領域の隣接部分とがポリシリコン材料の異方性エッ
チングと関連があるアニール期間を特徴とするように、
急速熱アニールを用いて特定温度に於てポリシリコンを
加熱することと、アニール期間内の一定時刻に於てアニ
ールを停止することとからなることを特徴とする、低シ
ート抵抗と異方性プラズマエッチング特性とを与えるた
めのポリシリコン材料の処理方法。 - （３）得られたポリシリコンシート抵抗が≦１７Ω／口
でありかつプラズマエッチ異方性が≦０．２であること
を特徴とする特許請求の範囲第（２）項記載のポリシリ
コン処理方法。 - （４）得られたポリシリコンシート抵抗が≦７Ω／口で
ありかつプラズマエッチ異方性が≦０．１であることを
特徴とする特許請求の範囲第（２）項記載のポリシリコ
ン処理方法。 - （５）得られたポリシリコンシート抵抗が≦７Ω／口で
ありかつプラズマエッチ異方性が＜０．１でありかつ表
面隣接層を≧１０＾２＾０ｃｍ＾−＾３の濃度に注入す
ることによってポリシリコンをドープすることを特徴と
する特許請求の範囲第（２）項記載のポリシリコン処理
方法。 - （６）注入される不純物が燐、アンチモン、ヒ素、の１
つから選ばれるｎ形不純物であることを特徴とする特許
請求の範囲第（５）項記載のポリシリコン処理方法。 - （７）アニール温度が約１１００°〜１２００℃の範囲
内でありかつ関連アニール期間が≦２０秒であることを
特徴とする特許請求の範囲第（５）項記載のポリシリコ
ン処理方法。 - （８）注入工程を約１０＾１＾６〜１０＾１＾７イオン
／ｃｍ＾２の範囲内のドーズ量で行うことを特徴とする
ポリシリコン処理方法。 - （９）ｎ形不純物とｐ形不純物とから選ばれる不純物を
用いてポリシリコン材料をドーピングすることと、ポリ
シリコン材料のシート抵抗の時間変化率が第１の比較的
急に傾斜する領域と第２の比較的浅く傾斜するプラトー
領域とこれらの領域間にある遷移領域とを描きかつ遷移
領域と第１および第２領域の隣接部分とがポリシリコン
材料の異方性エッチングと関連がある関連アニール期間
を特徴とするように、急速熱アニールを用いて特定温度
でポリシリコン材料を加熱することと、アニール期間内
の一定時刻に於てアニールを停止することとからなるこ
とを特徴とする、低シート抵抗と異方性プラズマエッチ
ング特性とを与えるためのポリシリコン材料処理方法。 - （１０）ポリシリコン材料の少なくとも特定の深さをｎ
形不純物とｐ形不純物とから選ばれる不純物の≧１０＾
２＾０ｃｍ＾−＾３の濃度に注入することと、ポリシリ
コン材料のシート抵抗の時間変化率が比較的浅く傾斜し
たプラトー領域への遷移領域を描きかつ遷移領域とプラ
トー領域の隣接部分とが時間スパン内の一定時間焼鈍さ
れるときポリシリコン材料の異方性エッチングを増強す
る関連アニール期間を特徴とするように急速熱アニール
を用いてポリシリコンを加熱することと、アニール期間
内の一定時刻に於てアニールを停止することからなるこ
とを特徴とする、低シート抵抗と異方性プラズマエッチ
ングとを与えるためのポリシリコン材料処理方法。 - （１１）ポリシリコン材料の少なくとも特定の深さをｎ
形不純物とｐ形不純物とから選ばれる不純物の≧１０＾
２＾０ｃｍ＾−＾３濃度に注入する工程と、ポリシリコ
ン材料のシート抵抗率の時間変化率が比較的浅く傾斜し
たプラトー領域への遷移領域を描きかつ遷移領域とプラ
トー領域の隣接部分とが関連アニール期間と該期間内の
一定時間アニールするときのポリシリコン材料の異方性
エッチングとを特徴とするように、急速熱アニールを用
いて特定温度でポリシリコン材料を加熱する工程と、ア
ニール期間内の一定時刻に於てアニールを停止する工程
と、ポリシリコン上にエッチングマスクを置く工程と、
マスクの存在下に於てプラズマエッチングを用いてポリ
シリコンをエッチングする工程からなることを特徴とす
る、低シート抵抗と異方性プラズマエッチングプロフィ
ルとを与えるためのポリシリコン材料処理方法。 - （１２）エッチング工程が塩素化エッチングガスを用い
る反応性イオンエッチングであることを特徴とする特許
請求の範囲第（１１）項記載のポリシリコン処理方法。 - （１３）塩素化エッチングガスがＨＣｌであることを特
徴とする特許請求の範囲第（１２）項記載のポリシリコ
ン処理方法。 - （１４）基板構造物上に多結晶シリコン層を形成する工
程と該シリコンを不純物で少なくとも約１０＾２＾０ｃ
ｍ＾−＾３の表面濃度に注入する工程と、≦１７Ω／口
のシート抵抗とエッチング中≦０．１の特定アスペクト
比とを与えるために選ばれる温度および時間で該シリコ
ンを熱パルスアニールする工程と、エッチングマスクの
存在下に於てプラズマエッチングを用いてシリコンをエ
ッチングしてシリコンを所望のコンフィグレーションお
よび特定のプロフィルアスペクト比にパターニングする
工程と、該シリコンをデポジションマスクとして用いて
基板構造物をドーピングする工程とからなることを特徴
とする、精密に調節されたサイトプロフィルの自己整合
シリコンゲートの製造法。 - （１５）注入工程の前に、シリコン上に二酸化珪素層を
形成させて特定シート抵抗値を得るための所要注入ドー
ズ量を低下させる特許請求の範囲第（１４）項記載の製
造法。 - （１６）ｎ形不純物とｐ形不純物とから選ばれる不純物
を用いてポリシリコン材料をドーピングする工程と、抵
抗が≦２０Ω／口でありかつプラズマエッチ異方性が≦
０．２であるように選択された時間、選択された温度に
於て急速熱アニールを用いて該ポリシリコン材料を加熱
する工程とからなることを特徴とする、低シート抵抗と
異方性プラズマエッチング特性とを与えるためのポリシ
リコン材料処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/630,091 US4561907A (en) | 1984-07-12 | 1984-07-12 | Process for forming low sheet resistance polysilicon having anisotropic etch characteristics |
| US630091 | 1984-07-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105836A true JPS61105836A (ja) | 1986-05-23 |
| JPH0658895B2 JPH0658895B2 (ja) | 1994-08-03 |
Family
ID=24525710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60155346A Expired - Lifetime JPH0658895B2 (ja) | 1984-07-12 | 1985-07-12 | 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4561907A (ja) |
| JP (1) | JPH0658895B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784719A (en) * | 1985-06-28 | 1988-11-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dry etching procedure |
| JPH07101677B2 (ja) * | 1985-12-02 | 1995-11-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US4717448A (en) * | 1986-10-09 | 1988-01-05 | International Business Machines Corporation | Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates |
| US5517005A (en) * | 1988-05-19 | 1996-05-14 | Quadlux, Inc. | Visible light and infra-red cooking apparatus |
| US5196233A (en) * | 1989-01-18 | 1993-03-23 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating semiconductor circuits |
| ATE217448T1 (de) * | 1990-01-22 | 2002-05-15 | Silicon Storage Tech Inc | Nichtflüchtige elektrisch veränderbare eintransistor-halbleiterspeicheranordnung mit rekristallisiertem schwebendem gate |
| US5151387A (en) | 1990-04-30 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
| JP3123073B2 (ja) * | 1990-11-08 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| JP2910382B2 (ja) * | 1992-03-09 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3242166B2 (ja) * | 1992-11-19 | 2001-12-25 | 株式会社日立製作所 | エッチング装置 |
| US5529197A (en) * | 1994-12-20 | 1996-06-25 | Siemens Aktiengesellschaft | Polysilicon/polycide etch process for sub-micron gate stacks |
| US5554563A (en) * | 1995-04-04 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step |
| US6060375A (en) * | 1996-07-31 | 2000-05-09 | Lsi Logic Corporation | Process for forming re-entrant geometry for gate electrode of integrated circuit structure |
| US6140684A (en) * | 1997-06-24 | 2000-10-31 | Stmicroelectronic, Inc. | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers |
| EP0890979A1 (fr) * | 1997-07-11 | 1999-01-13 | EM Microelectronic-Marin SA | Méthode d'optimisation de procédés de dépÔt et de gravure, en fonction de la structure d'une couche polycristalline à déposer et à graver |
| US5990454A (en) * | 1997-09-23 | 1999-11-23 | Quadlux, Inc. | Lightwave oven and method of cooking therewith having multiple cook modes and sequential lamp operation |
| US6013900A (en) * | 1997-09-23 | 2000-01-11 | Quadlux, Inc. | High efficiency lightwave oven |
| US5958271A (en) * | 1997-09-23 | 1999-09-28 | Quadlux, Inc. | Lightwave oven and method of cooking therewith with cookware reflectivity compensation |
| US7966078B2 (en) | 1999-02-01 | 2011-06-21 | Steven Hoffberg | Network media appliance system and method |
| US6277719B1 (en) * | 1999-11-15 | 2001-08-21 | Vanguard International Semiconductor Corporation | Method for fabricating a low resistance Poly-Si/metal gate |
| US7087509B1 (en) * | 2000-09-28 | 2006-08-08 | Advanced Micro Devices, Inc. | Method of forming a gate electrode on a semiconductor device and a device incorporating same |
| US20070196988A1 (en) * | 2006-02-23 | 2007-08-23 | Shroff Mehul D | Poly pre-doping anneals for improved gate profiles |
| US7491630B2 (en) * | 2006-03-15 | 2009-02-17 | Freescale Semiconductor, Inc. | Undoped gate poly integration for improved gate patterning and cobalt silicide extendibility |
| US7618891B2 (en) * | 2006-05-01 | 2009-11-17 | International Business Machines Corporation | Method for forming self-aligned metal silicide contacts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103377A (ja) * | 1982-12-03 | 1984-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4208241A (en) * | 1978-07-31 | 1980-06-17 | Bell Telephone Laboratories, Incorporated | Device fabrication by plasma etching |
| US4309224A (en) * | 1978-10-06 | 1982-01-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| JPS5688818A (en) * | 1979-12-17 | 1981-07-18 | Hitachi Ltd | Polycrystalline silicon membrane and its production |
| US4383885A (en) * | 1980-02-06 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Reactive sputter etching of polysilicon utilizing a chlorine etch gas |
| US4420344A (en) * | 1981-10-15 | 1983-12-13 | Texas Instruments Incorporated | CMOS Source/drain implant process without compensation of polysilicon doping |
| US4455738A (en) * | 1981-12-24 | 1984-06-26 | Texas Instruments Incorporated | Self-aligned gate method for making MESFET semiconductor |
| US4415383A (en) * | 1982-05-10 | 1983-11-15 | Northern Telecom Limited | Method of fabricating semiconductor devices using laser annealing |
| US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
| US4466179A (en) * | 1982-10-19 | 1984-08-21 | Harris Corporation | Method for providing polysilicon thin films of improved uniformity |
-
1984
- 1984-07-12 US US06/630,091 patent/US4561907A/en not_active Expired - Lifetime
-
1985
- 1985-07-12 JP JP60155346A patent/JPH0658895B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103377A (ja) * | 1982-12-03 | 1984-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658895B2 (ja) | 1994-08-03 |
| US4561907A (en) | 1985-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61105836A (ja) | 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 | |
| US5319245A (en) | Local interconnect for integrated circuits | |
| US5834817A (en) | Field effect transistor with a shaped gate electrode | |
| US5471080A (en) | Field effect transistor with a shaped gate electrode | |
| JPH0845875A (ja) | 半導体デバイスおよびその形成方法 | |
| EP0137701A1 (en) | Process for fabricating a semiconductor device including a barrier film | |
| JP3137557B2 (ja) | ゲート電極構造の製造方法 | |
| US5712181A (en) | Method for the formation of polycide gate in semiconductor device | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| US5162246A (en) | Selective germanium deposition on silicon and resulting structures | |
| JP3103063B2 (ja) | 金属ポリサイド構造の熱的安定性を改善する方法 | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| US20060154458A1 (en) | Method of forming ultra shallow junctions | |
| US5413943A (en) | Semiconductor device and method of manufacturing the same | |
| US5286678A (en) | Single step salicidation process | |
| KR100369969B1 (ko) | 반도체장치 제조방법 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| Kwong | Rapid thermal annealing of co-sputtered tantalum silicide films | |
| JPH07297394A (ja) | 半導体装置およびその製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JP3429567B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR950000657B1 (ko) | 반도체장치 및 제조방법 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 |