JP2833609B2 - 判定帰還形自動等化器 - Google Patents
判定帰還形自動等化器Info
- Publication number
- JP2833609B2 JP2833609B2 JP3233280A JP23328091A JP2833609B2 JP 2833609 B2 JP2833609 B2 JP 2833609B2 JP 3233280 A JP3233280 A JP 3233280A JP 23328091 A JP23328091 A JP 23328091A JP 2833609 B2 JP2833609 B2 JP 2833609B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- limit value
- value
- tap
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、判定帰還形自動等化
器、特にディジタル無線通信システムの復調装置におい
てフェージングによる伝送路上の符号間干渉や他無線シ
ステムからの干渉を自動的に除去するディジタル判定帰
還形自動等化器に関する。
器、特にディジタル無線通信システムの復調装置におい
てフェージングによる伝送路上の符号間干渉や他無線シ
ステムからの干渉を自動的に除去するディジタル判定帰
還形自動等化器に関する。
【０００２】
【従来の技術】ディジタル無線通信システムにおけるフ
ェージング補償手段の一つとして、ベースバンド型のト
ランスバーサルフィルタを用いた自動等化器が用いられ
る。中でも最小位相推移形フェージングに対する補償特
性に優れた等化器として、判定帰還形自動等化器が知ら
れている。この判定帰還形自動等化器は、例えばマグロ
ウヒル社から発行されたジョン・ジー・プロアキス（Ｊ
ｏｈｎ Ｇ． Ｐｒｏａｋｉｓ）著の「ディジタル通信
（ＤＩＧＩＴＡＬ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ）」
（第１版）の３８２〜３８６頁に詳細に述べられてい
る。
ェージング補償手段の一つとして、ベースバンド型のト
ランスバーサルフィルタを用いた自動等化器が用いられ
る。中でも最小位相推移形フェージングに対する補償特
性に優れた等化器として、判定帰還形自動等化器が知ら
れている。この判定帰還形自動等化器は、例えばマグロ
ウヒル社から発行されたジョン・ジー・プロアキス（Ｊ
ｏｈｎ Ｇ． Ｐｒｏａｋｉｓ）著の「ディジタル通信
（ＤＩＧＩＴＡＬ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ）」
（第１版）の３８２〜３８６頁に詳細に述べられてい
る。
【０００３】図２を参照して、従来の判定帰還形自動等
化器について説明する。従来の判定帰還形自動等化器
は、アナログ・ディジタル変換器（Ａ／Ｄ変換器）１１
と、トランスバーサルフィルタ１２と、判定器１３と、
差分回路１４と、制限値設定器１７とを有している。前
方ｍタップ、後方ｎタップのトランスバーサルフィルタ
として、本例では簡単のために、前方１タップと、主タ
ップと、後方１タップとを持つものを使用しているが、
タップ数に制限はない（ｍとｎとは互いに独立の自然数
である）。また、簡単のために、入力信号として一次元
のベースバンド信号を考えている。しかしながら、直交
多値変調信号を復調した場合に生じる同相および直交の
二次元の成分を持つベースバンド信号である場合も、本
等化器を組み合わせることにより、等化システムを簡単
に構成することができる。以後、このモデルを用いて、
判定帰還形自動等化器の動作を説明する。
化器について説明する。従来の判定帰還形自動等化器
は、アナログ・ディジタル変換器（Ａ／Ｄ変換器）１１
と、トランスバーサルフィルタ１２と、判定器１３と、
差分回路１４と、制限値設定器１７とを有している。前
方ｍタップ、後方ｎタップのトランスバーサルフィルタ
として、本例では簡単のために、前方１タップと、主タ
ップと、後方１タップとを持つものを使用しているが、
タップ数に制限はない（ｍとｎとは互いに独立の自然数
である）。また、簡単のために、入力信号として一次元
のベースバンド信号を考えている。しかしながら、直交
多値変調信号を復調した場合に生じる同相および直交の
二次元の成分を持つベースバンド信号である場合も、本
等化器を組み合わせることにより、等化システムを簡単
に構成することができる。以後、このモデルを用いて、
判定帰還形自動等化器の動作を説明する。
【０００４】復調器（図示せず）から入力端子１に供給
された力ベースバンド信号５１は、Ａ／Ｄ変換器１１で
標本・量子化され、２進信号列の等化前信号５２に変換
される。
された力ベースバンド信号５１は、Ａ／Ｄ変換器１１で
標本・量子化され、２進信号列の等化前信号５２に変換
される。
【０００５】トランスバーサルフィルタ１２は、前方タ
ップ２１と、主タップ２２と、後方タップ２３と、各タ
ップの出力を加算する加算器２４とにより構成されてい
る。主タップ２２を通過する主信号に対して、前方タッ
プ２１を用いて主タップ２２を通過する以前の信号（進
み波）による符号間干渉を除去し、後方タップ２３を用
いて主タップ２２を通過した以後の信号（遅れ波）によ
る符号間干渉を除去する。 前方タップ２１は、等化前
信号５２とタップ係数６８を積算する乗算器３４と、等
化前信号５２と誤差信号５５から瞬時相関値６６を計算
する相関器３１と、瞬時相関値６６を積分して時間平均
した相関値６７を計算する積分器３２と、相関値６７と
制限値信号５６とから相関値６７の絶対値に制限を与え
てタップ係数６８を決定する制限器３３と、次のタップ
入力への遅延時間を調整する遅延回路３５とから成る。
これらの回路により、前方タップ２１における主タップ
からの符号間干渉量であるタップ出力信号６３が求ま
る。
ップ２１と、主タップ２２と、後方タップ２３と、各タ
ップの出力を加算する加算器２４とにより構成されてい
る。主タップ２２を通過する主信号に対して、前方タッ
プ２１を用いて主タップ２２を通過する以前の信号（進
み波）による符号間干渉を除去し、後方タップ２３を用
いて主タップ２２を通過した以後の信号（遅れ波）によ
る符号間干渉を除去する。 前方タップ２１は、等化前
信号５２とタップ係数６８を積算する乗算器３４と、等
化前信号５２と誤差信号５５から瞬時相関値６６を計算
する相関器３１と、瞬時相関値６６を積分して時間平均
した相関値６７を計算する積分器３２と、相関値６７と
制限値信号５６とから相関値６７の絶対値に制限を与え
てタップ係数６８を決定する制限器３３と、次のタップ
入力への遅延時間を調整する遅延回路３５とから成る。
これらの回路により、前方タップ２１における主タップ
からの符号間干渉量であるタップ出力信号６３が求ま
る。
【０００６】主タップ２２は、同様の計算により、主タ
ップ２２を通過する主成分であるタップ出力信号６４を
演算する。後方タップ２３は、符号間干渉を計算するも
との信号として、判定信号５４を用いる。判定信号５４
は、加算器２４により符号間干渉がすでに除去されてい
るので、等化前信号を用いるよりも正しい符号間干渉量
が推定できる。後方タップ２３でも、前方タップ２１と
同様の演算により、タップ出力信号６５が求められる。
各タップの出力信号６３，６４，６５を加算器２４で集
めることにより、符号間干渉の除去された等化信号５３
が求まる。前方タップ２１をｍ個縦続連結すれば前方を
ｍタップに拡張でき、後方タップ２３をｎ個縦続連結す
れば後方をｎタップに拡張できる。
ップ２２を通過する主成分であるタップ出力信号６４を
演算する。後方タップ２３は、符号間干渉を計算するも
との信号として、判定信号５４を用いる。判定信号５４
は、加算器２４により符号間干渉がすでに除去されてい
るので、等化前信号を用いるよりも正しい符号間干渉量
が推定できる。後方タップ２３でも、前方タップ２１と
同様の演算により、タップ出力信号６５が求められる。
各タップの出力信号６３，６４，６５を加算器２４で集
めることにより、符号間干渉の除去された等化信号５３
が求まる。前方タップ２１をｍ個縦続連結すれば前方を
ｍタップに拡張でき、後方タップ２３をｎ個縦続連結す
れば後方をｎタップに拡張できる。
【０００７】相関器３１，３６，４１は、入力として、
等化前信号５２，６１、判定信号６２、誤差信号５５の
極性を表わす１ビットのみを用いてもよいし、２ビット
以上を用いてもよい。また、積分器３２，３７，４２と
しては、可逆カウンタを用いてもよいし、加算器を用い
てもよい。さらに、遅延回路２１としては、送信シンボ
ル間隔Ｔの遅延量のものを用いてもよいし、それ以外例
えばＴ／２の遅延量のものを用いてもよい。
等化前信号５２，６１、判定信号６２、誤差信号５５の
極性を表わす１ビットのみを用いてもよいし、２ビット
以上を用いてもよい。また、積分器３２，３７，４２と
しては、可逆カウンタを用いてもよいし、加算器を用い
てもよい。さらに、遅延回路２１としては、送信シンボ
ル間隔Ｔの遅延量のものを用いてもよいし、それ以外例
えばＴ／２の遅延量のものを用いてもよい。
【０００８】判定器１３は、等化信号５３を入力とし
て、送信データシンボルを推定し、判定信号５４を出力
する。この判定信号５４が端子２から出力される。
て、送信データシンボルを推定し、判定信号５４を出力
する。この判定信号５４が端子２から出力される。
【０００９】差分回路１４は、等化信号５３と判定信号
５４との差分を計算し、等化残差である誤差信号５５を
各タップの相関器３１，３６，４１に出力する。
５４との差分を計算し、等化残差である誤差信号５５を
各タップの相関器３１，３６，４１に出力する。
【００１０】制限値設定器１７は、各タップに対する制
限値を信号５６，５７，５８をトランスバーサルフィル
タ１２に出力する。タップ係数の絶対値に制限を与える
技術は、タップ係数の収束性を高めるために一般に用い
られている。以下にその必要性について説明する。
限値を信号５６，５７，５８をトランスバーサルフィル
タ１２に出力する。タップ係数の絶対値に制限を与える
技術は、タップ係数の収束性を高めるために一般に用い
られている。以下にその必要性について説明する。
【００１１】いま、トランスバーサルフィルタ１２のタ
ップ係数がフェージング補償のための最小であるかある
いは最適値の近傍にあり、符号間干渉成分を除去してい
る状態を、等化器の収束、それ以外の状態を等化器の発
散と定義する。
ップ係数がフェージング補償のための最小であるかある
いは最適値の近傍にあり、符号間干渉成分を除去してい
る状態を、等化器の収束、それ以外の状態を等化器の発
散と定義する。
【００１２】判定帰還形等化器は、先にも述べたよう
に、伝送路上に発生するフェージングによる符号間干渉
をトランスバーサルフィルタ１２により除去する働きを
持つ。トランスバーサルフィルタ１２のタップ係数は、
フェージングの大小に応じて決定される。ところで、適
応形自動等化器では、タップ係数の反復アルゴリズムに
より収束させる。このアルゴリズムは、まずタップ係数
の初期値を任意に与え、この状態で誤差信号５５が小さ
くなるようにタップ係数に微小量の修正を加える。この
動作を繰り返すことにより、タップ係数は最適値へと収
束する。ところで、初期状態での波形歪みが大きい場合
には、反復アルゴリズムによるタップ係数の最適値への
収束が不可能になったり、あるいは時間がかかることが
ある。これは、タップ係数の初期値が最適とかけ離れて
いることにより、フェージングによる符号間干渉に加え
て、トランスバーサルフィルタ１２による付加的な波形
歪みが生じるためである。そのため、従来の判定帰還形
自動等化器では、主タップを除く各タップ係数の絶対値
に１より小さい最大値制限を与え、主タップ以外のタッ
プのダイナミックレンジを主タップのそれよりも狭める
ことにより、先に述べた付加的な波形歪みを抑え、その
結果、等化器の収束性を高めている。
に、伝送路上に発生するフェージングによる符号間干渉
をトランスバーサルフィルタ１２により除去する働きを
持つ。トランスバーサルフィルタ１２のタップ係数は、
フェージングの大小に応じて決定される。ところで、適
応形自動等化器では、タップ係数の反復アルゴリズムに
より収束させる。このアルゴリズムは、まずタップ係数
の初期値を任意に与え、この状態で誤差信号５５が小さ
くなるようにタップ係数に微小量の修正を加える。この
動作を繰り返すことにより、タップ係数は最適値へと収
束する。ところで、初期状態での波形歪みが大きい場合
には、反復アルゴリズムによるタップ係数の最適値への
収束が不可能になったり、あるいは時間がかかることが
ある。これは、タップ係数の初期値が最適とかけ離れて
いることにより、フェージングによる符号間干渉に加え
て、トランスバーサルフィルタ１２による付加的な波形
歪みが生じるためである。そのため、従来の判定帰還形
自動等化器では、主タップを除く各タップ係数の絶対値
に１より小さい最大値制限を与え、主タップ以外のタッ
プのダイナミックレンジを主タップのそれよりも狭める
ことにより、先に述べた付加的な波形歪みを抑え、その
結果、等化器の収束性を高めている。
【００１３】制限値としては、例えば、ＮＴＴ研究実用
化報告第２３巻（１９７４年）第６号の１１４１頁によ
れば、±ｎタップの制限値は、１／(ｎ＋１)であたえら
れている。実用の等化器においても、主タップは１、±
１タップは、１／２、それ以外のタップは１／４の制限
値を与えている。制限値とフェージングとの関係は、制
限値が小さければ、それだけフェージングが小さい状態
での収束性に優れ、制限値が１を超えない範囲で大きけ
れば、それだけある程度フェージングが大きい状態での
収束性に優れるというトレードオフの関係にある。その
ため、１より小さい制限値は、通信路の状態によって様
々な値が考えられる。制限器は、図３に示すように、絶
対値が制限値を超えない入力信号はそのまま通過させ、
制限値を超えた信号は、入力値と同じ符号の制限値を出
力する入出力特性を有する。
化報告第２３巻（１９７４年）第６号の１１４１頁によ
れば、±ｎタップの制限値は、１／(ｎ＋１)であたえら
れている。実用の等化器においても、主タップは１、±
１タップは、１／２、それ以外のタップは１／４の制限
値を与えている。制限値とフェージングとの関係は、制
限値が小さければ、それだけフェージングが小さい状態
での収束性に優れ、制限値が１を超えない範囲で大きけ
れば、それだけある程度フェージングが大きい状態での
収束性に優れるというトレードオフの関係にある。その
ため、１より小さい制限値は、通信路の状態によって様
々な値が考えられる。制限器は、図３に示すように、絶
対値が制限値を超えない入力信号はそのまま通過させ、
制限値を超えた信号は、入力値と同じ符号の制限値を出
力する入出力特性を有する。
【００１４】
【発明が解決しようとする課題】上述した従来の判定帰
還形自動等化器は、トランスバーサルフィルタ１２のタ
ップ係数に制限値が与えられているため、大きなフェー
ジングによる符号間干渉が生じた場合には、それを除去
するためのタップ係数をとることができない。以下にフ
ェージングとタップ係数との関係を説明する。さらに上
述の欠点についても説明する。
還形自動等化器は、トランスバーサルフィルタ１２のタ
ップ係数に制限値が与えられているため、大きなフェー
ジングによる符号間干渉が生じた場合には、それを除去
するためのタップ係数をとることができない。以下にフ
ェージングとタップ係数との関係を説明する。さらに上
述の欠点についても説明する。
【００１５】図４に直接波と反射波（遅延波）の２波干
渉によって周波数選択性フェージングが発生した場合
の、３タップ形トランスバーサルフィルタ１２の各タッ
プ係数の絶対値を示す。図４（ａ）−（１），（ｂ）−
（１），（ｃ）−（１）は、主タップの制限値を１、主
タップを除く各タップの制限値を全て２とした場合を示
し、図４（ａ）−（２），（ｂ）−（２），（ｃ）−
（２）は主タップの制限値を１、±１タップの制限値を
１／２とした場合を示す。図４（ａ）は、フェージンン
グがない場合で、タップ係数の絶対値は主タップが１、
多のタップは０である。
渉によって周波数選択性フェージングが発生した場合
の、３タップ形トランスバーサルフィルタ１２の各タッ
プ係数の絶対値を示す。図４（ａ）−（１），（ｂ）−
（１），（ｃ）−（１）は、主タップの制限値を１、主
タップを除く各タップの制限値を全て２とした場合を示
し、図４（ａ）−（２），（ｂ）−（２），（ｃ）−
（２）は主タップの制限値を１、±１タップの制限値を
１／２とした場合を示す。図４（ａ）は、フェージンン
グがない場合で、タップ係数の絶対値は主タップが１、
多のタップは０である。
【００１６】次に、フェージングが発生すると、フェー
ジングが小さい場合には、必要なタップ係数の絶対値は
１／２より小さくてよいので、図４（ｂ）に示すよう
に、±１タップの制限値の違いによらず、どちらの場合
も同じタップ係数により符号間干渉を除去することが可
能である。
ジングが小さい場合には、必要なタップ係数の絶対値は
１／２より小さくてよいので、図４（ｂ）に示すよう
に、±１タップの制限値の違いによらず、どちらの場合
も同じタップ係数により符号間干渉を除去することが可
能である。
【００１７】フェージングが大きい場合には、必要なタ
ップ係数は１／２より大きくなる。そのため、±１タッ
プの制限値が２である図４（ｃ）−（１）の場合には充
分に符号間干渉を除去することができる。しかしなが
ら、±１タップの制限値が１／２である図４（ｃ）−
（２）の場合にはタップ係数値が最大値１／２で飽和し
てしまい、符号間干渉を充分に除去することができな
い。
ップ係数は１／２より大きくなる。そのため、±１タッ
プの制限値が２である図４（ｃ）−（１）の場合には充
分に符号間干渉を除去することができる。しかしなが
ら、±１タップの制限値が１／２である図４（ｃ）−
（２）の場合にはタップ係数値が最大値１／２で飽和し
てしまい、符号間干渉を充分に除去することができな
い。
【００１８】判定帰還形自動等化器は、特に最小位相推
移形フェージングの遅れ波による符号間干渉の補償に優
れている。このとき、後方タップに制限がなければ、タ
ップ係数が１を越える場合でも等化を続けることが知ら
れている。結局、タップ係数の最大値が１より小さい値
に制限されている従来の判定帰還形自動等化器では、大
きなフェージングによる符号間干渉を除去できない。
移形フェージングの遅れ波による符号間干渉の補償に優
れている。このとき、後方タップに制限がなければ、タ
ップ係数が１を越える場合でも等化を続けることが知ら
れている。結局、タップ係数の最大値が１より小さい値
に制限されている従来の判定帰還形自動等化器では、大
きなフェージングによる符号間干渉を除去できない。
【００１９】したがって、本発明の目的は、収束性を犠
牲にすることなく、良好なフェージング補償特性を発揮
できる判定帰還形自動等化器を提供することにある。
牲にすることなく、良好なフェージング補償特性を発揮
できる判定帰還形自動等化器を提供することにある。
【００２０】
【課題を解決するための手段】本発明による判定帰還形
自動等化器においては、各タップ係数が可変である。す
なわち、等化器が収束している状態ではタップ係数の制
限値を大きな第一の値に開放している。また、等化器が
発散している状態では、第一の値より小さな第二の値に
している。好ましくは、第一の値は、１より大きく１０
以下の値になるように、第二の値は１より小さい値とな
るように制御される。
自動等化器においては、各タップ係数が可変である。す
なわち、等化器が収束している状態ではタップ係数の制
限値を大きな第一の値に開放している。また、等化器が
発散している状態では、第一の値より小さな第二の値に
している。好ましくは、第一の値は、１より大きく１０
以下の値になるように、第二の値は１より小さい値とな
るように制御される。
【００２１】
【実施例】次に、本発明の一実施例を示した図面を参照
して、より詳細に説明する。
して、より詳細に説明する。
【００２２】図１を参照すると、本発明の一実施例によ
る判定帰還形自動等化器は、Ａ／Ｄ変換器１１と、トラ
ンスバーサルフィルタ１２と、判定器１３と、差分回路
１４と、同期外れ検出回路１５と、制限値制御回路１６
とを有している。この構成の内、同期外れ検出回路１５
および制限値制御回路１６とを除いては、先に説明した
従来例に用いられているものと同様である。入力端子１
に供給された入力信号の符号間干渉が除去され、出力端
子２から判定信号が送出される様子は、従来と同様であ
る。したがって、同じ構成および動作の部分の説明につ
いては省略する。
る判定帰還形自動等化器は、Ａ／Ｄ変換器１１と、トラ
ンスバーサルフィルタ１２と、判定器１３と、差分回路
１４と、同期外れ検出回路１５と、制限値制御回路１６
とを有している。この構成の内、同期外れ検出回路１５
および制限値制御回路１６とを除いては、先に説明した
従来例に用いられているものと同様である。入力端子１
に供給された入力信号の符号間干渉が除去され、出力端
子２から判定信号が送出される様子は、従来と同様であ
る。したがって、同じ構成および動作の部分の説明につ
いては省略する。
【００２３】等化器の同期外れを検出する方法の一つと
して、特開昭４８−１７６６１号公報に開示されている
同期外れ検出回路がある。この回路は、復調器の搬送波
再生制御に判定信号が用いられている場合に使用するこ
とができる。等化器が発散すれば、その出力である判定
信号５４も発散するためである。同期外れ検出回路１５
は、等化器の発散を検出して、制限値切替信号５９を出
力する。そのほか制限値切替信号５９としては、例えば
フレーム非同期信号、誤り率警報信号等の状況を監視し
て警報を発する信号を利用することもできる。
して、特開昭４８−１７６６１号公報に開示されている
同期外れ検出回路がある。この回路は、復調器の搬送波
再生制御に判定信号が用いられている場合に使用するこ
とができる。等化器が発散すれば、その出力である判定
信号５４も発散するためである。同期外れ検出回路１５
は、等化器の発散を検出して、制限値切替信号５９を出
力する。そのほか制限値切替信号５９としては、例えば
フレーム非同期信号、誤り率警報信号等の状況を監視し
て警報を発する信号を利用することもできる。
【００２４】制限値制御回路１６は、切替信号５９に基
づき、等化器の発散・収束に応じた各タップの係数制限
値５６，５７，５８を出力する。先に述べたように、発
散時に収束性を高めるためには、主タップ以外のタップ
係数は１より小さい方がよい。ところで、収束時にフェ
ージング補償特性を高めるためには、制限値は１より大
きい方がよい。そこで、制限値制御回路１６には、収束
状態における各タップ係数制限値（例えば、主タップは
１、±１タップは２）と発散状態における各タップ係数
制限値（例えば、主タップは１、±１タップは１／２）
を予め設定してある。
づき、等化器の発散・収束に応じた各タップの係数制限
値５６，５７，５８を出力する。先に述べたように、発
散時に収束性を高めるためには、主タップ以外のタップ
係数は１より小さい方がよい。ところで、収束時にフェ
ージング補償特性を高めるためには、制限値は１より大
きい方がよい。そこで、制限値制御回路１６には、収束
状態における各タップ係数制限値（例えば、主タップは
１、±１タップは２）と発散状態における各タップ係数
制限値（例えば、主タップは１、±１タップは１／２）
を予め設定してある。
【００２５】先にも述べたように、判定帰還形等化器で
は、後方タップ係数が主タップ係数よりも大きくなり、
タップ係数が１を越える場合でも等化を続ける。ところ
で、例えフェージングが大きくても、タップ係数が２を
越える状況では等化器は安定を保てない。すなわち、収
束時の係数が取り得る値の絶対値が２以下の値であり、
収束時の制限値としては１より大きく２以下の値を与え
ればよい。収束時の制限値としてタップ係数が取り得る
値の範囲外である２より大きい値を用いても構わない
が、回路規模が大きくなるだけでその効果はなく、実現
できる値としては１０程度まである。以上のことから、
収束時の制限値としては、１より大きく１０以下の値、
例えば２を設定してやればよい。
は、後方タップ係数が主タップ係数よりも大きくなり、
タップ係数が１を越える場合でも等化を続ける。ところ
で、例えフェージングが大きくても、タップ係数が２を
越える状況では等化器は安定を保てない。すなわち、収
束時の係数が取り得る値の絶対値が２以下の値であり、
収束時の制限値としては１より大きく２以下の値を与え
ればよい。収束時の制限値としてタップ係数が取り得る
値の範囲外である２より大きい値を用いても構わない
が、回路規模が大きくなるだけでその効果はなく、実現
できる値としては１０程度まである。以上のことから、
収束時の制限値としては、１より大きく１０以下の値、
例えば２を設定してやればよい。
【００２６】フェージングが非常に大きい場合や装置の
起動時には、本等化器は発散状態にある。同期外れ検出
回路１５は、このことを判断し、発散状態であることを
制限値切替信号５９により制限値制御回路１６に送出す
る。この信号を受けて、制限値制御回路１６は、予め設
定した発散状態用の制限値信号５６，５７，５８を制限
器３３，３８，４３に送出する。各タップの制限器２
２，３８，４３は、それぞれの制限値信号５６，５７，
５８にしたがいタップ係数６８，７１，７４に制限を与
える。予め設定される制限値を従来と同じ値とすれば、
本実施例による判定帰還形自動等化器は、従来と同じ収
束動作を行ない、収束特性も同じである。
起動時には、本等化器は発散状態にある。同期外れ検出
回路１５は、このことを判断し、発散状態であることを
制限値切替信号５９により制限値制御回路１６に送出す
る。この信号を受けて、制限値制御回路１６は、予め設
定した発散状態用の制限値信号５６，５７，５８を制限
器３３，３８，４３に送出する。各タップの制限器２
２，３８，４３は、それぞれの制限値信号５６，５７，
５８にしたがいタップ係数６８，７１，７４に制限を与
える。予め設定される制限値を従来と同じ値とすれば、
本実施例による判定帰還形自動等化器は、従来と同じ収
束動作を行ない、収束特性も同じである。
【００２７】一方、フェージングが小さくなり、本等化
器が収束状態にあると、同期外れ検出回路１５は、この
ことを判断し、収束状態であることを制限値切替信号５
９により制限値制御回路１６に送出する。以後、発散状
態と同様の動作により、各タップは予め設定した収束状
態用の制限値が与えられる。収束時における本等化器
は、各タップ係数の制限値が充分に大きな値を持ってい
るため、従来の等化器よりも大きなフェージングを補償
することができる。すなわち、符号間干渉を除去するこ
とができる。
器が収束状態にあると、同期外れ検出回路１５は、この
ことを判断し、収束状態であることを制限値切替信号５
９により制限値制御回路１６に送出する。以後、発散状
態と同様の動作により、各タップは予め設定した収束状
態用の制限値が与えられる。収束時における本等化器
は、各タップ係数の制限値が充分に大きな値を持ってい
るため、従来の等化器よりも大きなフェージングを補償
することができる。すなわち、符号間干渉を除去するこ
とができる。
【００２８】本等化器が、発散状態から収束状態に変化
した場合、制限値を瞬時に切替えると、制限器出力であ
るタップ係数に不連続が生じて充分な収束特性が得られ
ないことがある。そのため、制限値制御回路１６では、
収束状態となって制限値を大きくする場合には、段階的
に制限値を大きくする方法を採用している。逆に、発散
状態となった場合には、制限値を瞬時に小さくしても構
わない。
した場合、制限値を瞬時に切替えると、制限器出力であ
るタップ係数に不連続が生じて充分な収束特性が得られ
ないことがある。そのため、制限値制御回路１６では、
収束状態となって制限値を大きくする場合には、段階的
に制限値を大きくする方法を採用している。逆に、発散
状態となった場合には、制限値を瞬時に小さくしても構
わない。
【００２９】このような制限値制御回路の一例として、
制限値の最大値と最小値とを設定できる設定端子と、制
限値切替信号入力端子と、出力端子とを持つカウンタ回
路を用いることができる。制限値切替信号５９は、等化
器の収束状態用と、発散状態用との２極性を持つ。制限
値制御回路１６では、収束状態で発生する切替信号はセ
ット信号、発散状態で発生する切替信号はリセット信号
として扱われる。リセット信号がセット信号に切り替わ
ると、カウンタは設定した最小値からカウントアップを
始め、そのカウント値を出力する。セット信号が発生し
ている間はカウントアップを続ける。カウント値が設定
した最大値に達した時点でカウントが止まり、それ以後
はカウンタ出力が最大値のままとどまる。セット信号が
リセット信号に切り替わると、カウンタは即座に初期状
態になり最小値を出力する。リセット信号が発生してい
る間は、カウンタ出力は最小値のままである。
制限値の最大値と最小値とを設定できる設定端子と、制
限値切替信号入力端子と、出力端子とを持つカウンタ回
路を用いることができる。制限値切替信号５９は、等化
器の収束状態用と、発散状態用との２極性を持つ。制限
値制御回路１６では、収束状態で発生する切替信号はセ
ット信号、発散状態で発生する切替信号はリセット信号
として扱われる。リセット信号がセット信号に切り替わ
ると、カウンタは設定した最小値からカウントアップを
始め、そのカウント値を出力する。セット信号が発生し
ている間はカウントアップを続ける。カウント値が設定
した最大値に達した時点でカウントが止まり、それ以後
はカウンタ出力が最大値のままとどまる。セット信号が
リセット信号に切り替わると、カウンタは即座に初期状
態になり最小値を出力する。リセット信号が発生してい
る間は、カウンタ出力は最小値のままである。
【００３０】ここまで、一次元の判定帰還形自動等化器
について説明したが、同相および直交の二つの成分を持
つ二次元ベースバンド信号に適用する二次元の判定帰還
形自動等化器にも、本発明を適用することができる。
について説明したが、同相および直交の二つの成分を持
つ二次元ベースバンド信号に適用する二次元の判定帰還
形自動等化器にも、本発明を適用することができる。
【００３１】
【発明の効果】以上説明したように、本発明による判定
帰還形自動等化器においては、等化器が収束している間
はタップ係数の制限値を大きな値に開放するので、タッ
プ係数が最適値となり、トランスバーサルフィルタの持
つ最大限の能力を発揮して高いフェージング補償特性が
得られる。
帰還形自動等化器においては、等化器が収束している間
はタップ係数の制限値を大きな値に開放するので、タッ
プ係数が最適値となり、トランスバーサルフィルタの持
つ最大限の能力を発揮して高いフェージング補償特性が
得られる。
【００３２】また、等化器が発散している間は、従来と
同様にタップ係数の制限値を小さな値に絞っているの
で、その収束特性においても従来と同等の特性を持つ。
同様にタップ係数の制限値を小さな値に絞っているの
で、その収束特性においても従来と同等の特性を持つ。
【図１】本発明の一実施例による判定帰還形自動等化器
のブロック図である。
のブロック図である。
【図２】従来例による判定帰還形自動等化器のブロック
図である。
図である。
【図３】判定帰還形自動等化器に使用される制限器の入
出力特性を示す図である。
出力特性を示す図である。
【図４】フェージングの大きさによるトランスバーサル
フィルタのタップ係数の変化を示す図である。
フィルタのタップ係数の変化を示す図である。
１１ アナログ・ディジタル変換器（Ａ／Ｄ変換器） １２ トランスバーサルフィルタ １３ 判定器 １４ 差分回路 １５ 同期外れ検出回路 １６ 制限値制御回路 １７ 制限値設定器 ２１ 前方タップ ２２ 主タップ ２３ 後方タップ ２４ 加算器 ３１，３６，４１ 相関器 ３２，３７，４２ 積分器 ３３，３８，４３ 制限器 ３４，３９，４４ 乗算器 ３５，４０ 遅延回路 ５１ ベースバンド信号 ５２，６１ 等化前信号 ５３ 等化信号 ５４，６２ 判定信号 ５５ 誤差信号 ５６，５７，５８ 制限値信号 ５９ 制限値切替信号 ６３，６４，６５ タップ出力信号 ６６，６９，７２ 瞬時相関値 ６７，７０，７３ 相関値 ６８，７１，７４ タップ係数
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 3/00 - 3/18 H04B 7/005 H03H 15/00 - 21/00 H04L 25/00 - 25/03
Claims (3)
- 【請求項１】 ディジタル無線通信方式の復調装置に用
いられ、前記復調装置の復調器からのベースバンド信号
を自動等化し自動等化されたディジタル信号を出力する
判定帰還形自動等化器において、前記ベースバンド信号
を受けて、前記ベースバンド信号をディジタル形式の等
化前信号に変換するアナログ・ディジタル変換器と、前
記等化前信号と（ｍ＋１＋ｎ）個の制限値信号と誤差信
号と判定信号とを受けて等化信号を出力する前方ｍタッ
プと主タップと後方ｎタップとを含むトランスバーサル
フィルタと、前記判定帰還形等化器の発散を検出し制限
値切替信号を出力する同期外れ検出回路と、前記制限値
切替信号を受け前記（ｍ＋１＋ｎ）個の制限値信号を出
力する制限値制御回路と、前記等化信号を入力として前
記判定信号を出力する判定器と、前記等化信号と前記判
定信号との差分をとって前記誤差信号を出力する差分回
路とを有し、前記制限値信号を、前記判定信号が収束し
ている場合には大きな第一の値となるよう、前記判定信
号が発散している場合には前記第一の値より小さい第二
の値となるよう可変的に制御することを特徴とする判定
帰還形自動等化器。 - 【請求項２】 前記第一の値が１より大きく１０以下の
値で、前記第二の値が１より小さい値であることを特徴
とする請求項１記載の判定帰還形自動等化器。 - 【請求項３】 前記収束の状態になって前記制限値を大
きくする場合、前記制限値を段階的に大きくすることを
特徴とする請求項１または２の判定帰還形自動等化器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233280A JP2833609B2 (ja) | 1991-09-12 | 1991-09-12 | 判定帰還形自動等化器 |
| EP92308305A EP0532353B1 (en) | 1991-09-12 | 1992-09-11 | High-speed DFE with low residual fading |
| CA002078049A CA2078049C (en) | 1991-09-12 | 1992-09-11 | Decision-feedback equalizer capable of producing an equalized signal at a high speed without a remaining fading |
| DE69220741T DE69220741T2 (de) | 1991-09-12 | 1992-09-11 | Schneller entscheidungsrückgekoppelter Entzerrer mit niedrigem Restschwund |
| AU23547/92A AU649879B2 (en) | 1991-09-12 | 1992-09-11 | Decision-feedback equalizer capable of producing an equalized signal at a high speed without a remaining fading |
| US07/944,292 US5331663A (en) | 1991-09-12 | 1992-09-14 | Decision-feedback equalizer capable of producing an equalized signal at a high speed without a remaining fading |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233280A JP2833609B2 (ja) | 1991-09-12 | 1991-09-12 | 判定帰還形自動等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575498A JPH0575498A (ja) | 1993-03-26 |
| JP2833609B2 true JP2833609B2 (ja) | 1998-12-09 |
Family
ID=16952620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233280A Expired - Fee Related JP2833609B2 (ja) | 1991-09-12 | 1991-09-12 | 判定帰還形自動等化器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5331663A (ja) |
| EP (1) | EP0532353B1 (ja) |
| JP (1) | JP2833609B2 (ja) |
| AU (1) | AU649879B2 (ja) |
| CA (1) | CA2078049C (ja) |
| DE (1) | DE69220741T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2663820B2 (ja) * | 1992-12-28 | 1997-10-15 | 日本電気株式会社 | 判定帰還形等化器 |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| JPH0744473B2 (ja) * | 1993-02-02 | 1995-05-15 | 日本電気株式会社 | 復調システム |
| US5490169A (en) * | 1993-06-16 | 1996-02-06 | Universal Data Systems, Inc. | Decision feedback equalizer method and apparatus |
| JP3560138B2 (ja) | 1999-12-06 | 2004-09-02 | 松下電器産業株式会社 | 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム |
| JP3916480B2 (ja) | 2002-02-22 | 2007-05-16 | 松下電器産業株式会社 | デジタル復調装置および同期検出方法 |
| US7336749B2 (en) * | 2004-05-18 | 2008-02-26 | Rambus Inc. | Statistical margin test methods and circuits |
| US7408981B2 (en) | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
| US7590175B2 (en) | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| US8098723B2 (en) | 2006-01-12 | 2012-01-17 | Agere Systems Inc. | Receiver employing non-pilot reference channels for equalizing a received signal |
| US20080069197A1 (en) * | 2006-09-20 | 2008-03-20 | Agere Systems Inc. | Equalizer for equalizing multiple received versions of a signal |
| US20080075159A1 (en) * | 2006-09-21 | 2008-03-27 | Uwe Sontowski | Receiver having multiple stages of equalization with tap coefficient copying |
| JP4579897B2 (ja) * | 2006-12-22 | 2010-11-10 | パナソニック株式会社 | デジタル復調装置および同期検出方法 |
| US7813422B2 (en) * | 2007-02-23 | 2010-10-12 | Agere Systems Inc. | Adaptive equalizer with tap coefficient averaging |
| TWI693497B (zh) * | 2019-03-15 | 2020-05-11 | 新唐科技股份有限公司 | 數位穩壓系統及其控制方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741022A (en) * | 1980-08-26 | 1982-03-06 | Nec Corp | Automatic equalizer |
| DE3116266A1 (de) * | 1981-04-24 | 1982-11-11 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Verfahren zum entzerren eines datensignales |
| JPS5897916A (ja) * | 1981-12-07 | 1983-06-10 | Hitachi Ltd | 自動等化器制御方式 |
| JPS5962228A (ja) * | 1982-10-01 | 1984-04-09 | Nec Corp | 自動等化器 |
| JPS5992631A (ja) * | 1982-11-19 | 1984-05-28 | Fujitsu Ltd | タツプ重み係数制御方式 |
| JPH03154435A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 判定帰還形等化方式 |
| US5119401A (en) * | 1989-11-17 | 1992-06-02 | Nec Corporation | Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response |
| CA2050867A1 (en) * | 1990-09-10 | 1992-03-11 | Seiji Miyoshi | System for reproducing timing clock signal |
| JPH04259111A (ja) * | 1991-02-13 | 1992-09-14 | Oki Electric Ind Co Ltd | 適応等化器 |
| US5150379A (en) * | 1991-09-27 | 1992-09-22 | Hewlett-Packard Company | Signal processing system for adaptive equalization |
-
1991
- 1991-09-12 JP JP3233280A patent/JP2833609B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 DE DE69220741T patent/DE69220741T2/de not_active Expired - Fee Related
- 1992-09-11 AU AU23547/92A patent/AU649879B2/en not_active Ceased
- 1992-09-11 CA CA002078049A patent/CA2078049C/en not_active Expired - Fee Related
- 1992-09-11 EP EP92308305A patent/EP0532353B1/en not_active Expired - Lifetime
- 1992-09-14 US US07/944,292 patent/US5331663A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0532353B1 (en) | 1997-07-09 |
| CA2078049C (en) | 1996-07-23 |
| DE69220741T2 (de) | 1998-02-19 |
| AU2354792A (en) | 1993-03-18 |
| JPH0575498A (ja) | 1993-03-26 |
| AU649879B2 (en) | 1994-06-02 |
| CA2078049A1 (en) | 1993-03-13 |
| EP0532353A3 (en) | 1993-08-25 |
| DE69220741D1 (de) | 1997-08-14 |
| EP0532353A2 (en) | 1993-03-17 |
| US5331663A (en) | 1994-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833609B2 (ja) | 判定帰還形自動等化器 | |
| US5940442A (en) | High speed data receiver | |
| US6067319A (en) | Method for equalization of a quadrature amplitude modulated signal | |
| US6421381B1 (en) | Simplified equalizer for twisted pair channel | |
| CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
| US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
| US20070286315A1 (en) | Digital signal processor, receiver, corrector and methods for the same | |
| US7606301B2 (en) | Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization | |
| JPH06232774A (ja) | 復調システム | |
| US5661528A (en) | Apparatus and method for controlling operation of a high defination television adaptive equalizer | |
| US7561617B1 (en) | Channel monitoring and identification and performance monitoring in a flexible high speed signal processor engine | |
| EP0486049B1 (en) | Decision feedback equalizer | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| JP3251023B2 (ja) | 自動等化器 | |
| CN113572489A (zh) | 定时恢复装置、抖动减轻电路以及接收器装置 | |
| JP3099831B2 (ja) | 自動等化器 | |
| JP2616152B2 (ja) | 自動等化器 | |
| JP2611557B2 (ja) | 判定帰還形自動等化器 | |
| EP0390609B1 (en) | Adjacent channel interference canceller with means for minimizing intersymbol interference | |
| US7106818B2 (en) | Method and apparatus for timing recovery based on dispersion characterization and components therefor | |
| JP2503715B2 (ja) | 適応受信機 | |
| US6101219A (en) | Adaptive equaliser | |
| US5530721A (en) | Equalizer and terminal device for mobile communications | |
| JP3371256B2 (ja) | 自動等化器 | |
| JPH0738560B2 (ja) | 自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980902 |
|
| LAPS | Cancellation because of no payment of annual fees |