CN113572489A - 定时恢复装置、抖动减轻电路以及接收器装置 - Google Patents

定时恢复装置、抖动减轻电路以及接收器装置 Download PDF

Info

Publication number
CN113572489A
CN113572489A CN202110449409.1A CN202110449409A CN113572489A CN 113572489 A CN113572489 A CN 113572489A CN 202110449409 A CN202110449409 A CN 202110449409A CN 113572489 A CN113572489 A CN 113572489A
Authority
CN
China
Prior art keywords
jitter
circuit
timing
equalizer
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110449409.1A
Other languages
English (en)
Inventor
本杰明·史密斯
贾迈勒·里亚尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ying Fei Co
Inphi Corp
Original Assignee
Ying Fei Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ying Fei Co filed Critical Ying Fei Co
Publication of CN113572489A publication Critical patent/CN113572489A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及定时恢复装置、抖动减轻电路以及接收器装置。更具体地说，本发明的特定实施例提供了一种具有两级的定时恢复装置。第一级生成时钟信号，以对接收到的波形进行采样，并且第二级提供定时抖动减轻。第二级包括抖动减轻电路，该电路具有瞬时抖动估计函数的系数；此外还包括抖动估计跟踪环路，该环路由误差发生器、定时误差检测器以及环路滤波器组成，以用于补偿与时钟信号相关联的定时抖动。其它实施例也是存在的。

Description

定时恢复装置、抖动减轻电路以及接收器装置
技术领域
本发明涉及电路和通信。
背景技术
在过去的几十年里，通信网络的使用呈***式增长。在互联网的早期，流行的应用曾是仅限于电子邮件、公告栏以及大多数信息和基于文本的网页冲浪，传输的数据量一直比较少。现今，随着越来越多的人使用互联网进行媒体消费，互联网和移动应用程序需要大量的带宽来传输照片、视频、音乐以及其他多媒体文件。数据中心每小时往往需要传输和处理数百兆兆位的数据。由于对数据存储和数据传输的要求如此之高，现有的数据通信***需要改进用来满足这些需求。
定时恢复是接收器的重要组成部分。定时恢复涉及从接收数据中提取时钟频率；接收器处理接收数据的速率是基于提取的时钟频率。接收器的性能，取决于接收器的定时恢复机构的性能等等。过去，有许多传统的定时恢复设计，但它们都是不充分的。期望新的和改进的定时恢复方法以及***。
发明内容
本发明涉及电路和通信。更具体地说，本发明的特定实施例提供了一种具有两级的定时恢复装置。第一级调整时钟信号，并且第二级提供进一步的抖动减轻。第二级包括抖动减轻电路和抖动估计电路，以用来减小与时钟信号相关联的抖动。也存在其它实施例。
根据一个实施例，本发明提供了一种定时恢复装置，其包括第一级电路，第一级电路包括模数转换器(ADC)和均衡器。ADC被配置为使用恢复的时钟信号来数字化数据流。恢复的时钟信号由于定时抖动而受损，定时抖动在数字化的数据中引起抖动相关的符号间干扰(ISI)。均衡器被配置为基于ADC的输出提供均衡数据。该装置还包括第二级电路。该第二级电路包括耦接到该均衡器并且被配置成输出具有减小的抖动相关ISI的信号的抖动减轻电路。该第二级电路还包括抖动估计电路。该抖动估计电路包括误差发生器，误差发生器被配置为基于该输出信号和数据检测器信号生成误差信号。
根据另一个实施例，本发明提供一种用于定时恢复的抖动减轻电路。该电路包括抖动减轻电路，该抖动减轻电路耦接到均衡器并且被配置成生成具有减小的抖动相关ISI的输出信号。抖动减轻电路具有配置有多个抽头值的有限响应滤波器，这些抽头值取决于瞬时抖动的估计。该电路还包括抖动估计电路，抖动估计电路具有误差发生器，误差发生器被配置为基于该输出信号和数据检测器信号生成误差信号。该电路还包括定时误差检测器(TED)，其被配置为生成定时误差信号。该电路还包括环路滤波器，环路滤波器被配置为基于定时误差信号生成瞬时定时抖动的估计。
根据另一个实施例，本发明提供一种接收器装置，其包括用于接收数据流的接口。该装置还包括定时恢复模块，定时恢复模块包括第一级电路和第二级电路。第一级电路包括模数转换器(ADC)，模数转换器被配置为使用恢复的时钟信号来数字化数据流。恢复的时钟信号由于定时抖动而受损。该第一级电路还包括均衡器，均衡器被配置为基于ADC的输出提供均衡数据。第二级电路包括耦接到均衡器并且被配置成生成具有减小的定时抖动引起的ISI的输出信号的抖动减轻电路。
应当理解，本发明的实施例提供了许多优于常规技术的优点。根据本发明的定时恢复机构可以有效地补偿恢复时钟上的抖动。在各种实施例中，根据本发明的定时恢复机构扩展定时恢复带宽(例如，超过15MHz)而不增加接收器中其他组件的设计要求(例如，现有接收器组件的延迟)。在与第一级定时恢复电路结合实现的情况下，第二级定时恢复电路检测并且减小第一级定时恢复之后的残余抖动。
附图说明
图1是示出根据本发明实施例的通信***的简化图。
图2是示出根据本发明实施例的定时恢复装置200的简化框图。
图3是示出根据本发明实施例的用于定时恢复的抖动减轻机构300的简化框图。
图4A和图4B提供了示出根据本发明实施例的抖动减轻的精灵辅助(genie-aided)性能的曲线图。
图5A和图5B提供了图解说明根据本发明实施例的抖动减轻(利用FFE和DFE)的模拟性能的曲线图。
图6A和图6B提供了示出根据本发明实施例的抖动减轻(利用FFE)的模拟性能的曲线图。
图7是示出根据本发明实施例的两级定时恢复装置的简化框图。
图8是示出根据本发明实施例的两级定时恢复装置的简化框图。
具体实施方式
本发明涉及电路和通信。更具体地说，本发明的特定实施例提供了一种具有两级的定时恢复装置。第一级调整时钟信号，第二级通过增加总体定时恢复跟踪带宽提供进一步的抖动减轻。第二级包括抖动减轻电路、误差发生器、定时误差检测器以及跟踪环路滤波器，以用来减小与时钟信号相关联的抖动。也存在其它实施例。
图1是示出根据本发明实施例的通信***的简化图。图1仅为一个示例，不应对权利要求的范围造成不适当的限缩。本领域普通技术人员将认识到许多变化、替代和修改方案。通信***100包括发射器110、接收器120以及链路130。发射器110经由通信链路130向接收器120发送数据。接收器120包括采样器121、模数转换器(ADC)122、数字信号处理器(123)以及定时恢复模块124。应当理解，如图所示的接收器120仅提供示例，并且其包括附加组件(例如，接收器接口、均衡器、可变增益放大器、参考时钟等)并可以具有不同的配置。采样器121对经由通信链路130接收的模拟数据进行采样。如图所示，采样器121还连接到定时恢复模块124。ADC 122将采样的模拟数据转换为数字格式。DSP 123进一步处理所接收的数据——现在是由ADC 122转换后的数字格式。例如，DSP 123可以被配置为执行均衡、检测、纠错以及其他处理。DSP 123的输出被提供给定时恢复模块124，定时恢复模块124提取定时信息(例如，时钟信号)。作为示例，定时恢复模块124根据本发明的实施例来实现，并且定时恢复模块124包括允许高的性能水平的两个级。定时恢复模块124包括第一级电路和第二级电路。第一级电路被配置为调整时钟频率。第二级电路被配置为补偿时钟中的抖动。
由定时恢复模块124提取的定时信息对于数据处理是重要的，因为接收器120依赖于定时信息对接收的数据进行采样。无论链路130是有线的、无线的或光的，定时恢复都是必要的，并且定时恢复机构的性能直接影响数据通信和数据处理***的性能和可靠性。例如，串行器/解串行器(SerDes)、收发器、数据管理***以及其它设备用各种类型的定时恢复机构来实现。在一些实施例中，根据本发明的定时恢复机构被用在使用脉冲幅度调制(PAM)信令的通信***中。
数字定时恢复设计有很多考虑因素。数字定时恢复机构的性能主要取决于(或受限于)环路延迟和定时误差检测器的信噪比(SNR)。应当理解，本发明的实施例涉及这些机构并且还考虑了其他考虑因素。在某些情况下，定时恢复过程使得能够与不兼容的发射器进行可靠的通信。例如，不兼容发射器可能具有超出常规定时恢复环路的可实现带宽的抖动，并且为了解决该问题，需要改进抖动跟踪性能。另外，在关闭模拟采样电路处的定时的数字定时恢复方案中，减小环路延迟增加了功耗和/或减小了定时SNR。因此应当理解，在各种实施例中，本发明改进了定时恢复机构的可以用在许多应用中的各个方面。
图2是示出根据本发明实施例的定时恢复装置200的简化框图。该图仅为一个示例，其不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。作为示例，定时恢复装置200可以实现为图1中的块124。定时恢复装置200包括第一级电路210和第二级电路220。第一级电路210基于接收的样本生成恢复的时钟信号并且调整采样时钟频率。第二级电路220检测并且减轻定时抖动。
在定时恢复过程中，未跟踪的抖动引起与定时相位误差相关的符号间干扰(ISI)。虽然ISI可以通过有限脉冲响应(FIR)滤波器进行补偿，但抖动减轻电路的抽头幅度需要反映瞬时残余抖动，这意味着需要跟踪抖动。定时恢复装置200的第二级电路220补偿幅度小于1单位间隔(UI)峰到峰的残余抖动，并且抖动补偿效率随着定时相位误差的增加而降低。
定时恢复过程开始于由ADC 201接收和处理的采样数据。例如，采样数据由采样器(例如，图1中的采样器121，图2中未示出)基于接收的数据流生成。ADC 201通过在时钟频率(典型地，接收波特率)执行模数转换处理来数字化采样数据，该时钟频率由数控振荡器(DCO)206接收的定时校正信号调节。前馈均衡器(FFE)202使信道均衡。根据实现方式，也可以执行其他类型的均衡。
由FFE 202提供的均衡数据由检测器(DET)203处理，检测器(DET)203可以用不同类型的机构来实现。例如，DET 203可以使用限幅器(slicer)、判定反馈均衡器(DFE)、最大似然序列检测器(MLSD)和/或其它类型的机构来实现。在特定实施例中，DET 203由DFE实现，该DFE实现第一后置游标(post-cursor)抽头并且包括限幅器。基于MLSD的DET还可以通过限幅器等来实现。
如图所示，误差发生器(ErrGen)204使用FFE 202和DET 203两者的输出。对于ISI检测器(例如，DFE、MLSE)，误差发生器204使用来自DET 203的限幅器判定来从FFE输出中移除(取决于判定的)游标和ISI项。当DET 203仅用限幅器实现时，误差发生器204从FFE输出中移除取决于判定的游标贡献。
块205包括定时误差检测器(TED)和环路滤波器(LF)。TED使用误差发生器204以及DET 203的输出来生成采样过程是早或是晚的指示。LF对TED输出进行滤波，以便生成控制由DCO206生成的时钟的频率的信号。
除了其它方面，第一级电路210的性能还受到第一级电路210的环路延迟的限制。为了提供抖动跟踪带宽的改进，所实现的第二级电路220的延迟比第一级电路210的延迟小得多。例如，第一级电路210的延迟可以被描述为其组件(例如，ADC、FFE、DET、ErrGen、TED、LF以及DCO)的总延迟，该总延迟大于第二级电路220中组件的总延迟。由于第一级电路210的延迟限制，第一级电路210不能为某些应用提供足够的抖动跟踪带宽。应当理解，对延迟和精确度都进行了优化的第二级电路220在从第一级电路210去除残余定时抖动方面是有效的。
在某些实施例中，干扰和/或反射消除功能(未示出)与抖动减轻电路211集成到单个损害减轻块中。为了避免增加环路延迟，这些附加功能(例如干扰和反射消除)可以在抖动减轻电路之前(或与之并行)执行。
如图2所示，第一级电路210和第二级电路220之间的连接通过FFE202和抖动减轻电路211之间的连接来实现。更具体地，抖动减轻电路211使用FFE 202输出(即，均衡的采样数据)执行抖动减轻处理。在特定实施例中，抖动减轻电路211是由均衡器输出索引的查找表。第二级电路220包括抖动减轻电路211、DET 212、误差发生器213以及块214。在特定实施例中，块214被省略，并且块205的输出被用作抖动减轻电路211的输入。应当理解，块212-214可以类似于第一级210的对应块，但是它们是专门为第二级电路220实现的并且被配置成用于抖动减轻功能。第二级电路220的输出由DET 212提供。DET 212提供了改进的纠错性能，但是当包括在抖动跟踪控制环路中时，DET 212引入了额外的延迟。在一些实施例中，选择器215被配置为从DET 203中选择值，这些值可以用降低精确度的相对较小代价转换为增加的跟踪带宽和稳定性。在某些应用中，可以完全地绕过第二级电路220(例如，为了节省功率、减少延迟等)。例如，控制模块(图2中未示出)可以根据需要接通和关断第二级电路220。在各种实施例中，关断或绕过第二级电路220的条件包括功耗、抖动电平低于预定阈值等。
在图2中，误差发生器213除了接收来自DET 203或DET 212的输入之外，还接收来自抖动减轻电路211的输入。当误差发生器213被配置为接收来自DET 203的输入时，抖动跟踪环路延迟被最小化，这增加了第二级220的可实现的抖动跟踪带宽。下面将进一步详细描述误差发生器213的特定功能和配置。
图3是示出根据本发明实施例的用于定时恢复的抖动减轻机构300的简化框图。该图仅是一个示例，其不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。作为示例，抖动减轻机构300被实现为定时恢复装置200的第二级电路220。
抖动减轻机构300包括抖动估计电路311和抖动减轻电路309，抖动减轻电路309从图2展开以提供示例性实现。抖动减轻电路309包括FIR滤波器的7-抽头线性化实现，抽头幅度取决于瞬时抖动的估计。三个后置游标抽头和三个前置游标抽头具有固定的系数乘法器(即，α-3到α3)，并且它们的求和的输出由节点305处的瞬时抖动θ[l]的估计值缩放，使得有效的非游标FIR抽头权重为αi·θ[1]。为了考虑均衡响应中非零第一后置游标的贡献，节点306将DFE抽头幅度β乘以延迟的求和节点输出。游标抽头是单位增益，并且游标输入与节点305的输出组合以生成抖动减轻的输出。游标抽头的输入是FFE输出。取决于应用，非游标抽头的输入是FFE输出或是第一级检测器输出。取决于实施方式，滤波器309中的抽头数量可以变化。抽头的数量影响功耗和性能等等。在该示例性实现方式中，抖动跟踪环路只需要在节点305(其以θ来实现倍增)处闭合，从而有助于低环路延迟。
在某些实施例中，随着信道的***损耗减小，使用较少的抽头(例如，三个或五个抽头)。在启动时，可以基于FFE和DFE系数来选择系数集。如图所示，误差发生器301接收在节点308处计算的值。节点308提供抖动减轻电路309的输出r[l]，该输出r[l]是线310处提供的值与节点305的值之间的差。此外，误差发生器301还使用DET块的输出作为自身的输入，该DET块可以是第二级DET(例如，图2中的块212)或第一级DET(例如，图2中的块203)。例如，在仅FFE模式下操作时(即，DET为PAM限幅器；β＝0)，误差发生器的输出e[l]为：
e[l]＝r[l]-d[l]
其中r[l]是抖动减轻FIR的输出，并且d[l]是对应于DET输出的PAM电平。否则，当β≠0时，误差发生器301的输出e[l]为：
e[l]＝r[l]-(d[l]+β·d[l-1])
如图所示，误差发生器301的输出e[l]在块302处被处理，块302包括TED和LF。块302耦接到选择器303，选择器303在节点304处的值和DET信号d[l]之间进行选择。取决于实现方式，在第二级中使用的TED(例如，图2中的框214)不需要与在第一级中使用的TED(例如，图2中的框205)的类型相同。块302中的TED可以以各种方式来实现，例如迫零(ZF)TED和最小均方误差(MMSE)TED。迫零TED的输出T[l]可以被描述为：
T[l]＝e[l]·(d[l+1]-d[l-1])
其中，d[l]是对应于DET的PAM电平。
MMSE TED的输出T[l]——其中e[l]为误差发生器的输出，w[l]为来自抖动减轻FIR滤波器的非游标抽头的输出(正好在乘以θ之前)——为：
T[l]＝e[l]·w[l]
环路滤波器(LF)与TED一起作为块302的一部分实现。在各种实施例中，环路滤波器输出θ是TED输出的某些函数q(·)的积分：
θ[l]＝θ[l-1]+μ·q(T(l))
例如，LF使用比例控制器实现，并且LF输出为：
θ[l]＝θ[l-1]+kP·T(l)
作为另一个示例，LF使用比例积分控制器实现，并且LF的输出为：
θ[l]＝θ[l-1]+μ·(T(l)+U[l])
其中U[l]＝U[l-1]+μI·T(l)
影响总体抖动减轻性能的主要因素有两个。第一个是抖动跟踪控制环路，即，θ[l]跟踪残余定时抖动的能力。第二个是抖动补偿数据路径均衡器，其确定抖动减轻FIR滤波器补偿由定时抖动引起的残余ISI的能力。
图4A和图4B提供了示出根据本发明实施例的抖动减轻的精灵辅助性能的曲线图。该图仅仅是一个示例，其不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。精灵辅助性能假设残余定时抖动是静态的但完全已知(例如精灵辅助抖动跟踪控制环路)。随着***损耗(IL)增加，缺乏抖动补偿时的惩罚会增加，但是带有补偿的惩罚会减少。图4A示出了采用FFE和DFE的PAM4配置的性能。图4B示出了带有FFE的PAM4配置的性能。
图5A和图5B提供了示出根据本发明实施例的抖动减轻(利用FFE和DFE)的模拟性能的曲线图。该图仅是一个示例，不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。该模拟对应于18MHz时3dB抖动抑制和小于2.6dB的峰值(27MHz之前为零峰值)的条件。对于8MHz处的SJ＝0.2UI峰到峰(p2p)，相对于基线SNR的劣化小于0.75dB。图5A示出了抖动误差传递函数。图5B示出了基于SER的PAM4SNR。为了比较图5B中的三个曲线图，曲线图501对应于SJ＝0UI p2p，并且Kp＝0；曲线图502对应于SJ＝0.2UI p2p，Kp＝0；并且曲线图503对应于SJ＝0.2UI p2p，伴随7-抽头抖动FIR。
图6A和图6B提供了示出根据本发明实施例的抖动减轻(利用FFE)的模拟性能的曲线图。该图仅仅是一个示例，其不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。该模拟对应于16.5MHz时的3dB抖动抑制，峰值小于1.9dB(27MHz之前为零峰值)。对于SJ＝0.2UI p2p@8MHz，相对于基线信噪比的劣化小于0.6dB。图6A示出了以dB测量的抖动误差传递函数。图6B示出了基于SER的PAM4 SNR(单位为dB)。为了比较图6B中的三个曲线图，曲线图601对应于SJ＝0UI p2p，并且Kp＝0；曲线图602对应于SJ＝0.2UI p2p，Kp＝0；曲线图603对应于SJ＝0.2UI p2p，伴随3-抽头抖动FIR。
除了性能优势之外，如曲线图所示，根据本发明的定时恢复机构还提供了实施优势。例如，抖动减轻电路和定时恢复装置的第二级可以被配置为模块化实现，从而允许它们被合并到各种***和设备中。在各种实现中，根据本发明的定时恢复机构将定时恢复带宽扩展到超过15MHz，而无需增加接收器中其他元件的设计要求(例如，现有接收器元件的延迟)。与第一级定时恢复结合实施的情况下，第二级定时恢复检测第一级定时恢复之后的残余抖动。为了获得最优的总体性能，相对于第二级的峰值和带宽优化第一级的峰值和带宽。
图7是示出根据本发明实施例的两级定时恢复装置的简化框图。该图仅是一个示例，不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。定时恢复装置700包括ADC701，其以定时恢复电路706提供的恢复时钟频率对接收的数据信号进行数字化。数字化的数据由均衡器702均衡。定时恢复电路702通过处理均衡器提供的均衡数据来确定恢复时钟频率。定时恢复电路706能够调整时钟频率并且提供有限的抖动减小，但定时恢复电路706的带宽受到定时恢复电路706的延迟等等的限制。作为示例，定时恢复电路706包括诸如DCO、TED、LF、误差发生器和/或检测器的组件。抖动减轻电路703使用由抖动估计电路705提供的误差估计来处理由均衡器702提供的均衡数字数据并且减少抖动。例如，抖动估计电路705可以用检测器、误差发生器、TED、LF和/或其它组件来实现。抖动估计电路705的一个或多个组件可以与定时恢复电路706共享。在一些实施例中，抖动估计电路705不具有它自己的检测器或TED，而是使用定时恢复电路的检测器或TED的输出。例如，可以使用FIR滤波器来实现抖动减轻电路703。在某些实施例中，抖动减轻电路703包括由均衡器702的输出索引的查找表。抖动减轻电路703的输出由均衡器704均衡，均衡器704提供接收器输出(RX输出)。
图8是示出根据本发明实施例的两级定时恢复装置的简化框图。该图仅仅是一个示例，不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。该图仅仅是一个示例，不应对权利要求的范围造成不适当的限缩。本领域普通技术人员会认识到许多变化、替代和修改方案。定时恢复装置800包括ADC 801，ADC801以定时恢复电路806提供的恢复时钟频率对接收的数据信号进行数字化。数字化的数据由均衡器803均衡。例如，均衡器803用FFE实现。定时恢复电路802通过处理均衡器提供的均衡数据来确定恢复的时钟频率。定时恢复电路802能够调整时钟频率并且提供有限的抖动减小，但定时恢复电路802的带宽受到定时恢复电路802的延迟等等的限制。作为示例，定时恢复电路802包括诸如DCO、TED、LF、误差发生器和/或检测器的组件。例如，检测器804可以实现为定时恢复电路802的一部分。抖动减轻电路805处理由均衡器803提供的均衡的数字数据并减少抖动。误差发生器807在检测器804和检测器806之间选择作为其输入以生成误差信号，该误差信号由块808用于生成定时误差信号。块808包括TED和LF。例如，可以使用FIR滤波器来实现抖动减轻电路805。在某些实施例中，抖动减轻电路805包括由均衡器803的输出索引的查找表。如图所示，定时恢复装置800的输出(RX输出)耦接到检测器806的输出。

Claims (20)

1.一种定时恢复装置，包括：
第一级电路，包括模数转换器ADC和均衡器，所述ADC被配置为使用由恢复的时钟信号触发的采样器来数字化数据流，所述恢复的时钟信号被残余定时抖动损害，所述均衡器被配置为基于所述ADC的输出来提供均衡数据；以及
第二级电路，包括：
抖动减轻电路，耦接到所述均衡器并且被配置为补偿均衡器输出中由定时抖动引起的符号间干扰ISI，所述抖动减轻电路具有与所述残余定时抖动的估计相关联的系数；
抖动估计电路，被配置为确定所述残余定时抖动。
2.根据权利要求1所述的装置，其中，所述抖动估计电路包括：
误差发生器，被配置为至少基于检测器输出信号生成误差信号；
定时误差检测器TED，被配置为至少基于所述误差信号生成定时误差信号；
环路滤波器，被配置为基于滤波后的定时误差信号生成所述残余定时抖动的估计，所述滤波后的定时误差信号由所述抖动减轻电路使用。
3.根据权利要求2所述的装置，其中，所述定时误差检测器包括迫零TED。
4.根据权利要求1所述的装置，其中，所述均衡器包括前馈均衡器。
5.根据权利要求1所述的装置，其中，所述第一级电路还包括检测器，所述检测器被配置成生成检测器输出信号。
6.根据权利要求1所述的装置，其中：
所述第一级电路还包括第一检测器，所述第一检测器耦接到所述均衡器以处理所述均衡数据；
所述第二级电路还包括第二检测器，所述第二检测器被配置为处理所述抖动减轻电路的输出信号。
7.根据权利要求2所述的装置，其中，所述误差发生器被配置成基于所述抖动减轻电路的输出信号和所述检测器输出信号来生成误差信号。
8.根据权利要求1所述的装置，其中，所述抖动减轻电路包括有限脉冲响应滤波器。
9.根据权利要求1所述的装置，其中，所述抖动减轻电路包括由所述均衡器输出索引的查找表。
10.一种用于定时恢复的抖动减轻电路，所述电路包括：
抖动减轻电路，耦接到均衡器以补偿均衡器输出中由定时抖动引起的符号间干扰ISI，所述抖动减轻电路包括具有抽头的有限脉冲响应滤波器，所述抽头取决于残余定时抖动的估计，所述残余定时抖动的所述估计由抖动跟踪环路提供；
误差发生器，被配置为基于所述抖动减轻电路的输出信号和数据检测器的输出信号生成误差信号；
定时误差检测器TED，被配置为生成定时误差信号；以及
环路滤波器，被配置为基于定时误差信号生成所述残余定时抖动的估计。
11.根据权利要求10所述的电路，还包括检测器，所述检测器用于生成所述检测器的输出信号。
12.根据权利要求10所述的电路，其中，所述抖动减轻电路耦接到具有集成定时恢复电路的接收器。
13.根据权利要求10所述的电路，其中，所述抖动减轻电路处理来自具有集成定时恢复电路的接收器的前馈均衡器的输出。
14.根据权利要求10所述的电路，其中，所述误差发生器从具有集成定时恢复电路的接收器的数据检测器接收所述数据检测器的信号。
15.根据权利要求10所述的电路，其中，所述均衡器包括前馈均衡器。
16.根据权利要求10所述的电路，还包括耦接到所述TED的选择器，所述选择器耦接到所述抖动减轻电路的中间输出和数据检测器的信号。
17.一种接收器装置，包括：
用于接收数据流的接口；以及
定时恢复模块，包括第一级电路和第二级电路；
其中：
所述第一级电路包括：
模数转换器ADC，被配置为使用恢复的时钟信号来数字化所述数据流，所述恢复的时钟信号被残余定时抖动损害，
均衡器，被配置为基于所述ADC的输出提供均衡数据；并且
所述第二级电路包括：抖动减轻电路，所述抖动减轻电路耦接到所述均衡器并被配置成补偿均衡器输出中由定时抖动引起的符号间干扰ISI，所述抖动减轻电路包括具有抽头的有限脉冲响应滤波器，所述抽头取决于所述残余定时抖动的估计，所述残余定时抖动的所述估计由抖动跟踪环路提供。
18.根据权利要求17所述的装置，其中，所述第二级电路还包括被配置成处理数字化的所述数据流的数字信号处理器DSP。
19.根据权利要求17所述的装置，还包括采样器，所述采样器被配置成对所述数据流进行同步采样。
20.根据权利要求17所述的装置，其中，所述数据流与脉冲幅度调制格式相关联。
CN202110449409.1A 2020-04-28 2021-04-25 定时恢复装置、抖动减轻电路以及接收器装置 Pending CN113572489A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/860,403 US11239991B2 (en) 2020-04-28 2020-04-28 Systems and methods for timing recovery with bandwidth extension
US16/860,403 2020-04-28

Publications (1)

Publication Number Publication Date
CN113572489A true CN113572489A (zh) 2021-10-29

Family

ID=78161322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449409.1A Pending CN113572489A (zh) 2020-04-28 2021-04-25 定时恢复装置、抖动减轻电路以及接收器装置

Country Status (2)

Country Link
US (2) US11239991B2 (zh)
CN (1) CN113572489A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098483A1 (zh) * 2021-12-01 2023-06-08 中兴通讯股份有限公司 信号接收方法、装置、电子设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239991B2 (en) * 2020-04-28 2022-02-01 Marvell Asia Pte, Ltd. Systems and methods for timing recovery with bandwidth extension
US11588667B2 (en) * 2020-09-02 2023-02-21 Texas Instruments Incorporated Symbol and timing recovery apparatus and related methods
US11689395B2 (en) * 2021-10-12 2023-06-27 Avago Technologies International Sales Pte. Limited Efficient architecture for high-performance DSP-based SERDES

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189684A (en) * 1989-06-13 1993-02-23 Fujitsu Limited Line signal deterioration removing systems
CN1852278A (zh) * 2006-04-24 2006-10-25 上海交通大学 与nr解码结合的相位跟踪环路
CN1878028A (zh) * 2006-04-24 2006-12-13 上海交通大学 适用于数字电视地面广播的载波跟踪环路
US20100054318A1 (en) * 2008-08-27 2010-03-04 Ying-Ren Chien Timing Error Detector and Method Thereof
US20120076508A1 (en) * 2010-09-24 2012-03-29 Amir Mezer Jitter reduction of electrical signals from limiting optical modules
CN105242127A (zh) * 2014-07-03 2016-01-13 英特尔公司 用于抖动均衡和相位误差检测的装置、方法和***
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路
CN106253895A (zh) * 2015-06-11 2016-12-21 赛灵思公司 用于低功率应用的波特率时钟数据恢复电路和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496161B2 (en) * 2003-10-14 2009-02-24 Realtek Semiconductor Corporation Adaptive equalization system for a signal receiver
WO2009123372A1 (en) * 2008-04-04 2009-10-08 Snu Industry Foundation Clock and data recovery circuit with eliminating data-dependent jitters
US10382047B1 (en) * 2018-06-01 2019-08-13 Ali Corporation Optimum phase searching system and method thereof in ethernet physical layer
CN113875200A (zh) * 2019-03-20 2021-12-31 麦克姆技术解决方案控股有限公司 用于抖动缓解的快速均衡
US11239991B2 (en) * 2020-04-28 2022-02-01 Marvell Asia Pte, Ltd. Systems and methods for timing recovery with bandwidth extension

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189684A (en) * 1989-06-13 1993-02-23 Fujitsu Limited Line signal deterioration removing systems
CN1852278A (zh) * 2006-04-24 2006-10-25 上海交通大学 与nr解码结合的相位跟踪环路
CN1878028A (zh) * 2006-04-24 2006-12-13 上海交通大学 适用于数字电视地面广播的载波跟踪环路
US20100054318A1 (en) * 2008-08-27 2010-03-04 Ying-Ren Chien Timing Error Detector and Method Thereof
US8218612B2 (en) * 2008-08-27 2012-07-10 National Taiwan University Timing error detector and method thereof
US20120076508A1 (en) * 2010-09-24 2012-03-29 Amir Mezer Jitter reduction of electrical signals from limiting optical modules
CN105242127A (zh) * 2014-07-03 2016-01-13 英特尔公司 用于抖动均衡和相位误差检测的装置、方法和***
CN106253895A (zh) * 2015-06-11 2016-12-21 赛灵思公司 用于低功率应用的波特率时钟数据恢复电路和方法
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098483A1 (zh) * 2021-12-01 2023-06-08 中兴通讯股份有限公司 信号接收方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US11239991B2 (en) 2022-02-01
US11831747B2 (en) 2023-11-28
US20220158815A1 (en) 2022-05-19
US20210336761A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
US11398933B2 (en) Multi-tap decision feed-forward equalizer with precursor and postcursor taps
US9455848B1 (en) DFE-skewed CDR circuit
US8837626B2 (en) Conditional adaptation of linear filters in a system having nonlinearity
CN113572489A (zh) 定时恢复装置、抖动减轻电路以及接收器装置
US7616686B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US20070286315A1 (en) Digital signal processor, receiver, corrector and methods for the same
US8325793B2 (en) Precursor ISI cancellation using adaptation of negative gain linear equalizer
US9313017B1 (en) Baud-rate CDR circuit and method for low power applications
US7177352B1 (en) Pre-cursor inter-symbol interference cancellation
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
US8743945B2 (en) Shift register based downsampled floating tap decision feedback equalization
US8731040B2 (en) Adapting transfer functions of continuous-time equalizers
US7242712B1 (en) Decision feedback equalizer (DFE) for jitter reduction
US7330508B2 (en) Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
US8467440B2 (en) Compensated phase detector for generating one or more clock signals using DFE detected data in a receiver
US7440497B2 (en) Serial data link using decision feedback equalization
US7606301B2 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
US11962441B2 (en) Multi-tap decision feed-forward equalizer with precursor and postcursor taps
US6614842B1 (en) FIR filter architecture for 100Base-TX receiver
US20150256364A1 (en) Group delay based back channel post cursor adaptation
US11240075B2 (en) SerDes receiver with optimized CDR pulse shaping
US7545861B2 (en) Timing recovery circuit and timing recovery method
JPH10326457A (ja) 自動等化システム
WO2006025212A1 (ja) クロック再生回路
US10938604B2 (en) Receiver supporting multiple data rates with fast equalization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination