JP2822734B2 - ノイズシェイパ - Google Patents
ノイズシェイパInfo
- Publication number
- JP2822734B2 JP2822734B2 JP3315882A JP31588291A JP2822734B2 JP 2822734 B2 JP2822734 B2 JP 2822734B2 JP 3315882 A JP3315882 A JP 3315882A JP 31588291 A JP31588291 A JP 31588291A JP 2822734 B2 JP2822734 B2 JP 2822734B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- integration
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は特に入力信号が無信号の
時は出力信号も零になり、低周波数領域に雑音を生じな
いノイズシェイパに関する。
時は出力信号も零になり、低周波数領域に雑音を生じな
いノイズシェイパに関する。
【０００２】
【従来の技術】従来の３値を出力とするノイズシェイパ
は、例えば図６に示す様な構成になっている。即ち、第
１及び第２の積分器Ｓ１，Ｓ２と、第２の積分器の出力
を入力とし、３値の信号を出力とする量子化器Ｃと、量
子化器の出力を第１及び第２の積分器Ｓ１，Ｓ２に帰還
する遅延器Ｄを有する帰還回路とで構成されている。第
１の積分器Ｓ１の出力は増幅器Ａで２倍に増幅された遅
延器Ｄの出力と減算されて第２の積分器に入力されてい
る。また、積分器はディジタル回路によって構成され、
図７に示す回路によって実現されている。
は、例えば図６に示す様な構成になっている。即ち、第
１及び第２の積分器Ｓ１，Ｓ２と、第２の積分器の出力
を入力とし、３値の信号を出力とする量子化器Ｃと、量
子化器の出力を第１及び第２の積分器Ｓ１，Ｓ２に帰還
する遅延器Ｄを有する帰還回路とで構成されている。第
１の積分器Ｓ１の出力は増幅器Ａで２倍に増幅された遅
延器Ｄの出力と減算されて第２の積分器に入力されてい
る。また、積分器はディジタル回路によって構成され、
図７に示す回路によって実現されている。
【０００３】次に、図６を用いて従来のノイズシェイパ
の動作を説明する。第１段目の積分器Ｓ１には、遅延器
Ｄで遅延された量子化器Ｃの出力信号と入力信号との差
信号が入力され積分される。また、第１段目の積分器Ｓ
１の出力信号と遅延器Ｄで遅延された量子化器Ｃの出力
信号の２倍との差信号が、第２段目の積分器Ｓ２に入力
され積分される。第２段目の積分器Ｓ２の出力は、量子
化器Ｃに入力される。この時、＋１／２より大きい時は
出力は＋１に、−１／２から＋１／２の間場合は０が、
また−１／２よりも小さい時は−１が出力される。この
様な構成を持つ事によって、量子化器Ｃで発生する量子
化雑音をＱとすると、ノイズシェイパ入力信号Ｘと出力
信号Ｙの間には次式に示す関係がある。
の動作を説明する。第１段目の積分器Ｓ１には、遅延器
Ｄで遅延された量子化器Ｃの出力信号と入力信号との差
信号が入力され積分される。また、第１段目の積分器Ｓ
１の出力信号と遅延器Ｄで遅延された量子化器Ｃの出力
信号の２倍との差信号が、第２段目の積分器Ｓ２に入力
され積分される。第２段目の積分器Ｓ２の出力は、量子
化器Ｃに入力される。この時、＋１／２より大きい時は
出力は＋１に、−１／２から＋１／２の間場合は０が、
また−１／２よりも小さい時は−１が出力される。この
様な構成を持つ事によって、量子化器Ｃで発生する量子
化雑音をＱとすると、ノイズシェイパ入力信号Ｘと出力
信号Ｙの間には次式に示す関係がある。
【０００４】 Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ-1）2 ・Ｑ（Ｚ） …… （１） 従って、ノイズシェイパの出力スペクトラムは、ノイズ
シェイパの入力に量子化雑音を２階微分した信号を重畳
したスペクトラムを有する事になる。即ち、量子化雑音
が高周波領域にシェイピングされて重畳されるため、信
号帯域内における雑音総和を大幅に減少する。
シェイパの入力に量子化雑音を２階微分した信号を重畳
したスペクトラムを有する事になる。即ち、量子化雑音
が高周波領域にシェイピングされて重畳されるため、信
号帯域内における雑音総和を大幅に減少する。
【０００５】ところで、このノイズシェイパに無信号が
入力された場合を考える。図７に示すように積分器Ｓ
１，Ｓ２を構成する遅延器Ｄ１，Ｄ２のデータが、初期
状態で零であると出力信号は零になる事は明らかであ
る。一方、積分器Ｓ１，Ｓ２を構成する遅延器Ｄ１，Ｄ
２のデータが初期状態で零ではなく、例えば第１段目の
積分器Ｓ１の初期値が０．５であると仮定する。この
時、ノイズシェイパの出力は、＋１及び−１を繰り返
し、零にはならない。また、第１段目の積分器Ｓ１の初
期値が０．５よりも小さく、例えば０．１の場合は、＋
１、−１、８回連続零、＋１、−１、８回連続零・・を
定常的に繰り返す。これらの事から、第１段目の積分器
Ｓ１の初期値が零ではない場合、ノイズシェイパの出力
は零にはならない事がわかる。また、第１段目の積分器
Ｓ１の初期値が小さい程、＋１、−１の次に続く０の回
数が増え、従って、出力に含まれるスペクトラムに低周
波成分が現われる。
入力された場合を考える。図７に示すように積分器Ｓ
１，Ｓ２を構成する遅延器Ｄ１，Ｄ２のデータが、初期
状態で零であると出力信号は零になる事は明らかであ
る。一方、積分器Ｓ１，Ｓ２を構成する遅延器Ｄ１，Ｄ
２のデータが初期状態で零ではなく、例えば第１段目の
積分器Ｓ１の初期値が０．５であると仮定する。この
時、ノイズシェイパの出力は、＋１及び−１を繰り返
し、零にはならない。また、第１段目の積分器Ｓ１の初
期値が０．５よりも小さく、例えば０．１の場合は、＋
１、−１、８回連続零、＋１、−１、８回連続零・・を
定常的に繰り返す。これらの事から、第１段目の積分器
Ｓ１の初期値が零ではない場合、ノイズシェイパの出力
は零にはならない事がわかる。また、第１段目の積分器
Ｓ１の初期値が小さい程、＋１、−１の次に続く０の回
数が増え、従って、出力に含まれるスペクトラムに低周
波成分が現われる。
【０００６】
【発明が解決しようとする課題】図６に示す上述した従
来のノイズシェイパでは、無信号が入力された場合で第
１段目の積分器Ｓ１の初期値が小さければ小さい程、出
力信号に含まれるスペクトラムにより低周波成分が現わ
れる問題があった。
来のノイズシェイパでは、無信号が入力された場合で第
１段目の積分器Ｓ１の初期値が小さければ小さい程、出
力信号に含まれるスペクトラムにより低周波成分が現わ
れる問題があった。
【０００７】
【課題を解決するための手段】本発明によれば、１段以
上の積分回路と、０及び±１を出力とする３値量子化器
と帰還回路とで構成されるノイズシェイパにおいて、ノ
イズシェイパの入力信号と前記帰還回路の１つ以上の出
力信号とを前記積分回路に入力する接続と、前記積分回
路の出力信号を前記量子化器に入力する接続と、前記量
子化器とノイズシェイパの出力端子との接続とを有し、
少なくとも１つ以上の積分回路の積分動作が１サンプル
遅延前の蓄積データと現データと絶対値が一定値あるい
は零である定数との加算によって実現される不完全積分
動作であって、前記１サンプル遅延前の蓄積データの符
号に応じて定数の符号を制御する手段を有したノイズシ
ェイパを得る。
上の積分回路と、０及び±１を出力とする３値量子化器
と帰還回路とで構成されるノイズシェイパにおいて、ノ
イズシェイパの入力信号と前記帰還回路の１つ以上の出
力信号とを前記積分回路に入力する接続と、前記積分回
路の出力信号を前記量子化器に入力する接続と、前記量
子化器とノイズシェイパの出力端子との接続とを有し、
少なくとも１つ以上の積分回路の積分動作が１サンプル
遅延前の蓄積データと現データと絶対値が一定値あるい
は零である定数との加算によって実現される不完全積分
動作であって、前記１サンプル遅延前の蓄積データの符
号に応じて定数の符号を制御する手段を有したノイズシ
ェイパを得る。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例である。Ｓ１は第
１段目の積分器、Ｓ２は第２段目の積分器、Ｃは±０．
５をしきい値として３値のレベルを出力する量子化器、
Ｄは遅延器、Ａは増幅率２の増幅器である。第１段目の
積分器Ｓ１には、遅延器Ｄで遅延された量子化器Ｃの出
力信号と入力信号との差信号が入力され積分される。ま
た、第１段目の積分器Ｓ１の出力信号と遅延器Ｄで遅延
された後増幅器Ａで増幅された量子化器Ｃの出力信号の
２倍との差信号が、第２段目の積分器Ｓ２に入力され、
積分される。第２，段目の積分器Ｓ２の出力は、量子化
器Ｃに入力される。量子化器Ｃにおいては、入力が＋１
／２より大きい時は出力は＋１に、−１／２から＋１／
２の間場合は０が、また−１／２よりも小さい時は−１
が出力される。また、積分器Ｓ１，Ｓ２は、例えば図２
に示すように構成することができる。図２に示す様に、
第１段目の積分器Ｓ１は、１サンプル遅延前の蓄積デー
タと現データと固定定数（±２-18 ）との加算を行う。
この時、固定定数の符号は、１サンプル遅延前の蓄積デ
ータが正の時は負に、１サンプル遅延前の蓄積データが
負の時は正に、１サンプル遅延前の蓄積データが零の時
は固定定数を零に符号制御回路ＣＯＮＴ１で制御され
る。また第２段目の積分器Ｓ２は、１サンプル遅延前の
蓄積データと現データとの加算によって実現される完全
積分器である。
１段目の積分器、Ｓ２は第２段目の積分器、Ｃは±０．
５をしきい値として３値のレベルを出力する量子化器、
Ｄは遅延器、Ａは増幅率２の増幅器である。第１段目の
積分器Ｓ１には、遅延器Ｄで遅延された量子化器Ｃの出
力信号と入力信号との差信号が入力され積分される。ま
た、第１段目の積分器Ｓ１の出力信号と遅延器Ｄで遅延
された後増幅器Ａで増幅された量子化器Ｃの出力信号の
２倍との差信号が、第２段目の積分器Ｓ２に入力され、
積分される。第２，段目の積分器Ｓ２の出力は、量子化
器Ｃに入力される。量子化器Ｃにおいては、入力が＋１
／２より大きい時は出力は＋１に、−１／２から＋１／
２の間場合は０が、また−１／２よりも小さい時は−１
が出力される。また、積分器Ｓ１，Ｓ２は、例えば図２
に示すように構成することができる。図２に示す様に、
第１段目の積分器Ｓ１は、１サンプル遅延前の蓄積デー
タと現データと固定定数（±２-18 ）との加算を行う。
この時、固定定数の符号は、１サンプル遅延前の蓄積デ
ータが正の時は負に、１サンプル遅延前の蓄積データが
負の時は正に、１サンプル遅延前の蓄積データが零の時
は固定定数を零に符号制御回路ＣＯＮＴ１で制御され
る。また第２段目の積分器Ｓ２は、１サンプル遅延前の
蓄積データと現データとの加算によって実現される完全
積分器である。
【００１０】この様な構成を持つ事によって、量子化器
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
【００１１】 Ｙ（ｚ）＝ｚ-1・Ｘ（ｚ）／Ｐ（ｚ）＋（１−ｚ-1）2 ・Ｑ（ｚ）…（２） 従って、ノイズシェイパの出力スペクトラムは、ノイズ
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイピングの特性をそれ程劣化させ
ることなく信号帯域内における雑音総和は大幅に減少す
る。
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイピングの特性をそれ程劣化させ
ることなく信号帯域内における雑音総和は大幅に減少す
る。
【００１２】以上示した動作において、ノイズシェイパ
に無信号が入力された場合を考える。今、第１段目，第
２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力コ
ードは零になる事は明かである。次に第１段目の積分器
Ｓ１の初期値が零以外の一定の値の場合は、蓄積データ
の符号によって符号が制御される一定定数の加算によっ
て次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
に無信号が入力された場合を考える。今、第１段目，第
２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力コ
ードは零になる事は明かである。次に第１段目の積分器
Ｓ１の初期値が零以外の一定の値の場合は、蓄積データ
の符号によって符号が制御される一定定数の加算によっ
て次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
【００１３】次に、本発明の第二の実施例について説明
する。第一の実施例では、第１段目の積分器Ｓ１を図２
に示す回路で実現した。図３に第二の実施例に用いた積
分器の回路図を示す。図３に示す様に、１段目の積分器
Ｓ１は、１サンプル遅延前の蓄積データと現データと固
定定数（±２-16 ）との加算を行う。この時、固定定数
の符号は、１サンプル遅延前の蓄積データが正の時は負
に、１サンプル遅延前の蓄積データが負の時は正に、１
サンプル遅延前の蓄積データが零の時は固定定数を零に
符号制御回路ＣＯＮＴ２で制御される。また第２段目の
積分器Ｓ２は、１サンプル遅延前の蓄積データと現デー
タとの加算によって実現される完全積分器である。
する。第一の実施例では、第１段目の積分器Ｓ１を図２
に示す回路で実現した。図３に第二の実施例に用いた積
分器の回路図を示す。図３に示す様に、１段目の積分器
Ｓ１は、１サンプル遅延前の蓄積データと現データと固
定定数（±２-16 ）との加算を行う。この時、固定定数
の符号は、１サンプル遅延前の蓄積データが正の時は負
に、１サンプル遅延前の蓄積データが負の時は正に、１
サンプル遅延前の蓄積データが零の時は固定定数を零に
符号制御回路ＣＯＮＴ２で制御される。また第２段目の
積分器Ｓ２は、１サンプル遅延前の蓄積データと現デー
タとの加算によって実現される完全積分器である。
【００１４】この様な構成を持つ事によって、量子化器
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
【００１５】 Ｙ（ｚ）＝ｚ-1・Ｘ（ｚ）／Ｐ（ｚ）＋（１−ｚ-1）2 ・Ｑ（ｚ）…（３） 従って、ノイズシェイパの出力スペクトラムは、ノイズ
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイパの特性をそれ程劣化させるこ
となく信号帯域内における雑音総和は大幅に減少する。
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイパの特性をそれ程劣化させるこ
となく信号帯域内における雑音総和は大幅に減少する。
【００１６】以上に示した動作において、ノイズシェイ
パに無信号が入力された場合を考える。今、第１段目，
第２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力
コードは零になる事は明かである。次に第１段目の積分
器Ｓ１の初期値が零以外の一定の値の場合は、蓄積デー
タの符号によって符号が制御される一定定数の加算によ
って次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
パに無信号が入力された場合を考える。今、第１段目，
第２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力
コードは零になる事は明かである。次に第１段目の積分
器Ｓ１の初期値が零以外の一定の値の場合は、蓄積デー
タの符号によって符号が制御される一定定数の加算によ
って次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
【００１７】次に、第三の実施例について説明する。図
４は第三の実施例を示す回路図である。図４において、
Ｓ１は第１段目の積分器、Ｓ２は第２段目の積分器、Ｃ
は±０．５をしきい値として３値のレベルを出力する量
子化器、Ｄは遅延器である。第１段目の積分器Ｓ１に
は、遅延器Ｄで遅延された量子化器Ｃの出力信号と入力
信号との差信号が入力され積分される。また、第１段目
の積分器Ｓ１の出力信号と遅延器Ｄで遅延された量子化
器Ｃの出力信号との差信号が、第２段目の積分器Ｓ２に
入力され、積分される。第２段目の積分器Ｓ２の出力
は、量子化器Ｃに入力される。この時、＋１／２より大
きい時は出力は＋１に、−１／２から＋１／２の間場合
は０が、また−１／２よりも小さい時は−１が出力され
る。また、積分器Ｓ１，Ｓ２は、例えば図５に示すよう
に構成することができる。図５に示す様に、１段目の積
分器Ｓ１は、１サンプル遅延前の蓄積データと現データ
と固定定数（±２-18 ）との加算を行う。この時、固定
定数の符号は、１サンプル遅延前の蓄積データが正の時
は負に、１サンプル遅延前の蓄積データが負の時は正
に、１サンプル遅延前の蓄積データが零の時は固定定数
を零に符号制御回路３で制御される。また第２段目の積
分器は、１サンプル遅延前の蓄積データと現データとの
加算によって実現される完全積分器である。
４は第三の実施例を示す回路図である。図４において、
Ｓ１は第１段目の積分器、Ｓ２は第２段目の積分器、Ｃ
は±０．５をしきい値として３値のレベルを出力する量
子化器、Ｄは遅延器である。第１段目の積分器Ｓ１に
は、遅延器Ｄで遅延された量子化器Ｃの出力信号と入力
信号との差信号が入力され積分される。また、第１段目
の積分器Ｓ１の出力信号と遅延器Ｄで遅延された量子化
器Ｃの出力信号との差信号が、第２段目の積分器Ｓ２に
入力され、積分される。第２段目の積分器Ｓ２の出力
は、量子化器Ｃに入力される。この時、＋１／２より大
きい時は出力は＋１に、−１／２から＋１／２の間場合
は０が、また−１／２よりも小さい時は−１が出力され
る。また、積分器Ｓ１，Ｓ２は、例えば図５に示すよう
に構成することができる。図５に示す様に、１段目の積
分器Ｓ１は、１サンプル遅延前の蓄積データと現データ
と固定定数（±２-18 ）との加算を行う。この時、固定
定数の符号は、１サンプル遅延前の蓄積データが正の時
は負に、１サンプル遅延前の蓄積データが負の時は正
に、１サンプル遅延前の蓄積データが零の時は固定定数
を零に符号制御回路３で制御される。また第２段目の積
分器は、１サンプル遅延前の蓄積データと現データとの
加算によって実現される完全積分器である。
【００１８】この様な構成を持つ事によって、量子化器
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
Ｃで発生する量子化雑音をＱとすると、ノイズシェイパ
入力信号Ｘと出力信号Ｙの間にはおおむね次式に示す関
係がある。
【００１９】 Ｙ（ｚ）＝ｚ-1・Ｘ（ｚ）／Ｐ（ｚ）＋（１−ｚ-1）2 ・Ｑ（ｚ）…（４） 従って、ノイズシェイパの出力スペクトラムは、ノイズ
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイピングの特性をそれ程劣化させ
ることなく信号帯域内における雑音総和は大幅に減少す
る。
シェイパの入力に量子化雑音を殆ど２階微分した信号を
重畳したスペクトラムを有する事になる。即ち、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイピングの特性をそれ程劣化させ
ることなく信号帯域内における雑音総和は大幅に減少す
る。
【００２０】以上に示した動作において、ノイズシェイ
パに無信号が入力された場合を考える。今、第１段目、
第２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力
コードは零になる事は明かである。次に第１段目の積分
器Ｓ１の初期値が零以外の一定の値の場合は、蓄積デー
タの符号によって符号が制御される一定定数の加算によ
って次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
パに無信号が入力された場合を考える。今、第１段目、
第２段目の積分器Ｓ１，Ｓ２の初期値が零の場合は出力
コードは零になる事は明かである。次に第１段目の積分
器Ｓ１の初期値が零以外の一定の値の場合は、蓄積デー
タの符号によって符号が制御される一定定数の加算によ
って次第に絶対値が小さくなりやがては零になる。従っ
て、ノイズシェイパの出力は常に零になる。
【００２１】以上に示した第一〜第三の実施例の、不完
全積分を実現するための１サンプル遅延前の蓄積データ
によって符号を制御された一定定数の加算において、１
サンプル遅延前の蓄積データが零の時に零を加算するの
ではなく、正、あるいは負の一定定数を加算しても動作
上殆ど相違なく、無信号入力時の出力は零になる事は明
かである。
全積分を実現するための１サンプル遅延前の蓄積データ
によって符号を制御された一定定数の加算において、１
サンプル遅延前の蓄積データが零の時に零を加算するの
ではなく、正、あるいは負の一定定数を加算しても動作
上殆ど相違なく、無信号入力時の出力は零になる事は明
かである。
【００２２】
【発明の効果】以上説明したように、本発明のノイズシ
ェイパでは、Ｓ／Ｎ特性を損なう事なく、無信号が入力
された場合は出力信号を零にする事ができる。
ェイパでは、Ｓ／Ｎ特性を損なう事なく、無信号が入力
された場合は出力信号を零にする事ができる。
【図１】本発明の第一の実施例の回路図。
【図２】本発明の第一の実施例を構成する積分器の回路
図。
図。
【図３】本発明の第二の実施例を構成する積分器の回路
図。
図。
【図４】本発明の第三の実施例の回路図。
【図５】本発明の第三の実施例を構成する積分器の回路
図。
図。
【図６】従来のノイズシェイパの回路図。
【図７】従来のノイズシェイパを構成する積分器の回路
図。
図。
Ｓ１ 第１の積分器 Ｓ２ 第２の積分器 Ｄ，Ｄ１，Ｄ２ 遅延器 Ｃ 量子化器 Ａ 増幅器
Claims (3)
- 【請求項１】現データが印加される第１の積分回路と、
前記第１の積分回路の出力が印加される第２の積分回路
と、前記第２の積分回路の出力が印加され量子化した信
号を出力する量子化器と、前記量子化器の出力信号を１
サンプル遅延前の蓄積データとして前記第１および第２
の積分回路に印加する帰還回路とを備えるノイズシェイ
パであって、前記第１の積分回路の積分動作が、前記１
サンプル遅延前の蓄積データと前記現データと定数との
加算によって実現される不完全積分動作であって、前記
１サンプル遅延前の蓄積データが正の時は前記定数の符
号を負とし、前記１サンプル遅延前の蓄積データが負の
時は前記定数の符号を正とし、前記１サンプル遅延前の
蓄積データが零の時は前記定数を零とする符号制御回路
を有する事を特徴とするノイズシェイパ。 - 【請求項２】現データが印加される第１の積分回路と、
前記第１の積分回路の出力が印加される第２の積分回路
と、前記第２の積分回路の出力が印加され量子化した信
号を出力する量子化器と、前記量子化器の出力信号を１
サンプル遅延前の蓄積データとして前記第１および第２
の積分回路に印加する帰還回路とを備えるノイズシェイ
パであって、前記第１の積分回路の積分動作が、前記１
サンプル遅延前の蓄積データと前記現データと定数との
加算によって実現される不完全積分動作であって、前記
１サンプル遅延前の蓄積データが正あるいは零の時は前
記定数の符号を負とし、前記１サンプル遅延前の蓄積デ
ータが負の時は前記定数の符号を正とする符号制御回路
を有する事を特徴とするノイズシェイパ。 - 【請求項３】現データが印加される第１の積分回路と、
前記第１の積分回路の出力が印加される第２の積分回路
と、前記第２の積分回路の出力が印加され量子化した信
号を出力する量子化器と、前記量子化器の出力信号を１
サンプル遅延前の蓄積データとして前記第１および第２
の積分回路に印加する帰還回路とを備えるノイズシェイ
パであって、前記第１の積分回路の積分動作が、前記１
サンプル遅延前の蓄積データと前記現データと絶対値が
一定値の定数との加算によって実現される不完全積分動
作であって、前記１サンプル遅延前の蓄積データが正の
時は前記定数の符号を負とし、前記１サンプル遅延前の
蓄積データが負あるいは零の時は前記定数の符号を正と
する符号制御回路を有する事を特徴とするノイズシェイ
パ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315882A JP2822734B2 (ja) | 1991-11-29 | 1991-11-29 | ノイズシェイパ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315882A JP2822734B2 (ja) | 1991-11-29 | 1991-11-29 | ノイズシェイパ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722951A JPH0722951A (ja) | 1995-01-24 |
| JP2822734B2 true JP2822734B2 (ja) | 1998-11-11 |
Family
ID=18070739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315882A Expired - Lifetime JP2822734B2 (ja) | 1991-11-29 | 1991-11-29 | ノイズシェイパ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822734B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9724713D0 (en) | 1997-11-21 | 1998-01-21 | Procter & Gamble | Delivery systems |
| JP4129811B2 (ja) | 2002-04-30 | 2008-08-06 | 株式会社吉野工業所 | 注出容器 |
| JP2009088924A (ja) * | 2007-09-28 | 2009-04-23 | Fujitsu Ltd | 信号変調方法、信号変調装置、電子装置および信号変調プログラム |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911027A (ja) * | 1982-07-10 | 1984-01-20 | Fujitsu Ltd | 適応差分ｐｃｍ方式 |
| JPS6119230A (ja) * | 1984-07-05 | 1986-01-28 | Nec Corp | オ−バサンプル符号化方法及び装置 |
| JPS6184914A (ja) * | 1984-10-03 | 1986-04-30 | Sony Corp | ノイズシエイピングフイルタ |
| JPS63238724A (ja) * | 1987-03-26 | 1988-10-04 | Nippon Precision Saakitsutsu Kk | Ｄ／ａ変換装置 |
| JPH01112822A (ja) * | 1987-10-26 | 1989-05-01 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング形ｄ／ａ変換器 |
| JPH01212123A (ja) * | 1988-02-19 | 1989-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 量子化器 |
| JPH01221021A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | ノイズシエーピング方法 |
| JPH01233824A (ja) * | 1988-03-14 | 1989-09-19 | Sony Corp | ノイズシエーピング方法 |
| JPH01254023A (ja) * | 1988-04-01 | 1989-10-11 | Matsushita Electric Ind Co Ltd | オーバーサンプリング型ビット圧縮装置 |
| JPH01274510A (ja) * | 1988-04-27 | 1989-11-02 | Matsushita Electric Ind Co Ltd | 二重積分型ノイズシェーパ |
| JPH02309820A (ja) * | 1989-05-25 | 1990-12-25 | Sony Corp | デイジタル信号処理装置 |
| JPH03145822A (ja) * | 1989-10-31 | 1991-06-21 | Toshiba Corp | シグマ・デルタ変調器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648729A (en) * | 1987-07-01 | 1989-01-12 | Sony Corp | Da converting circuit |
-
1991
- 1991-11-29 JP JP3315882A patent/JP2822734B2/ja not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911027A (ja) * | 1982-07-10 | 1984-01-20 | Fujitsu Ltd | 適応差分ｐｃｍ方式 |
| JPS6119230A (ja) * | 1984-07-05 | 1986-01-28 | Nec Corp | オ−バサンプル符号化方法及び装置 |
| JPS6184914A (ja) * | 1984-10-03 | 1986-04-30 | Sony Corp | ノイズシエイピングフイルタ |
| JPS63238724A (ja) * | 1987-03-26 | 1988-10-04 | Nippon Precision Saakitsutsu Kk | Ｄ／ａ変換装置 |
| JPH01112822A (ja) * | 1987-10-26 | 1989-05-01 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング形ｄ／ａ変換器 |
| JPH01212123A (ja) * | 1988-02-19 | 1989-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 量子化器 |
| JPH01221021A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | ノイズシエーピング方法 |
| JPH01233824A (ja) * | 1988-03-14 | 1989-09-19 | Sony Corp | ノイズシエーピング方法 |
| JPH01254023A (ja) * | 1988-04-01 | 1989-10-11 | Matsushita Electric Ind Co Ltd | オーバーサンプリング型ビット圧縮装置 |
| JPH01274510A (ja) * | 1988-04-27 | 1989-11-02 | Matsushita Electric Ind Co Ltd | 二重積分型ノイズシェーパ |
| JPH02309820A (ja) * | 1989-05-25 | 1990-12-25 | Sony Corp | デイジタル信号処理装置 |
| JPH03145822A (ja) * | 1989-10-31 | 1991-06-21 | Toshiba Corp | シグマ・デルタ変調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722951A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148829B2 (en) | Delta-sigma modulation circuit with gain control function | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| US6724332B1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
| JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
| JP2001502156A (ja) | ディジタル信号増幅装置 | |
| US5144306A (en) | Noise shaping circuit | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| US5392040A (en) | Bit compression circuit used for a delta sigma type digital-to-analog converter | |
| JPH08330967A (ja) | デルタ・シグマ変調回路 | |
| JP2822734B2 (ja) | ノイズシェイパ | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| KR100193359B1 (ko) | 델타.시그마형 d/a 변환기 | |
| JP2624290B2 (ja) | オーバーサンプリング型ビット圧縮装置 | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| US5508647A (en) | Noise shaper for preventing noise in low frequency band | |
| KR100676334B1 (ko) | 스위치된전류델타시그마변조기 | |
| JP3042201B2 (ja) | ノイズシェイパ | |
| JP2689858B2 (ja) | ノイズシェイパ | |
| JP3158712B2 (ja) | 量子化装置 | |
| JPH0613910A (ja) | ノイズシェイパ | |
| JP3214040B2 (ja) | デジタルゲイン可変装置 | |
| JPH0748663B2 (ja) | デジタルレベル調整回路 | |
| JPH066232A (ja) | ノイズシェイパ | |
| JPS63209334A (ja) | 量子化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |