JP2817638B2

JP2817638B2 - 誤り訂正符号復号器の再同期化装置

Info

Publication number: JP2817638B2
Application number: JP6301807A
Authority: JP
Inventors: 恭通村上
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 1994-12-06
Filing date: 1994-12-06
Publication date: 1998-10-30
Anticipated expiration: 2013-10-30
Also published as: JPH08163108A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ通信の分野で
使用される誤り訂正符号復号器に関し、詳しくいえば、
誤り訂正符号復号器の同期を再確立する装置に関する。

【０００２】

【従来の技術】前方向の誤り訂正方式として、データの
誤りを自ら訂正できる誤り訂正符号が知られている。こ
れら誤り訂正符号には、各種符号が提案されており、例
えばブロック符号としては、ハミング符号、ＢＣＨ符
号、ＲＳ（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号が、また畳
み込み符号としては、岩垂符号、Ｈａｇｅｌｂａｒｇｅ
ｒ符号等が提案されている。

【０００３】一般的に、誤り訂正符号には冗長ビットが
付加される。例えばｎ−１ビットのデータに１ビットの
冗長ビット（もちろん冗長ビットは１ビットに限られる
ものではない）を付加してｎビットの誤り訂正符号とす
る。復号側では、ｎビットのデータを復号して元のｎ−
１ビットのデータを再現する。

【０００４】

【発明が解決しようとする課題】上述のように、誤り訂
正符号復号器には、ｎビットずつデータを入力しなけれ
ばならないが、同期がずれてデータのｎビットごとの区
切りがずれた場合には、復号ができなくなってしまうと
いう問題点がある。

【０００５】正しく復号ができているかどうかは、シン
ドロームを時系列的に監視していればわかる。すなわ
ち、正しく復号ができておれば、シンドロームは０が連
続してあらわれるが、正しく復号できていなければ、そ
の中に１がまじる。正しく復号できなければできないほ
ど１が多く発生する。

【０００６】最も単純には、シンドロームが０に連続す
るようになるよう、データ系列をずらせていくことも考
えられる。しかし、データ系列を１つずらせることによ
ってシンドロームが変化するので、１ビットずらせた後
シンドロームが安定するまでに時間がかかり、本当に同
期が回復したかどうか判断できるまでに時間がかかる問
題点がある。というのは、シンドローム計算に使用する
レジスタと、誤り訂正に用いるレジスタを共用している
ので、以前の訂正結果がシンドロームに影響を及ぼすか
らである。

【０００７】他の方法としては、誤り訂正符号復号器を
ｎ個用い、それぞれ１ビットずつずらしたデータ系列を
入力する。そして、各誤り訂正符号復号器のシンドロー
ムの内、最も１の発生の少ない誤り訂正符号復号器の復
号出力を選択して用いる。この方法では、同期誤りは瞬
時に訂正できるものの、誤り訂正符号復号器がｎ個必要
となり回路規模が大きくなる問題点がある。

【０００８】この発明は、上記に鑑みてなされており、
比較的簡単な構成で、速やかに再同期をとることができ
る誤り訂正符号復号器の再同期化装置の提供を目的とし
ている。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明の誤り訂正符号復号器の再同期
化装置は、受信系列のｎビットの誤り訂正符号を復号す
る復号手段と、受信系列を所定ビットずつずらせて格納
する２ｎ−１系列の記憶系列を有する記憶手段と、２ｎ
−１系列の記憶手段に蓄えられたデータに基づき、１ビ
ットずつずれた受信系列についてｎ系列のシンドローム
を計算するシンドローム計算手段と、シンドローム計算
手段の計算結果に基づき、ｎ系列のシンドロームより最
も１が少ない系列を決定し、受信系列をビットシフトさ
せるビットシフト手段とを有し、上記記憶手段は、一つ
のシンドロームの計算と次のシンドロームとの計算で
は、ｎ−１の記憶系列が共用されることを特徴としてい
る。

【００１０】また、請求項２記載の発明は、請求項１記
載の誤り訂正符号復号器の再同期化装置において、上記
ビットシフト手段は、シンドローム計算手段で最も１が
少ないと決定された系列と、元の受信系列とのビットの
ずれ数だけ、受信系列をビットシフトさせる。

【００１１】

【００１２】

【作用】請求項１記載の発明は、元の受信系列に対して
１ビットずつずれたｎ系列についてそれぞれｎ系列のシ
ンドロームを作成し、ｎ系列のシンドロームより最も１
が少ない系列を決定して、どの系列で同期がとれている
かを判定する。同期がとれている系列と元の受信系列と
のビットのずれから、元の受信系列を何ビットずらせば
同期がとれるかを即座に判明する。そして、そのビット
数だけ元の受信系列のビットをずらせて、即座に再同期
をとることができる。シンドロームのみを計算すればよ
いから、復号器をｎ個用いる場合にくらべて回路規模を
小さくすることができる。

【００１３】ｎビットの誤り訂正符号を用いると、同期
がとれているかどうか判定して再同期をとるためには、
１ビットずつずらした系列についてｎ個のシンドローム
を計算する必要がある。ところが、シンドロームのみを
計算する場合には、一つのシンドロームの計算と次のシ
ンドロームの計算では、ｎ−１の記憶系列を共用するこ
とができる。従って、ｎ個のシンドロームを計算するの
にｎ×ｎ個の記憶系列は必要でなく、２ｎ−１個の記憶
系列があればよい。

【００１４】請求項２の発明は、ｍ（０≦ｍ＜ｎ）ビッ
トずれた系列のシンドロームより、この系列の誤りが最
も少ないと判定された時、ビットシフト手段が元の受信
系列をｍ（又はｎ−ｍ）ビットずらせて再同期をとる。

【００１５】

【実施例】本発明の１実施例を図面に基づいて説明す
る。この実施例では、符号化率７／８の岩垂符号につい
て本発明を適用している。符号化率７／８とは、元のデ
ータ７ビットを８ビットの符号に変換することを意味し
ている。従ってｎ＝８であり、復号時には８ビットのデ
ータを７ビットのデータに復号する。

【００１６】一般的に符号化率をｋ／ｎで検査行列Ｈの
畳み込み符号の符号系列Ｗを送信するときに、誤り系列
Ｅ、Ｅ＝（Ｅ１（Ｄ），・・・・・，Ｅｎ（Ｄ））が加わり、受信系列Ｙ、Ｙ＝（Ｙ１（Ｄ），・・・・・，Ｙｎ（Ｄ））が受信されたとする（Ｄは遅延演算子を表している）。

【００１７】このとき、Ｓ＝（Ｓ１（Ｄ），・・・・・，Ｓｎ−ｋ（Ｄ））＝ＹＨ^T となるｎ−ｋ次元ベクトル系列Ｓをシンドロームとい
う。符号系列Ｗは、ＷＨ^T＝０を満たし、Ｓ＝（Ｗ＋
Ｅ）Ｈ^Tは、ＥＨ^Tとなるから、シンドロームＳは、送
信系列が何であったかによらず誤り系列によって決定さ
れる。誤りがなければ、シンドロームは常に０になる。

【００１８】実際の通信では、チャネル上のノイズ、ジ
ッタ等により、誤りが発生してシンドロームが１になる
ことがある。このような場合では、一時的にシンドロー
ムが１になるだけである。しかし、同期がずれている場
合には、継続的にシンドロームに１が発生し、時系列的
にみれば５０％の確率で１が発生する状態が続く。

【００１９】さて、図１は実施例誤り訂正符号復号器と
その再同期化装置の回路構成を示している。受信系列は
スイッチＳＷの接点ａをへて、シリアル／パラレル（Ｓ
／Ｐ）変換器２に入力される。シリアル／パラレル変換
器２は、受信系列を８ビットのパラレルデータＹ１〜Ｙ
８に変換して、岩垂符号復号器３に出力する。岩垂符号
復号器３は、８ビットの岩垂符号Ｙ１〜Ｙ８を７ビット
のデータＷ１〜Ｗ７に復号する。なお、Ｓは復号器３の
シンドロームである。復号器３の詳細については後述す
る。パラレル／シリアル（Ｐ／Ｓ）変換器３は７ビット
のパラレルデータＷ１〜Ｗ７をシリアルに変換して出力
する。

【００２０】シンドローム計算部５は、Ｒ１〜Ｒ１５は
シフトレジスタ（以下単にレジスタという）列含んでい
る。各レジスタ列はシンドロームＳ０〜Ｓ７を計算する
のに必要なだけの段数（この実施例では４２段）を有し
ている。レジスタＲ１〜Ｒ８には、受信系列のデータＹ
１〜Ｙ８がそのまま入力する。レジスタＲ２〜Ｒ９に
は、１ビットずれたデータＹ２〜Ｙ８、Ｙ１’（「’」
はつぎのブロックのデータを示す）が入力する。レジス
タＲ３〜Ｒ１０には、さらに１ビットずれたデータＹ３
〜Ｙ８，Ｙ１’〜Ｙ２’が入力される。このように、レ
ジスタ群Ｒ４〜Ｒ１１，Ｒ５〜Ｒ１２，Ｒ６〜Ｒ１３，
Ｒ７〜Ｒ１４，Ｒ８〜Ｒ１５には、１ビットずつずれた
データが順次格納されていく。

【００２１】シンドローム計算部５は、レジスタＲ１〜
Ｒ８に格納されたデータに基づいててシンドロームＳ０
を計算する。そして、得られたシンドロームＳ０を順次
シンドロームレジスタＳＲ０に格納していく。同様に、
シンドローム計算部５は、レジスタＲ２〜Ｒ９，Ｒ３〜
Ｒ１０，Ｒ４〜Ｒ１１，Ｒ５〜Ｒ１２，Ｒ６〜Ｒ１３，
Ｒ７〜Ｒ１４，Ｒ８〜Ｒ１５に格納されたデータに基づ
いて、それぞれシンドロームＳ１，Ｓ２，Ｓ３，Ｓ４，
Ｓ５，Ｓ６，Ｓ７を計算して、それぞれシンドロームレ
ジスタＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，ＳＲ５，ＳＲ
６，ＳＲ７に格納する。

【００２２】各シンドロームＳ０，Ｓ１，Ｓ２，…，Ｓ
７は元のデータＹ１〜Ｙ８に対し、それぞれ０，１，
２，…，７ビットずれた系列についてのシンドロームを
表している。シンドロームレジスタＳＲ０，ＳＲ１，Ｓ
Ｒ２，…．ＳＲ７はそれぞれ同期の判定をするのに必要
な段数を有している。この実施例では段数を３２として
いるが、これに限定されるものではない。

【００２３】各シンドロームレジスタＳＲ０，ＳＲ１，
ＳＲ２，…，ＳＲ７は、それぞれ重み計数手段Ｃ０，Ｃ
１，Ｃ２，…，Ｃ７に接続している。重み計数手段Ｃ
０，Ｃ１，Ｃ２，…，Ｃ７は、シンドロームレジスタＳ
Ｒ０，ＳＲ１，ＳＲ２，…，ＳＲ７内の１の数をそれぞ
れ計数して、比較判定部６に出力する。

【００２４】比較判定部６は、重み計数回路Ｃ０，Ｃ
１，Ｃ２，…，Ｃ７の計数結果から最も小さいものを選
択し、それに対するビットのずれ数だけ、受信系列のデ
ータがずれるようスイッチＳＷの接点を切り換える。例
えば受信系列を１ビットずらす場合には、比較判定部６
はＳＷをｂ側に切替え、先のデータＹ８を再びシリアル
／パラレル変換器２に入力する。その後、比較判定部６
はスイッチＳＷをａ側に切り換えて、その後のデータＹ
１’〜Ｙ７’をシリアル／パラレル変換器２に入力す
る。シリアル／パラレル変換器２は、データＹ８，Ｙ
１’〜Ｙ７’をパラレルデータに変換して復号器３に出
力する。この動作を繰り返すことによって、任意のビッ
トデータをずらせて復号器３の再同期をとることができ
る。

【００２５】シンドローム計算部５は、復号器３と同様
の計算によりシンドロームを求める。ここで、復号器３
の詳細を図２を参照しながら説明する。１１は３５段レ
ジスタ、１２は２８段レジスタ、１３は２２段レジス
タ、１４は１７段レジスタ、１５は１３段レジスタ、１
６は１０段レジスタ、１７は８段レジスタである。レジ
スタ１１，１２，１３，１４，１５，１６，１７には、
それぞれ受信系列のデータＹ１，Ｙ２，Ｙ３，Ｙ４，Ｙ
５，Ｙ６，Ｙ７が入力される。

【００２６】１９は７段レジスタ、２０は６段レジス
タ、２１は５段レジスタ、２２は４段レジスタ、２３は
３段レジスタ、２４は２段レジスタ、２５は１段レジス
タである。各レジスタ１９〜２５は、レジスタ１１〜１
７の出力を受けている。レジスタ３３，３４，３５，３
６，３７，３８，３９は１段レジスタである。

【００２７】２６は（１００００００１）パターン検出
器、２７は（１０００００１）パターン検出器、２８は
（１００００１）パターン検出器、２９は（１０００
１）パターン検出器、３０は（１００１）パターン検出
器、３１は（１０１）パターン検出器、３２は（１１）
パターン検出器である。

【００２８】４０は８段レジスタ、４１は１５段レジス
タ、４２は２１段レジスタ、４３は２６段レジスタ、４
４は３０段レジスタ、４５は３３段レジスタである。各
レジスタ４０，４１，４２，４３，４４，４５の出力は
復号データＷ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７とな
る。

【００２９】（１００００００１）パターン検出器２
６、（１０００００１）パターン検出器２７、（１００
００１）パターン検出器２８、（１０００１）パターン
検出器２９、（１００１）パターン検出器３０、（１０
１）パターン検出器３１、（１１）パターン検出器３２
は、１グループの並列入力Ｙ１〜Ｙ８中Ｙ１〜Ｙ７の誤
りを検出するビットパターン検出器である。

【００３０】（１１）パターン検出器３２は、シンドロ
ームＳと一段シフトレジスタ３３の出力が入力され、両
者が共に「１」のときに「１」を出力する。この出力は
加算器によりＹ７の系列、すなわち８段レジスタ１７の
出力に加えられる。そして、３３段レジスタにより遅延
されて復号出力Ｗ７が得られる。

【００３１】一方、（１１）パターン検出器３２の出力
は、加算器を通して１段レジスタ３３の入力に加算され
る。そして、１段レジスタ３３の入力を「０」にすると
ともに、１段レジスタ３４の入力側の加算器により１段
レジスタ３４の入力を「０」にして、シンドローム系列
の「１１」を「００」にする。

【００３２】（１０１）パータン検出器３１は、シンド
ロームＳと１段レジスタ３４の出力が入力され、シンド
ロームＳの出力が「１」、１段レジスタ３４の出力が
「１」のときに「１」を出力する。本来は１段レジスタ
３３の出力が「０」のときも検出する必要があるが、１
段シフトレジスタ３３の出力が１のときは、先に（１
１）パターン検出器３２によって誤りが訂正されている
ので、その必要はない。（１０１）パターン検出器３１
の出力は、加算器により１０段レジスタ１６の出力に加
算される。そして、３０段レジスタ４４で遅延されて復
号出力Ｗ６が得られる。

【００３３】同様に、（１００１）パターン検出器３
０、…、（１００００００１）パターン検出器２６によ
り、系列Ｙ５、…、Ｙ１の誤りが訂正される。そして、
２６段レジスタ４３、…、８段レジスタ、加算器４６を
通して復号出力Ｗ５〜Ｗ１が得られる。

【００３４】シンドローム計算部５も、復号器３と同様
にシンドロームＳ０〜Ｓ７を計算する。但し、シンドロ
ーム計算部５では、レジスタＲ１〜Ｒ１５に格納された
データを訂正する必要はない。

【００３５】上記実施例では、シフトレジスタを用いた
ハードウェアで構成したが、デジタルシグナルプロセッ
サ（ＤＳＰ）を用いた高速のソフトウェア処理によって
も本発明を実施することができる。この場合には、記憶
手段としてランダムアクセスメモリ（ＲＡＭ）を用いる
ことになろう。

【００３６】また、上記実施例では符号化率７／８の岩
垂符号の復号に本発明を適用した場合を説明している
が、誤り訂正符号の種類は岩垂符号に限定されるもので
はなく、ＢＣＨ符号、ＲＳ符号等、シンドロームパター
ン復号方を用いた、各種誤り訂正符号復号器の再同期化
に適用可能なものである。

【００３７】

【発明の効果】以上説明したように、本発明の誤り訂正
符号復号器の再同期化装置は、受信系列の誤り訂正符号
を復号する復号手段と、受信系列を所定ビットずつずら
せて格納する複数の記憶系列を有する記憶手段と、記憶
手段に蓄えられたデータに基づきシンドロームを計算す
るシンドローム計算手段と、シンドローム計算手段の計
算結果に基づき、受信系列をビットシフトさせるビット
シフト手段とを有するものであるから、簡単な構成で復
号器の同期を速やかに回復できる利点を有している。

【図面の簡単な説明】

【図１】本発明の１実施例に係る、再同期化装置を含む
岩垂符号復号器の回路構成を示すブロック図である。

【図２】同岩垂符号復号器に適用される復号器の回路構
成を説明するブロツク図である。

【符号の説明】

２ … シリアル／パラレル変換器、３ … 岩垂符号
復号器、４ … パラレル／シリアル変換器、５ …
シンドローム計算部、６ … 比較判定部、Ｒ１〜１
５ … シフトレジスタ、ＳＲ０〜７ … シンドロー
ムレジスタ、Ｃ０〜７ … 重み計数回路

Claims

(57)【特許請求の範囲】

【請求項１】受信系列のｎビットの誤り訂正符号を復
号する復号手段と、受信系列を所定ビットずつずらせて
格納する２ｎ−１系列の記憶系列を有する記憶手段と、
２ｎ−１系列の記憶手段に蓄えられたデータに基づき、
１ビットずつずれた受信系列についてｎ系列のシンドロ
ームを計算するシンドローム計算手段と、シンドローム
計算手段の計算結果に基づき、ｎ系列のシンドロームよ
り最も１が少ない系列を決定し、受信系列をビットシフ
トさせるビットシフト手段とを有し、上記記憶手段は、
一つのシンドロームの計算と次のシンドロームとの計算
では、ｎ−１の記憶系列が共用されることを特徴とする
誤り訂正符号復号器の再同期化装置。
【請求項２】上記ビットシフト手段は、シンドローム
計算手段で最も１が少ないと決定された系列と、元の受
信系列とのビットのずれ数だけ、受信系列をビットシフ
トさせる請求項１記載の誤り訂正符号復号器の再同期化
装置。