JP2817210B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2817210B2 JP2817210B2 JP1157694A JP15769489A JP2817210B2 JP 2817210 B2 JP2817210 B2 JP 2817210B2 JP 1157694 A JP1157694 A JP 1157694A JP 15769489 A JP15769489 A JP 15769489A JP 2817210 B2 JP2817210 B2 JP 2817210B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- base
- film
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ・トランジスタの製造方法に関
し、特にバイポーラ・トランジスタのベースの製造方法
に関する。
し、特にバイポーラ・トランジスタのベースの製造方法
に関する。
従来のバイポーラ・トランジスタの第１の例を第３図
に示す。
に示す。
第３図は、単体NPNトランジスタの例を示している。
ここで、１は高濃度のｎ型シリコン基板、２はｎ型シリ
コンエピタキシャル層、３は分離用酸化膜、４は絶縁
膜、５は高濃度のｐ型領域、６はｐ型ベース、７は熱酸
化膜、８はエミッタ拡散用のｎ型多結晶シリコン膜、９
はｎ型エミッタ、10は絶縁膜、11aはエミッタ電極、11b
はベース電極、11cはコレクタ電極である。
ここで、１は高濃度のｎ型シリコン基板、２はｎ型シリ
コンエピタキシャル層、３は分離用酸化膜、４は絶縁
膜、５は高濃度のｐ型領域、６はｐ型ベース、７は熱酸
化膜、８はエミッタ拡散用のｎ型多結晶シリコン膜、９
はｎ型エミッタ、10は絶縁膜、11aはエミッタ電極、11b
はベース電極、11cはコレクタ電極である。
上述の従来のバイポーラ・トランジスタにおいては、
ｐ型ベース６の形成は、通例としてボロン（11B+）のイ
オン注入法が用いられてきた。
ｐ型ベース６の形成は、通例としてボロン（11B+）のイ
オン注入法が用いられてきた。
しかしながら、近年、高速，高周波化が進むにつれ、
より高速，高周波のバイポーラ・トランジスタが要求さ
れるようになった。
より高速，高周波のバイポーラ・トランジスタが要求さ
れるようになった。
バイポーラ・トランジスタの高速，高周波化には、次
の２点が重要になる。即ち、第１に設計ルールの縮小化
による寄生容量の低減、第２により浅いベース，エミッ
タ接合の形成によるfTの向上である。
の２点が重要になる。即ち、第１に設計ルールの縮小化
による寄生容量の低減、第２により浅いベース，エミッ
タ接合の形成によるfTの向上である。
第１の点に関しては、ステッパーを始めとする露光技
術やセルフ・アライン構造により、顕著な進歩が見られ
てきたが、第２の点については、充分な進歩があったと
はいえず、特に、前述のベース形成を11B+のイオン注入
による方法で行なうと、接合近傍で11B+のチャンネリン
グが生じるために、大略,0.3μｍ以下の浅い接合を得る
のは非常に困難である。その結果、ベース中のキャリア
走行時間を充分低減できないため、fTの大幅な向上は望
めない。
術やセルフ・アライン構造により、顕著な進歩が見られ
てきたが、第２の点については、充分な進歩があったと
はいえず、特に、前述のベース形成を11B+のイオン注入
による方法で行なうと、接合近傍で11B+のチャンネリン
グが生じるために、大略,0.3μｍ以下の浅い接合を得る
のは非常に困難である。その結果、ベース中のキャリア
走行時間を充分低減できないため、fTの大幅な向上は望
めない。
一方、特にこの数年の成果として、浅いベース領域
を、例えばSi−MBEや気相分解法によるｐ型シリコン・
エピタキシャル膜で形成することが、可能となってき
た。この方法をNPNトランジスタに適用した第２の従来
例を第４図に示す。この方法によれば、イオン注入法と
異なり、チャンネリングがなく、0.1μｍ以下の極く浅
いベースが形成できることから、バイポーラ・トランジ
スタの性能向上、特にfTの向上に大きく寄与することが
できる。
を、例えばSi−MBEや気相分解法によるｐ型シリコン・
エピタキシャル膜で形成することが、可能となってき
た。この方法をNPNトランジスタに適用した第２の従来
例を第４図に示す。この方法によれば、イオン注入法と
異なり、チャンネリングがなく、0.1μｍ以下の極く浅
いベースが形成できることから、バイポーラ・トランジ
スタの性能向上、特にfTの向上に大きく寄与することが
できる。
第４図において、12はｐ型多結晶シリコン膜、13はｐ
型ベースであり、両者はｐ型シリコン・エピタキシャル
膜の成長の際、同時に形成される。すなわち、成長膜の
下地が単結晶シリコンであればｐ型シリコン・エピタキ
シャル膜に、下地が非晶質であればｐ型多結晶シリコン
膜になる。
型ベースであり、両者はｐ型シリコン・エピタキシャル
膜の成長の際、同時に形成される。すなわち、成長膜の
下地が単結晶シリコンであればｐ型シリコン・エピタキ
シャル膜に、下地が非晶質であればｐ型多結晶シリコン
膜になる。
しかしながら、第４図のようなNPNトランジスタで
は、ベース抵抗（ｒbb′）を低減できないという問題点
がある。即ち、従来のNPNトランジスタでは、第３図に
示したように、ｒbb′を減じるために高濃度のｐ型領域
５を形成するのが一般的であるが、第４図のようなシリ
コンエピタキシャル膜をベースに用いるNPNトランジス
タでは、ｐ型ベース13が非常に浅いため、高濃度のｐ型
領域の形成に必要な高温の熱処理を行なうと、ｐ型不純
物のプロファイルが拡がり、浅いベースの維持が不可能
になる。
は、ベース抵抗（ｒbb′）を低減できないという問題点
がある。即ち、従来のNPNトランジスタでは、第３図に
示したように、ｒbb′を減じるために高濃度のｐ型領域
５を形成するのが一般的であるが、第４図のようなシリ
コンエピタキシャル膜をベースに用いるNPNトランジス
タでは、ｐ型ベース13が非常に浅いため、高濃度のｐ型
領域の形成に必要な高温の熱処理を行なうと、ｐ型不純
物のプロファイルが拡がり、浅いベースの維持が不可能
になる。
一方、ｒbb′を減じるため、ｐ型多結晶シリコン膜12
およびｐ型ベース13（すなわちシリコンエピタキシャル
膜）の比抵抗を下ようとすると、ｎ型エミッタ９からの
キャリアの注入効率が落ち、充分な電流増幅率を得るこ
とが困難となる。
およびｐ型ベース13（すなわちシリコンエピタキシャル
膜）の比抵抗を下ようとすると、ｎ型エミッタ９からの
キャリアの注入効率が落ち、充分な電流増幅率を得るこ
とが困難となる。
〔課題を解決するための手段〕 本発明は、所定部分が第１導電型のシリコン半導体基
板上に、第１導電型のシリコンエピタキシャル層を形成
する工程と、このシリコンエピタキシャル層の所定部分
に分離用酸化膜を形成する工程と、シリコンエピタキシ
ャル層および分離用酸化膜とからなる表面上に絶縁膜と
第２導電型の非単結晶シリコン層を積層し、絶縁膜およ
び非単結晶シリコン層上のベースとなるべき部分を開口
した後、第２導電型のシリコン膜を堆積することによ
り、非単結晶シリコン層上には第２導電型の非単結晶シ
リコン膜を、ベースとなるべき開口部上には第２導電型
のシリコンエピタキシャル膜によるベースを形成する工
程を有する。
板上に、第１導電型のシリコンエピタキシャル層を形成
する工程と、このシリコンエピタキシャル層の所定部分
に分離用酸化膜を形成する工程と、シリコンエピタキシ
ャル層および分離用酸化膜とからなる表面上に絶縁膜と
第２導電型の非単結晶シリコン層を積層し、絶縁膜およ
び非単結晶シリコン層上のベースとなるべき部分を開口
した後、第２導電型のシリコン膜を堆積することによ
り、非単結晶シリコン層上には第２導電型の非単結晶シ
リコン膜を、ベースとなるべき開口部上には第２導電型
のシリコンエピタキシャル膜によるベースを形成する工
程を有する。
本発明の第１の実施例の工程順概略縦断面図を第１図
（ａ）〜（ｅ）に示す。本実施例は、単体のNPNトラン
ジスタの例である。
（ａ）〜（ｅ）に示す。本実施例は、単体のNPNトラン
ジスタの例である。
まず、第１図（ａ）に示すように、高濃度のｎ型シリ
コン基板１上にｎ型シリコンエピタキシャル層２を成長
し、分離用酸化膜３を形成した後、絶縁膜４および高濃
度のｐ型非単結晶シリコン層14（ｐ型多結晶シリコン層
もしくはｐ型非晶質シリコン層）を成長させる。このと
き、ｐ型非単結晶シリコン層14は、成長中にボロンをド
ープしたものでもよいし、ノン・ドープの非単結晶シリ
コン層にボロン（11B+）をイオン注入するがBCl3等のガ
ス拡散を行なって形成してもよい。
コン基板１上にｎ型シリコンエピタキシャル層２を成長
し、分離用酸化膜３を形成した後、絶縁膜４および高濃
度のｐ型非単結晶シリコン層14（ｐ型多結晶シリコン層
もしくはｐ型非晶質シリコン層）を成長させる。このと
き、ｐ型非単結晶シリコン層14は、成長中にボロンをド
ープしたものでもよいし、ノン・ドープの非単結晶シリ
コン層にボロン（11B+）をイオン注入するがBCl3等のガ
ス拡散を行なって形成してもよい。
次に、第１図（ｂ）に示すように、ベースとなるべき
領域のみを選択的に開口し、ｐ型シリコンエピタキシャ
ル成長を行なう。この時、この成長により、ｐ型非単結
晶シリコン層14上にはｐ型非単結晶シリコン膜14a（ｐ
型多結晶シリコン膜もしくはｐ型非晶質シリコン膜）
が、ベースとなるべき開口部上にはシリコンエピタキシ
ャル膜からなるｐ型ベース13が形成される。このｐ型シ
リコンエピタキシャルの成長方法は、Si−MBE法もしく
は、通常のSiH4,Si2H6,SiH2Cl2等の気相分解法である。
領域のみを選択的に開口し、ｐ型シリコンエピタキシャ
ル成長を行なう。この時、この成長により、ｐ型非単結
晶シリコン層14上にはｐ型非単結晶シリコン膜14a（ｐ
型多結晶シリコン膜もしくはｐ型非晶質シリコン膜）
が、ベースとなるべき開口部上にはシリコンエピタキシ
ャル膜からなるｐ型ベース13が形成される。このｐ型シ
リコンエピタキシャルの成長方法は、Si−MBE法もしく
は、通常のSiH4,Si2H6,SiH2Cl2等の気相分解法である。
ｐ型非単結晶シリコン膜14aならびにｐ型ベース13の
膜厚および不純物濃度は、成長方法により異なるが、概
ね、必要とするデバイス特性を基に決定すればよい。例
えば、ｐ型ベース13に0.1μｍ厚のエピタキシャル膜を
使用するとしても、スイッチング素子の場合にはfT重視
するためにベースの不純物濃度はたかだか1017〜1018cm
-3とすればよいし、アナログ素子の場合にはｒbb′を重
視するためベースの不純物濃度は1018〜1019cm-3程度に
するとよい。
膜厚および不純物濃度は、成長方法により異なるが、概
ね、必要とするデバイス特性を基に決定すればよい。例
えば、ｐ型ベース13に0.1μｍ厚のエピタキシャル膜を
使用するとしても、スイッチング素子の場合にはfT重視
するためにベースの不純物濃度はたかだか1017〜1018cm
-3とすればよいし、アナログ素子の場合にはｒbb′を重
視するためベースの不純物濃度は1018〜1019cm-3程度に
するとよい。
同様のことは、ｐ型非単結晶シリコン膜14aの下の高
濃度のｐ型非単結晶シリコン層14についても言え、必要
の応じて、厚さならびに濃度を変化させればよい。
濃度のｐ型非単結晶シリコン層14についても言え、必要
の応じて、厚さならびに濃度を変化させればよい。
ｐ型非単結晶シリコン膜14aならびにｐ型ベース13を
形成した後、第１図（ｃ）に示すように、選択的にｐ型
非単結晶シリコン膜14aならびにｐ型非単結晶シリコン
層14を、例えばCCl4のガスでエッチングし、絶縁膜10を
成長させる。本実施例では、絶縁膜４も同時にエッチン
グした例を示したが、これはエッチングしなくてもさし
つかえない。
形成した後、第１図（ｃ）に示すように、選択的にｐ型
非単結晶シリコン膜14aならびにｐ型非単結晶シリコン
層14を、例えばCCl4のガスでエッチングし、絶縁膜10を
成長させる。本実施例では、絶縁膜４も同時にエッチン
グした例を示したが、これはエッチングしなくてもさし
つかえない。
次に、第１図（ｄ）に示すように、エミッタ形成予定
部分上の絶縁膜10をエッチング除去し、エミッタ拡散用
のｎ型多結晶シリコン膜８を形成し、高温アニールによ
りｎ型エミッタ９を形成する。
部分上の絶縁膜10をエッチング除去し、エミッタ拡散用
のｎ型多結晶シリコン膜８を形成し、高温アニールによ
りｎ型エミッタ９を形成する。
最後に、第１図（ｅ）に示すように、絶縁膜10aを成
長させ、エミッタ・コンタクトおよびベース・コンタク
トの開口を行ない、エミッタ電極11a,ベース電極11b,コ
レクト電極11cを形成し、単体のNPNトランジスタを完成
する。
長させ、エミッタ・コンタクトおよびベース・コンタク
トの開口を行ない、エミッタ電極11a,ベース電極11b,コ
レクト電極11cを形成し、単体のNPNトランジスタを完成
する。
第２図（ａ），（ｂ）は、本発明の第２の実施例であ
る半導体集積回路に用いるNPNトランジスタの工程順概
略縦断面図である。
る半導体集積回路に用いるNPNトランジスタの工程順概
略縦断面図である。
まず、第２図（ａ）に示すように、ｐ型シリコン基板
1aの所定の部分に高濃度のｎ型埋込み層15を形成した
後、ｎ型シリコンエピタキシャル層２を成長する。ｎ型
シリンコンエピタキシャル層２の所定箇所を分離用酸化
膜３に交換した後、拡散マスク用の絶縁膜4aを形成し、
選択的に高濃度のｎ型不純物の拡散を行ない高濃度のｎ
型コレクタ引き上げ部16を形成する。
1aの所定の部分に高濃度のｎ型埋込み層15を形成した
後、ｎ型シリコンエピタキシャル層２を成長する。ｎ型
シリンコンエピタキシャル層２の所定箇所を分離用酸化
膜３に交換した後、拡散マスク用の絶縁膜4aを形成し、
選択的に高濃度のｎ型不純物の拡散を行ない高濃度のｎ
型コレクタ引き上げ部16を形成する。
しかる後、拡散マスク用の絶縁膜4aを全面除去してか
ら絶縁膜４および高濃度のｐ型非単結晶シリコン層14
（ｐ型多結晶シリコン層もしくはｐ型非晶質シリコン
層）を積層し、ベースとなるべき領域を開口した後、ｐ
型シリコンエピタキシャル成長を行ない、第２図（ｂ）
に示す構造となる。この時、この成長により、ｐ型非単
結晶シリコン層14上にはｐ型非単結晶シリコン膜14a
（ｐ型多結晶シリコン膜もしくはｐ型非晶質シリコン
膜）が、ベースとなるべき開口部上にはシリコンエピタ
キシャル膜からなるｐ型ベース13が形成される。
ら絶縁膜４および高濃度のｐ型非単結晶シリコン層14
（ｐ型多結晶シリコン層もしくはｐ型非晶質シリコン
層）を積層し、ベースとなるべき領域を開口した後、ｐ
型シリコンエピタキシャル成長を行ない、第２図（ｂ）
に示す構造となる。この時、この成長により、ｐ型非単
結晶シリコン層14上にはｐ型非単結晶シリコン膜14a
（ｐ型多結晶シリコン膜もしくはｐ型非晶質シリコン
膜）が、ベースとなるべき開口部上にはシリコンエピタ
キシャル膜からなるｐ型ベース13が形成される。
以後の製造工程は、コレクタ電極を裏面には形成せず
に表面に形成することを除いて、第１の実施例と同じで
ある。
に表面に形成することを除いて、第１の実施例と同じで
ある。
なお、第１ならびに第２の実施例ではNPNトランジス
タの場合について述べたが、PNPトランジスタにおいて
も、不純物の極性を逆転させるだけで容易に実現できる
ことは明らかである。
タの場合について述べたが、PNPトランジスタにおいて
も、不純物の極性を逆転させるだけで容易に実現できる
ことは明らかである。
以上説明したように、本発明は、シリコンエピタキシ
ャル層でベースを形成する前に、予め、ベースとベース
電極とを結びつける部分に、低抵抗の非単結晶シリコン
層（NPNトランジスタの場合はｐ型,PNPトランジスタの
場合はｎ型）を形成することにより、電流増幅率の低下
を招くことなく、大幅にベース抵抗を低減することがで
きる。
ャル層でベースを形成する前に、予め、ベースとベース
電極とを結びつける部分に、低抵抗の非単結晶シリコン
層（NPNトランジスタの場合はｐ型,PNPトランジスタの
場合はｎ型）を形成することにより、電流増幅率の低下
を招くことなく、大幅にベース抵抗を低減することがで
きる。
シリコンエピタキシャル層をｐ型ベースに用いた本発
明の一実施例と第２の従来例（第４図）との比較をし、
数値により改善の効果を示す。ｐ型多結晶シリコン膜12
（従来例におけるｐ型ベースとベース電極とを結びつけ
る膜）の層抵抗ρs1＝3kΩ／□,p型多結晶シリコン膜12
の幅Ｓ＝３μm,p型ベース13の幅（＝エミッタ幅）Ｗ＝
１μm,p型ベース13の層抵抗ρs2＝10kΩ／□,p型非単結
晶シリコン層14の層抵抗ρs3＝300Ω／□,p型非単結晶
シリコン膜14aの層抵抗はｐ型多結晶シリコン膜12の層
抵抗とほぼ同じ，エミッタ長＝10μm,ダブル・ベース構
造，とすると、従来のNPNトランジスタのベース抵抗は
ｒbb′１≒530Ω、本実施例のNPNトランジスタのベース
抵抗はｒbb′２≒125Ωとなり、ほぼ80％のベース抵抗
の低減効果が得られた。
明の一実施例と第２の従来例（第４図）との比較をし、
数値により改善の効果を示す。ｐ型多結晶シリコン膜12
（従来例におけるｐ型ベースとベース電極とを結びつけ
る膜）の層抵抗ρs1＝3kΩ／□,p型多結晶シリコン膜12
の幅Ｓ＝３μm,p型ベース13の幅（＝エミッタ幅）Ｗ＝
１μm,p型ベース13の層抵抗ρs2＝10kΩ／□,p型非単結
晶シリコン層14の層抵抗ρs3＝300Ω／□,p型非単結晶
シリコン膜14aの層抵抗はｐ型多結晶シリコン膜12の層
抵抗とほぼ同じ，エミッタ長＝10μm,ダブル・ベース構
造，とすると、従来のNPNトランジスタのベース抵抗は
ｒbb′１≒530Ω、本実施例のNPNトランジスタのベース
抵抗はｒbb′２≒125Ωとなり、ほぼ80％のベース抵抗
の低減効果が得られた。
第１図（ａ）〜（ｅ），第２図（ａ），（ｂ）は本発明
の実施例の工程順概略縦断面図、第３図，第４図は従来
のバイポーラ・トランジスタの概略縦断面図である。 １……ｐ型シリコン基板、1a……ｎ型シリコン基板、２
……ｎ型シリコンエピタキシャル層、３……分離用酸化
膜、4,4a,10,10a……絶縁膜、５……高濃度のｐ型領
域、6,13……ｐ型ベース、７……熱酸化膜、８……ｎ型
多結晶シリコン膜、９……ｎ型エミッタ、11a……エミ
ッタ電極、11b……ベース電極、11c……コレクタ電極、
12……ｐ型多結晶シリコン膜、14……ｐ型非単結晶シリ
コン膜、14a……ｐ型非単結晶シリコン層、15……ｎ型
埋込み領域、16……ｎ型コレクト引き上げ部。
の実施例の工程順概略縦断面図、第３図，第４図は従来
のバイポーラ・トランジスタの概略縦断面図である。 １……ｐ型シリコン基板、1a……ｎ型シリコン基板、２
……ｎ型シリコンエピタキシャル層、３……分離用酸化
膜、4,4a,10,10a……絶縁膜、５……高濃度のｐ型領
域、6,13……ｐ型ベース、７……熱酸化膜、８……ｎ型
多結晶シリコン膜、９……ｎ型エミッタ、11a……エミ
ッタ電極、11b……ベース電極、11c……コレクタ電極、
12……ｐ型多結晶シリコン膜、14……ｐ型非単結晶シリ
コン膜、14a……ｐ型非単結晶シリコン層、15……ｎ型
埋込み領域、16……ｎ型コレクト引き上げ部。
Claims (1)
- 【請求項１】所定部分が第１導電型のシリコン半導体基
板上に、第１導電型のシリコンエピタキシャル層を形成
する工程と、前記第１導電型のシリコンエピタキシャル
層の所定部分に分離用酸化膜を形成する工程と、前記第
１導電型のシリコンエピタキシャル層および前記分離用
酸化膜とからなる表面上に絶縁膜と第２導電型の非単結
晶シリコン層を積層し、前記絶縁膜および前記第１の非
単結晶シリコン層上のベースとなるべき部分を開口した
後、第２導電型のシリコン膜を堆積することにより、前
記非単結晶シリコン層上には第２導電型の非単結晶シリ
コン膜を形成し、前記のベースとなるべき開口部上には
第２導電型のシリコンエピタキシャル膜を形成する工程
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157694A JP2817210B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157694A JP2817210B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322440A JPH0322440A (ja) | 1991-01-30 |
| JP2817210B2 true JP2817210B2 (ja) | 1998-10-30 |
Family
ID=15655343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157694A Expired - Lifetime JP2817210B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817210B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3761529B2 (ja) | 2003-04-01 | 2006-03-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1989
- 1989-06-19 JP JP1157694A patent/JP2817210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322440A (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPH07335663A (ja) | バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH0562991A (ja) | 半導体装置及びその製造方法 | |
| JPS6322070B2 (ja) | ||
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JPH05235017A (ja) | 半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JPH0574789A (ja) | 半導体装置の製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP2812052B2 (ja) | 半導体装置 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05211158A (ja) | 半導体装置およびその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6242396B2 (ja) | ||
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JP2000208531A (ja) | ヘテロ接合バイポ―ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |