JPH05211158A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05211158A JPH05211158A JP718992A JP718992A JPH05211158A JP H05211158 A JPH05211158 A JP H05211158A JP 718992 A JP718992 A JP 718992A JP 718992 A JP718992 A JP 718992A JP H05211158 A JPH05211158 A JP H05211158A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- mbe
- silicon
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
となるN+ 型層を低温で形成する。 【構成】N型シリコン基板1にN- 型エピタキシャル層
2を成長し、二酸化シリコン膜3を形成したのち、P型
MBE層4およびP- 型MBE層5を成長する。つぎに
二酸化シリコン膜6およびCVD窒化シリコン膜8を形
成したのち、フォトレジスト9をマスクとして、エミッ
タを開口する。つぎにMBE装置において、常温でアン
チモンドープアモルファスシリコンを堆積したのち、7
30℃の熱処理で固相成長させてエピタキシャル/ポリ
シリコン界面のあるN+ 型層10を形成し、パターニン
グしてエミッタコンタクトとする。
Description
ンチモンドープアモルファスシリコンを堆積したのち、
熱処理することによってエピタキシャル/ポリシリコン
界面をエミッタ層の中に形成した、NPN型シリコンバ
イポーラトランジスタおよびその製造方法に関するもの
である。
接合形成には、熱拡散法が広く用いられている。エミッ
タ形成工程ではノンドープポリシリコン成長のあと砒素
をイオン注入するか、砒素ドープポリシリコン(DOP
OS)を成長するのが一般的である。そのあと熱処理に
よってイオン注入損傷をアニールするか、DOPOS中
の砒素をベース層に熱拡散してエミッタ−ベース接合を
形成する。
ジスタについて、図6を参照して工程順に説明する。
予定領域にN+ 型埋込層13を形成し、CVD法により
N- 型エピタキシャル層2を成長したのち、LOCOS
選択酸化法により周囲を二酸化シリコン膜3で絶縁分離
する。つぎにN+ 型埋込層13に接続するコレクタ引上
層およびベース層となるP- 型拡散層14を形成する。
窒化シリコン膜8で覆ったのち、ベースコンタクトを開
口して熱拡散法またはイオン注入法によりP+ 型拡散層
15を形成する。
ンタクトの二酸化シリコン膜3および窒化シリコン膜8
をエッチングしたのち、DOPOSまたはノンドープポ
リシリコンに砒素をイオン注入してN+ 型エミッタコン
タクト7を形成する。
成したのち、Ti/Pt(チタン/白金)11およびA
u(金)12を蒸着し、フォトレジスト(図示せず)を
マスクとして異方性エッチングを行なって、バイポーラ
トランジスタの素子部が完成する。
置を用いて、急峻な不純物分布やシリコンゲルマニウム
(SiGe)混晶が形成されている。低温成長手段とし
てバイポーラトランジスタ用の薄いベース層の形成に応
用され始めている。
について、図5(a)および(b)を参照して説明す
る。
板1aにシリコン(Si)分子およびアンチモン(S
b)分子を同時に蒸発させることにより、N型Sbドー
プエピタキシャル層18を形成することができる。
に対するアンチモンの固溶解度が低いので、Sb分子偏
析層19が形成される。そのため高濃度ドーピングがで
きなかった。
ース層を成長しても、そのあと熱処理によって砒素を活
性化しなければならない。この熱履歴のために不純物の
深さ方向分布(プロファイル)が変化する。急峻なP−
N接合が得られなくて特性が悪くなる。
いSiGe混晶をベース層としても、そのあとの工程で
成長温度以上の熱処理を行うと結晶欠陥が発生してしま
うという問題がある。
ば、このような高温熱処理も不要になる。これらの問題
点も解決されるが、MBE装置のN型ドーパントとして
用いられるアンチモンは固溶解度が低いので、エミッタ
に必要な高濃度ドーピングができないという問題があっ
た。
ミッタ/ベース接合近傍のエピタキシャル/ポリシリコ
ン界面で結晶性が悪化して、リーク電流が増加するとい
う問題もあった。
アンチモンドープエピタキシャル層の上にアンチモンド
ープアモルファスシリコン層が形成されたエミッタがベ
ース層の上に形成されたNPNバイポーラトランジスタ
を含むものである。
ャル装置において半導体基板の一主面上に室温でアンチ
モンをドープしたアモルファスシリコン層を堆積する工
程と、引き続いて前記分子線エピタキシャル装置におい
て熱処理して、前記アモルファスシリコン層をエピタキ
シャル層の上にポリシリコン層が重なる積層構造とする
工程とを含むものである。
リコン層を堆積してから、熱処理して固相成長させる方
法について、図4(a)〜(c)を参照して説明する。
装置内でP型シリコン基板1a上に室温でシリコン(S
i)およびアンチモン(Sb)を蒸着させてSbドープ
アモスシリコン層20を形成する。
置内で熱処理を行うとSbドープアモルファスシリコン
層20中で、基板側から結晶軸の方位に配向したエピタ
キシャル層22が固相成長する。一方、対応する結晶軸
がない表面側ではポリシリコン21が固相成長する。こ
のとき、アモルファスシリコン層の表面方向へのエピタ
キシャル成長22の速度と、裏面方向へのポリシリコン
成長21の速度とは異なる。これはエピタキシャル層2
2が一方向に成長するのに対し、ポリシリコン21はあ
らゆる方向に成長し、その底面方向に対するベクトル和
が成長速度となるからである。このエピタキシャル層2
2およびポリシリコン21の成長速度は熱処理温度に依
存する。
キシャル/ポリシリコン界面23をもつSbドープアモ
ルファスシリコン20の固相成長法によって形成するこ
とができる。
(a)〜(d)を参照して説明する。
板1にN- 型エピタキシャル層2が形成されている。そ
の上に形成された二酸化シリコン膜3に囲まれて、MB
E装置で成長したP型エピタキシャル層4およびP- 型
エピタキシャル層5が形成されている。さらに二酸化シ
リコン膜6およびCVD法で成長した窒化シリコン膜8
のエミッタ開口にMBE装置を用いて固相成長したエピ
タキシャル/ポリシリコン界面を有するN+ 型層10が
形成されている。その上にTi/Pt層11およびAu
層12からなる電極が形成されている。
方法について説明する。
リコン基板1に厚さ0.8〜1.3μm、比抵抗0.5
〜1.0μmのN- 型エピタキシャル層2を成長させ
る。つぎに熱酸化により厚さ100nmの二酸化シリコ
ン膜3を形成してから、フォトレジスト(図示せず)を
マスクとして、異方性ドライエッチングしてベース予定
領域を開口する。つぎにMBE装置において650℃、
真空度10-8Torrで、シリコンおよび硼素を蒸発さ
せて、厚さ30〜50nm、キャリア濃度1〜9×10
18cm-3のP型エピタキシャル層4を形成する。引き続
いて厚さ5〜20nmのP- 型エピタキシャル層5を形
成する。
タとベース界面の結晶性およびP−N接合を良好に保つ
ためのバッファ層となっている。
ポリシリコンをフォトレジスト(図示せず)をマスクと
してCF4 系のガスを用いた異方性エッチングで除去す
る。
により厚さ100nmの二酸化シリコン膜6および厚さ
100nmの窒化リコン膜8を堆積したのち、フォトレ
ジスト9をマスクとして異方性エッチングしてエミッタ
予定領域を開口する。
ジスト9を除去したのちMBE装置において常温でシリ
コンおよびアンチモンを蒸発させて、アンチモンを高濃
度にドープしたアモルファスシリコン層を成長する。つ
ぎに730℃に昇温してエピタキシャル/ポリシリコン
界面を有するN+ 型MBE層10を形成する。
クとしてCF4 +O2 ガスを用いて、N+ 型MBE層1
0を異方性エッチングする。つぎにフォトレジスト9を
マスクとして異方性エッチングしてベースコンタクトを
開口する。
ジスト9を除去したのちTi/Pt11およびAu12
を真空蒸着してから、フォトレジスト(図示せず)をマ
スクとして異方性エッチングを行なってバイポーラトラ
ンジスタの素子部が完成する。
リコン界面を有するN+ 型MBE層10は十分に活性化
している。あとで800〜1000℃のアニールする、
従来のようなMBE成長温度以上の高温熱処理が不要と
なる。
ファイルの変化もほとんどない。エミッタおよびベース
の厚さやキャリア濃度を制御することにより、設計した
通りの特性を得ることができる。
装置で成長することが可能になった。あとの工程でMB
E成長温度以上の高温熱処理が不要になり、特性の悪化
がなくなった。さらにこれまで不可能であった高濃度の
アンチモンドーピングが可能になった。また、本発明に
おいてP型エピタキシャル層4をMBE装置を用いて形
成する際に硼素と同時にゲルマニウムを適当な成長速度
で蒸発させればSiGeヘテロバイポーラトランジスタ
となる。
2(a)〜(d)を参照して説明する。
板1にN- 型エピタキシャル層2が形成されている。そ
の上に形成された二酸化シリコン膜3に囲まれて、MB
E装置で成長したP型エピタキシャル層4が形成されて
いる。さらに二酸化シリコン膜6およびCVD法で成長
した窒化シリコン膜8のエミッタ開口にMBE装置を用
いて固相成長したエピタキシャル/ポリシリコン界面を
有するN+ 型層10が形成されている。最後にTi/P
t層11およびAu層12からなる電極が形成されてい
る。
方法について説明する。
リコン基板1に厚さ0.8〜1.3μm、比抵抗0.5
〜1.0ΩcmのN- 型エピタキシャル層2を成長す
る。つぎに熱酸化により厚さ100nmの二酸化シリコ
ン膜3を形成したのち、異方性エッチングによりベース
予定領域に開口を形成する。
Torr、温度650℃でシリコンおよび硼素を蒸発さ
せて、厚さ30〜50nm、キャリア濃度1〜9×10
18cm-3のP型エピタキシャル層4を成長する。つぎ
に、二酸化シリコン膜3上に成長したポリシリコンをフ
ォトレジスト(図示せず)をマスクとして、CF4 系の
ガスを用いた異方性エッチングによって除去する。
により厚さ100nmの二酸化シリコン膜6および厚さ
100nmの窒化シリコン膜8を形成し、フォトレジス
ト9をマスクとして異方性エッチングによりエミッタ予
定領域を開口する。
ジスト9を除去してからMBE装置で低濃度不純物層1
7(P型でもN型でも可)を形成する。この低濃度不純
物層17はエミッタとベース界面の結晶性およびP−N
接合を良好に保つためのバッファ層として必要である。
させて、アモルファスシリコンを堆積したのち、730
℃の固相成長法によりエピタキシャル/ポリシリコン界
面を有する厚さ100〜200nmのN+ 型層10を形
成する。
クとしてCF4 +O2 ガスを用いた異方性エッチングに
よりN+ 型MBE層10からなるエミッタコンタクトを
形成する。つぎにフォトレジスト9をマスクとして、異
方性エッチングを行なってベースコンタクトを開口す
る。
ジスト9を除去して真空蒸着法によりTi/Pt11お
よびAu12を堆積したのち、フォトレジスト(図示せ
ず)をマスクとして異方性エッチングすることにより、
バイポーラトランジスタの素子部が完成する。
界面を有するN+ 型MBE層10は十分に活性化してい
る。あとで800〜1000℃のアニールする、従来の
ようなMBE成長温度以上の高温熱処理が不要となる。
ファイルの変化もほとんどない。エミッタおよびベース
の厚さやキャリア濃度を制御することにより、設計した
とおりの特性を得ることができる。
装置で成長することが可能になった。あとの工程でMB
E成長温度以上の高温熱処理が不要になり、特性の悪化
がなくなった。さらにこれまで不可能であった高濃度の
アンチモンドーピングが可能になった。また、本発明に
おいてP型エピタキシャル層4をMBE装置を用いて形
成する際に硼素と同時にゲルマニウムを適当な成長速度
で蒸発させればSiGeヘテロバイポーラトランジスタ
となる。
3を参照して説明する。
モンをドープしたN+ 型埋込層13をはさんで比抵抗
0.5〜1.0Ωcm、厚さ0.8〜1.3μmのN-
型エピタキシャル層2が形成されている。さらにLOC
OS選択酸化によるフィールド酸化膜となる二酸化シリ
コン膜3によって素子間分離が行なわれている。ここで
LOCOS選択酸化の代りにトレンチ構造を用いて素子
間分離を行なうこともできる。
込層13に接続するコレクタプラグを形成してから、第
1の実施例と同様のバイポーラトランジスタを形成す
る。さらにエミッタ開口形成と同時にコレクタコンタク
トを開口し、アンチモンドープアモルファスシリコンを
堆積してから、固相成長法によりN+ 型層10を形成す
る。
ーラトランジスタが形成される。さらにこのバイポーラ
トランジスタをBi−CMOS集積回路に適用すること
ができる。
て、ベース領域だけでなくエミッタ領域までもMBE装
置で低温成長することができる。ベース層を形成したあ
との高温熱処理が不要になり、結晶性の悪化や不純物プ
ロファイルの変化を考慮する必要がなくなった。
ランジスタの遮断周波数が、本発明のバイポーラトタン
ジスタでは18〜20GHzに向上した。
ある。
ある。
シリコンの固相成長法を説明する断面図である。
タキシャル層の形成方法を示す断面図である。
ある。
Claims (2)
- 【請求項1】 アンチモンドープエピタキシャル層の上
にアンチモンドープアモルファスシリコン層が形成され
たエミッタがベース層の上に形成されたNPNバイポー
ラトランジスタを含む半導体装置。 - 【請求項2】 分子線エピタキシャル装置において半導
体基板の一主面上に室温でアンチモンをドープしたアモ
ルファスシリコン層を堆積する工程と、引き続いて前記
分子線エピタキシャル装置において熱処理して、前記ア
モルファスシリコン層をエピタキシャル層の上にポリシ
リコン層が重なる積層構造とする工程とを含む半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04007189A JP3077841B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04007189A JP3077841B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000074517A Division JP2000306921A (ja) | 2000-01-01 | 2000-03-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05211158A true JPH05211158A (ja) | 1993-08-20 |
JP3077841B2 JP3077841B2 (ja) | 2000-08-21 |
Family
ID=11659101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04007189A Expired - Fee Related JP3077841B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3077841B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0769810A2 (en) * | 1995-10-20 | 1997-04-23 | Nec Corporation | Bipolar transistor and method of fabricating it |
US6660623B2 (en) | 2000-05-26 | 2003-12-09 | Mitsubishi Heavy Industries, Ltd. | Semiconductor device and method of manufacturing the same |
JP2004520711A (ja) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バイポーラ・トランジスタ |
JP2013131656A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186367A (ja) * | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6189667A (ja) * | 1984-10-09 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01187864A (ja) * | 1988-01-22 | 1989-07-27 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
JPH0236526A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1992
- 1992-01-20 JP JP04007189A patent/JP3077841B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186367A (ja) * | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6189667A (ja) * | 1984-10-09 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01187864A (ja) * | 1988-01-22 | 1989-07-27 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
JPH0236526A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0769810A2 (en) * | 1995-10-20 | 1997-04-23 | Nec Corporation | Bipolar transistor and method of fabricating it |
JPH09115922A (ja) * | 1995-10-20 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
EP0769810A3 (en) * | 1995-10-20 | 1999-05-06 | Nec Corporation | Bipolar transistor and method of fabricating it |
US6521504B1 (en) | 1995-10-20 | 2003-02-18 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device and method of fabricating the same |
US6660623B2 (en) | 2000-05-26 | 2003-12-09 | Mitsubishi Heavy Industries, Ltd. | Semiconductor device and method of manufacturing the same |
JP2004520711A (ja) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バイポーラ・トランジスタ |
JP2013131656A (ja) * | 2011-12-22 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
US9153661B2 (en) | 2011-12-22 | 2015-10-06 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP3077841B2 (ja) | 2000-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5821149A (en) | Method of fabricating a heterobipolar transistor | |
US5308776A (en) | Method of manufacturing SOI semiconductor device | |
JP2599550B2 (ja) | 横型バイポーラ・トランジスタの製造方法 | |
JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
JPH07183310A (ja) | 半導体装置及びその製造方法 | |
JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
US6927476B2 (en) | Bipolar device having shallow junction raised extrinsic base and method for making the same | |
JPH0883805A (ja) | 半導体装置及びその製造方法 | |
JP3132101B2 (ja) | 半導体装置の製造方法 | |
JPH06168952A (ja) | 半導体装置およびその製造方法 | |
JP3545503B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH1197451A (ja) | 半導体装置の製法 | |
JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
JPH08236541A (ja) | 高速バイポーラートランジスタ | |
JPH05235017A (ja) | 半導体装置 | |
US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
JP3033155B2 (ja) | 半導体装置の製造方法 | |
JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
US20030109109A1 (en) | Bipolar device having non-uniform depth base-emitter junction | |
JPH0574789A (ja) | 半導体装置の製造方法 | |
US5629219A (en) | Method for making a complementary bipolar transistor | |
JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2000306921A (ja) | 半導体装置 | |
JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
JP2613031B2 (ja) | バイポーラトランジスターの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |