JP2810947B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2810947B2 JP2810947B2 JP2010277A JP1027790A JP2810947B2 JP 2810947 B2 JP2810947 B2 JP 2810947B2 JP 2010277 A JP2010277 A JP 2010277A JP 1027790 A JP1027790 A JP 1027790A JP 2810947 B2 JP2810947 B2 JP 2810947B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- present
- shallow
- diffusion
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
領域にp型不純物を導入する方法に関するものである。
特に、高精度に濃度制御でき、かつ欠陥がないことが要
求されるプロセス、例えばバイポーラトランジスタのベ
ース形成プロセスへの適用に適するものである。
の無いp型不純物層を形成する方法として、NPNバイポ
ーラトランジスタのp型ベース形成プロセスを例に、従
来技術を説明する。
薄い酸化膜を介し、Bイオンを直接Si中に注入すること
によって形成されてきた。この方法で、深さ200nm程度
以上、不純物濃度3×1018cm-3程度以下のベース層形成
は可能である。しかし、ベース領域を薄くしようとして
注入エネルギーを低くしても、イオン注入時のチャネリ
ング現象のためBは深い位置まで侵入し、これ以上薄く
できないという欠点があった。また、不純物濃度を高く
しようとして注入ドーズ量をふやすと、ベース層に欠陥
が入るという欠点があった。
オンを直接Si中に注入する方法もあった。この方法は、
チャネリングが抑制されるためBの分布自体は浅くなる
が、Fが注入される分だけ欠陥に対してはより厳しくな
るという欠点があった。
l.,IEEE Trans.Electron Devices,vol.ED-35,no.8,p.12
47,Aug.1988)には、ポリSiにBをイオン注入し、これ
から拡散させる方法が示されている。この方法は、基本
的には拡散による方法であるので欠陥に対して有利であ
る上、濃度的にはポリSiへの注入量で制御でき、深さと
してもかなり浅いものまで可能である等の利点を有して
いる。
してAsを同じポリSiにイオン注入し拡散させる方法しか
とれないことである。これは、ベース形成の拡散処理が
入っているため、ポリSiのみの除去が困難なためであ
る。このことによる大きな欠点は、次の点である。
領域をつなぐためのあらたなベース領域(リンクベース
領域)を形成する必要がある。
り、ワイドギャップなヘテロエミッタ材料等をエミッタ
にはできない。
度をある程度高くする必要があるため(通常は850℃以
上)、ベース形成時には浅いものができても最終的には
ベースも拡散し、ある程度以上浅いものはできない。
で、その目的は、バイポーラトランジスタのベース形成
等の半導体装置の製造工程において、均一で、高精度に
濃度制御でき、かつ結晶欠陥のない、非常に浅いp型不
純物層を形成する方法を提供することにある。不純物濃
度としては1018〜1019cm-3、接合の深さとして50nm以下
を想定している。
理による拡散で接合位置が変わっては意味が無い。即
ち、エミッタ形成プロセス等の後工程も含め考える必要
がある。本発明のさらに他の目的は、後工程も含めた浅
い不純物層を形成する方法を提供することにある。より
具体的には、エミッタ形成プロセスとして、不純物を堆
積時添加したワイドギャップ・ヘテロエミッタ材料ある
いはポリSiによる低温形成法を想定しており、これらと
組み合わせ可能な浅いベース形成方法を提供することに
ある。
表面に薄い酸化膜を形成する工程と、該酸化膜中にホウ
素のハロゲン化物または水素化物の分子イオンをイオン
注入する工程と、ランプアニールにより高温度短時間熱
処理することによりホウ素をシリコン基板中に浅く高精
度に濃度制御して導入する工程とを含み、かつ前記イオ
ン注入工程において、ホウ素の分布のテイルの一部がシ
リコン基板に侵入した構成としている。
してそれらの分子イオンを形成し、現在の標準的なイオ
ン注入装置を用いて低エネルギー(5〜10KeV)で薄い
酸化膜中にイオン注入し、ランプアニール等の高温短時
間アニールによりシリコン基板中にBを浅く拡散するこ
とを最も主要な特徴としている。そのため高精度に濃度
制御された、欠陥の無い、50nm以下の浅いp型不純物層
をうることができる。
ランプアニール後(b)に分けて示す。横軸に深さ,縦
軸に濃度をとってある。
散の両方を利用している。酸化膜中のBの拡散は非常に
遅いため、酸化膜中のBの分布は急峻に、かつ、B分布
と基板との距離をできるだけ小さくし、酸化膜中の拡散
をできるだけ短くする必要がある。そのため、酸化膜厚
は薄くし、低エネルギーでかつ分子イオンを注入する手
法を用いた。
果に基づき、Si中にBがより拡散容易なランプアニール
法を用いたことにある。
分布を、イオン注入後(a),ランプアニール後(b)
に分けて示す。第1図に示した方法と違う点は、第1図
に示した方法ではBのイオン注入後の分布が完全に酸化
膜中のみでSi中には入っていないのに対し、第2図に示
した本発明の方法ではBの分布のテイルの一部が、Si中
に入っていることにある。この場合、Si表面のBの濃度
は1018程度以下である。このテイル部分の入り方として
は、当然ながら欠陥を発生させる量以下に抑える必要が
ある。この方法の利点は、Si中にBをより拡散させ易い
ことである。
化膜中に分布したBを有効にSi中に導入する熱処理が必
要となる。イオン注入までを同一条件で作成し、従来の
電気炉アニールと本発明のランプアニールを行った時
の、p型領域のシート抵抗を比較した実験結果を第1表
に示す。
方がシート抵抗が小さい、即ちSi中にBが拡散しやすい
ことがわかる。本発明は、この実験結果を基に構成され
たものである。
陥ははいりにくい。
度制御できる。
い拡散深さを制御できる。
リSiからの拡散で述べたような欠点はない。すなわち、
不純物を堆積時添加したワイドギャップ・ヘテロエミッ
タ材料あるいはポリSiによる低温形成法によるエミッタ
との組み合わせ可能である。
に注入する方法と本発明との差異は明白である。
される方法との差異は、拡散源に用いた膜が除去可能か
否かである。即ち、本発明では酸化膜を拡散源に用いて
いるため、容易に除去可能である。既に述べたように、
拡散源に用いた膜が除去可能か否かは、Siヘテロバイポ
ーラトランジスタを考えた場合、ワイドギャップ材料が
使えるか否かの決定的な違いとなる。
に添加したいわゆるBSG(ボロンシリゲートガラス)膜
を拡散源としてSi中にBを拡散させる方法は従来から用
いられていた。この方法では、高濃度(1019cm-3以上)
に、余り濃度制御性を気にしないプロセス、たとえばp+
層形成には適用可能であった。しかし、不純物濃度とし
て1018〜1019cm-3を制御していれる方法に適用が不可能
なことは明白で、すなわちBSG膜はCVDを形成する。CVD
形成のBSG膜中には、Bが均一に入っていない。イオン
注入によるBの方が均一に混入しているため、制御しや
すいからであり、本発明とは基本的に視点および手法が
異なっている。
る拡散で接合位置が変わっては意味が無い。即ち、エミ
ッタ形成プロセス等の後工程も含め考える必要がある。
B拡散層の深さを本発明の目的の50nm以下にするには、
Bの拡散係数から考え、電気炉アニールで少なくとも80
0℃以下に抑えることが必要である。
は一つの例示であって、本発明の精神を逸脱しない範囲
で、種々の変更あるいは改良を行いうることは言うまで
もない。
(a)) 酸化膜厚は(b)で述べるイオン注入エネルギーとの
関係で決定されるが、既に述べた理由により、薄い膜
(50nm以下の程度の膜)の方が望ましい。酸化膜2は、
900℃,乾燥酸素中での熱酸化により形成した。
にホウ素(B)3を分布させる。(第3図(b)) ホウ素(B)3の分布として、すでに述べたように第
1図(a)の分布にするか、第2図(a)の分布にする
かは、酸化膜2の厚さとBF2 +イオンの注入エネルギー,
ドーズ量により決まる。
の分布をモンテカルロ計算した結果を示す。横軸に深
さ,縦軸に濃度をとってある。分子イオンの注入を行う
と、1原子当りのエネルギーが小さくなり、薄い酸化膜
中に急峻な分布を得ることができる。この結果から、例
えば、BF2 +イオンの注入エネルギーを7KeVに設定する
と、酸化膜を30nmにしておけば第1図(a)のような分
布が、酸化膜を20nmにしておけば第2図(b)のような
分布が得られることがわかる。
に濃度制御されたp型拡散層4を形成する。ランプアニ
ール装置はタングステン・ハロゲンランプを用いたもの
を使用した。ランプアニール条件の代表例は、1000℃,3
0秒である。既に説明したように、この条件は第1表に
示した“ランプアニールの方が電気炉アニールよりSi中
に拡散し易い”という発明者らの実験結果を基にしてい
る。
を示す。横軸に深さ,縦軸に濃度をとってある。これは
二次イオン質量分析(SIMS)により測定したものであ
る。SIMS測定自体のテイルを差し引いて考えると、1018
〜1019cm-3の領域で高精度に濃度制御でき、かつ50nm以
下の浅い不純物層が形成できていることが分かる。
のであり、この方法に限られたものではない。
代わりにウェット酸素中での熱酸化膜、またはCVD酸化
膜を使うことも可能である。また、(b)においてBF3
ガスを原料とする代わりに、ジボランのようなBの水素
化物を原料ガスとして分子イオンを注入しても、同様な
効果が得られる。この時、水素原子も同時に注入され、
その水素の効果により酸化膜中におけるBの拡散係数が
大きくなり拡散しやすくなる。また、(c)のプロセス
ではタングステン・ハロゲンランプを用いたが、酸化膜
を効率良く加熱するため、紫外域の光を放射するランプ
を用いる方法も考えられる。
第6図について説明する。
領域11、ベース補償領域13を形成する。12は酸化膜を示
す。(第6図(a)) (b)熱酸化により表面に薄い酸化膜14を形成する。
(第6図(b)) このプロセスは例1の(a)と同じプロセスである。
に酸化膜中にホウ素を分布させた後、ランプアニールし
高精度に濃度制御された浅いベース領域16を形成する。
(第6図(c)) このプロセスは例1の(b)〜(c)と同じプロセス
である。
用窓18を開口する。(第6図(d)) CVD酸化膜17の形成温度は、浅いベース形成後である
のでベース層の広がりをできるだけ抑える意味から、少
なくとも800℃以下に抑える必要がある。ここでは、TEO
S(トリエチル・オルソシリケート)を用いた減圧CVDに
より720℃で100nm堆積した。
ヘテロエミッタ材料19,ポリSi 20を堆積する。(第6図
(e)) 形成温度は、上記と同様、少なくとも800℃以下に抑
える必要がある。また、ヘテロエミッタ材料19とポリSi
20は、不純物を各々の最適濃度に堆積時添加してお
く。ヘテロエミッタ材料として、ここでは微結晶SiCx:
堆積温度400℃を用いた。
料19の加工を行った後、ベースコンタクト用窓21を形成
し、バイポーラトランジスタの基本構造が形成される。
(第6図(f)) 以上(a)〜(f)のプロセスは、代表的な例を示し
たものであり、これらの方法に限られたものではない。
膜15上にCVD酸化膜17を形成するプロセスを示したが、
薄い酸化膜15を一旦全て除去してからCVD酸化膜17を形
成してもよい。
ース領域16の表面を少し(2〜5nm程度)酸化してか
ら、CVD酸化膜を形成してもよい。
料19とポリSi 20の二層構造を用いたが、ポリSiのみ、
あるいは、ヘテロエミッタ材料のみの構造でもよい。さ
らに、(f)の状態で、エミッタのn型不純物はSi中に
全く入っていない図を示したが、n型不純物を少しSi中
に入れてもかまわない。
配線プロセス(例えば層間膜形成)においても、少なく
とも800℃以下のプロセスにしなくてはいけないことは
言うまでもない。
スタの例を示したが、SST(Super Self−aligned proce
ss Technology)のようにセルファライン構造にしたト
ランジスタにも適用できることは言うまでもない。
た、欠陥の無い、50nm以下の浅いp型不純物層を得るこ
とができる。これをNPNトランジスタのベース形成に適
用すれば極めて薄いベース層が得られ、ベース走行時間
を短縮し、トランジスタの高速化を達成できる。また、
ヘテロエミッタ材料と組み合わせたプロセスがとれるの
で、文献(M.Ugajin et al.,IEEE Trans.Electron Devi
ces,vol.ED-36,NO.6,June 1989)によれば、fTとして10
0GHzを越えるSiヘテロバイポーラ・トランジスタも期待
できる。
な目的としているが、浅いp型層が必要な同様のプロセ
ス、例えばPチャネルのMOSFETの浅いソース,ドレイン
接合部形成等のプロセスに適用できることは言うまでも
ない。
は本発明の製造方法の基本的な実施例、第4図はBF2 +イ
オン注入した際の酸化膜中のホウ素の分布の計算結果、
第5図は本発明により形成した浅いp型層の不純物分析
結果(実験結果)、第6図は本発明をSiバイポーラトラ
ンジスタ製造に適用した実施例を示す。 1……Si基板 2……酸化膜 3……ホウ素(B) 4……p型拡散層 11……n/n+基板(コレクタ領域) 12……酸化膜 13……p+領域(ベース補償領域) 14……薄い酸化膜 15……ホウ素注入された薄い酸化膜 16……p領域(ベース領域) 17……酸化膜 18……エミッタ用窓 19……ヘテロエミッタ材料(エミッタ領域) 20……ポリSi 21……ベースコンタクト窓
Claims (1)
- 【請求項1】シリコン基板表面に薄い酸化膜を形成する
工程と、該酸化膜中にホウ素のハロゲン化物または水素
化物の分子イオンをイオン注入する工程と、ランプアニ
ールにより高温度短時間熱処理することによりホウ素を
シリコン基板中に浅く高精度に濃度制御して導入する工
程とを含み、かつ前記イオン注入工程において、ホウ素
の分布のテイルの一部がシリコン基板に侵入しているこ
と特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277A JP2810947B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277A JP2810947B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03214725A JPH03214725A (ja) | 1991-09-19 |
JP2810947B2 true JP2810947B2 (ja) | 1998-10-15 |
Family
ID=11745817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277A Expired - Lifetime JP2810947B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2810947B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3175973B2 (ja) * | 1992-04-28 | 2001-06-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH0964355A (ja) * | 1995-08-25 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2007525813A (ja) * | 2003-12-04 | 2007-09-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5658227A (en) * | 1979-10-18 | 1981-05-21 | Matsushita Electric Ind Co Ltd | Self-alignment diffusing method |
JPS58164241A (ja) * | 1982-03-25 | 1983-09-29 | Nec Corp | 半導体装置の製造方法 |
JPS62266829A (ja) * | 1986-05-14 | 1987-11-19 | Sharp Corp | 浅い接合層の形成方法 |
JPS6453413A (en) * | 1987-08-25 | 1989-03-01 | Fuji Electric Co Ltd | Formation of impurity diffusion layer |
JP2535981B2 (ja) * | 1987-11-30 | 1996-09-18 | ソニー株式会社 | 半導体装置の製造方法 |
JPH01235332A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-01-19 JP JP2010277A patent/JP2810947B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03214725A (ja) | 1991-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
JPH1050989A (ja) | 半導体装置の製造方法 | |
US20010030333A1 (en) | Process of forming an ultra-shallow junction dopant layer having a peak concentration within a dielectric layer | |
JPS62130522A (ja) | 半導体装置の製造方法 | |
JP2947828B2 (ja) | 半導体装置の製造方法 | |
JPS618931A (ja) | 半導体装置の製造方法 | |
WO2000016391A1 (en) | Method for producing semiconductor device | |
JP2810947B2 (ja) | 半導体装置の製造方法 | |
KR100305124B1 (ko) | 붕소규화물막의확산원을갖는불순물도핑방법 | |
JP2846329B2 (ja) | 半導体装置の製造方法 | |
JP3366053B2 (ja) | 半導体装置の製造方法 | |
JPH06163574A (ja) | 半導体装置の製造方法 | |
JPH0590280A (ja) | 半導体装置の製造方法 | |
JPH0227769A (ja) | 半導体装置 | |
JP3254868B2 (ja) | 半導体装置及びその製造方法 | |
JPH03265131A (ja) | 半導体装置の製造方法 | |
JPS6321825A (ja) | 半導体装置の製造方法 | |
JPS63155720A (ja) | 半導体装置の製造方法 | |
JPH04158529A (ja) | 半導体素子の製造方法 | |
JPH04354328A (ja) | 半導体装置の製造方法 | |
JPH01207928A (ja) | 半導体装置の製造方法 | |
JPS6190431A (ja) | 半導体装置の製法 | |
JPH05190848A (ja) | Mosfetの製造方法 | |
JPH0684816A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |