JPH0964355A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0964355A JPH0964355A JP7217871A JP21787195A JPH0964355A JP H0964355 A JPH0964355 A JP H0964355A JP 7217871 A JP7217871 A JP 7217871A JP 21787195 A JP21787195 A JP 21787195A JP H0964355 A JPH0964355 A JP H0964355A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- forming
- mask
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 238000010438 heat treatment Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000005468 ion implantation Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 143
- 238000009792 diffusion process Methods 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 38
- 239000013078 crystal Substances 0.000 abstract description 34
- 238000009413 insulation Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 229910052710 silicon Inorganic materials 0.000 description 46
- 239000010703 silicon Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体素子中の結晶格子欠陥の発生を防止す
る。 【解決手段】 シリコン基板１１上にゲート酸化膜１２
を形成し、更にポリシリコンを堆積する。次に、ホトリ
ソ工程を経た後、前記ポリシリコンをパターニングして
ゲート電極１３を形成する。その後、全面にシリコン酸
化膜等の薄膜１４を堆積する。薄膜１４の膜厚は、後の
イオン注入工程でのイオン注入量に基づいてアモルファ
ス層１５の深さを予め算出し、この深さの４倍以上とす
る。薄膜１４を通して、シリコン基板１１にヒ素イオン
（Ａｓ＋）を注入する。すると、シリコン基板１１の表
面にアモルファス層１５が形成される。熱処理を行なう
ことにより、不純物の活性化と共に、アモルファス層１
５の再結晶化が行なわれるが、［１１１］面が現れない
ので、［１００］方位に垂直の方位のエピタキシャル成
長のみが起こり、端部に結晶格子欠陥の無い不純物拡散
層１６が形成される。
る。 【解決手段】 シリコン基板１１上にゲート酸化膜１２
を形成し、更にポリシリコンを堆積する。次に、ホトリ
ソ工程を経た後、前記ポリシリコンをパターニングして
ゲート電極１３を形成する。その後、全面にシリコン酸
化膜等の薄膜１４を堆積する。薄膜１４の膜厚は、後の
イオン注入工程でのイオン注入量に基づいてアモルファ
ス層１５の深さを予め算出し、この深さの４倍以上とす
る。薄膜１４を通して、シリコン基板１１にヒ素イオン
（Ａｓ＋）を注入する。すると、シリコン基板１１の表
面にアモルファス層１５が形成される。熱処理を行なう
ことにより、不純物の活性化と共に、アモルファス層１
５の再結晶化が行なわれるが、［１１１］面が現れない
ので、［１００］方位に垂直の方位のエピタキシャル成
長のみが起こり、端部に結晶格子欠陥の無い不純物拡散
層１６が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法において、特に不純物拡散層領域に結晶格子欠陥が
発生することを防止する方法を含む半導体素子の製造方
法に関するものである。
方法において、特に不純物拡散層領域に結晶格子欠陥が
発生することを防止する方法を含む半導体素子の製造方
法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；The Journal of Applied Physics，65[6] ，(1
989)（米），“Three-dimensional solid-phase-epitax
ial regrowth from As+-implanted Si ”，P.2238-2242
文献２；The Journal of Applied Physics，66[10]，(1
989)（米），“Defect formation in silicon at a mas
k edge during crystallization of amorphous implant
ation layer ”，P.4723-4728 文献３；The Journal of Crystal Growth ，[99]，(199
0)（米），“Two-dimensional solid-phase-epitaxial
recovery of amorphous Si formed by ion implantatio
n ”，P.245-253 文献４；The Journal of Electrochemical Sciety ，[1
40] （米），“A Mechanism of the Sidewall Process
Induced Junction Leakage Current of LDD Structure
”，P.780-786 従来、半導体素子の製造において、シリコン基板中に不
純物拡散層を形成する方法として、イオン注入法が主に
用いられている。しかし、前記文献１，２，３に開示さ
れているように、高濃度のイオン注入を行なうことによ
り形成されたアモルファス層とシリコン結晶との界面に
結晶格子欠陥が形成される。この結晶格子欠陥が不純物
拡散層領域からシリコン基板内にまで伸びているような
場合には、前記文献４に開示されているように、リーク
電流が増大し、電荷保持時間の減少や消費電力の増大
等、半導体素子の特性に致命的な影響を与えることが知
られている。以下、MOSFETを例にとり、これを説明す
る。
例えば、次のような文献に記載されるものがあった。 文献１；The Journal of Applied Physics，65[6] ，(1
989)（米），“Three-dimensional solid-phase-epitax
ial regrowth from As+-implanted Si ”，P.2238-2242
文献２；The Journal of Applied Physics，66[10]，(1
989)（米），“Defect formation in silicon at a mas
k edge during crystallization of amorphous implant
ation layer ”，P.4723-4728 文献３；The Journal of Crystal Growth ，[99]，(199
0)（米），“Two-dimensional solid-phase-epitaxial
recovery of amorphous Si formed by ion implantatio
n ”，P.245-253 文献４；The Journal of Electrochemical Sciety ，[1
40] （米），“A Mechanism of the Sidewall Process
Induced Junction Leakage Current of LDD Structure
”，P.780-786 従来、半導体素子の製造において、シリコン基板中に不
純物拡散層を形成する方法として、イオン注入法が主に
用いられている。しかし、前記文献１，２，３に開示さ
れているように、高濃度のイオン注入を行なうことによ
り形成されたアモルファス層とシリコン結晶との界面に
結晶格子欠陥が形成される。この結晶格子欠陥が不純物
拡散層領域からシリコン基板内にまで伸びているような
場合には、前記文献４に開示されているように、リーク
電流が増大し、電荷保持時間の減少や消費電力の増大
等、半導体素子の特性に致命的な影響を与えることが知
られている。以下、MOSFETを例にとり、これを説明す
る。
【０００３】図２は、従来の半導体素子の製造方法の工
程図である。この図２では、ライトリ・ドープト・ドレ
イン（Lightly Doped Drain 、以下、ＬＤＤという）構
造を有する通常のＮ型MOSFETの製造工程が示されてい
る。以下、その製造工程（１）〜（４）を図２（ａ）〜
（ｄ）を参照しつつ説明する。 （１） 図２（ａ）の工程 シリコン基板１上に、例えばLOCOS 法等を用いてフィー
ルド酸化膜２を形成し、更に、ゲート酸化を行なってゲ
ート酸化膜３を形成した後、ゲート電極４となる多結晶
シリコンを形成する。更に、ゲート電極４をマスクとし
て燐（Ｐ＋）を低濃度（例えば、１×１０14／ｃｍ2 ）
にイオン注入する。 （２） 図２（ｂ）の工程 非酸化雰囲気中で熱処理を行なうことにより、シリコン
基板１の表面に低濃度の拡散層（Ｎ−）５を形成する。
更に、シリコン酸化膜６を全面に堆積する。 （３） 図２（ｃ）の工程 異方性エッチングによりサイドウォール７を形成する。
更に、熱酸化法を用いて薄いシリコン酸化膜８を形成し
た後、サイドウォール７をマスクとし、拡散層５の抵抗
を下げるためにヒ素（Ａｓ＋）を高濃度（例えば、１×
１０15／ｃｍ2）にイオン注入する。すると、シリコン
基板１の表面に均一なアモルファス層９が形成される。 （４） 図２（ｄ）の工程 非酸化雰囲気中で熱処理を行なうことにより、アモルフ
ァス層９が結晶化されて高濃度の拡散層（Ｎ＋）のソー
ス／ドレイン領域１０が形成される。
程図である。この図２では、ライトリ・ドープト・ドレ
イン（Lightly Doped Drain 、以下、ＬＤＤという）構
造を有する通常のＮ型MOSFETの製造工程が示されてい
る。以下、その製造工程（１）〜（４）を図２（ａ）〜
（ｄ）を参照しつつ説明する。 （１） 図２（ａ）の工程 シリコン基板１上に、例えばLOCOS 法等を用いてフィー
ルド酸化膜２を形成し、更に、ゲート酸化を行なってゲ
ート酸化膜３を形成した後、ゲート電極４となる多結晶
シリコンを形成する。更に、ゲート電極４をマスクとし
て燐（Ｐ＋）を低濃度（例えば、１×１０14／ｃｍ2 ）
にイオン注入する。 （２） 図２（ｂ）の工程 非酸化雰囲気中で熱処理を行なうことにより、シリコン
基板１の表面に低濃度の拡散層（Ｎ−）５を形成する。
更に、シリコン酸化膜６を全面に堆積する。 （３） 図２（ｃ）の工程 異方性エッチングによりサイドウォール７を形成する。
更に、熱酸化法を用いて薄いシリコン酸化膜８を形成し
た後、サイドウォール７をマスクとし、拡散層５の抵抗
を下げるためにヒ素（Ａｓ＋）を高濃度（例えば、１×
１０15／ｃｍ2）にイオン注入する。すると、シリコン
基板１の表面に均一なアモルファス層９が形成される。 （４） 図２（ｄ）の工程 非酸化雰囲気中で熱処理を行なうことにより、アモルフ
ァス層９が結晶化されて高濃度の拡散層（Ｎ＋）のソー
ス／ドレイン領域１０が形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、図２に
示す従来のMOSFETの製造方法では、次のような課題があ
った。即ち、前記ソース／ドレイン領域１０を形成する
ための熱処理の際に、アモルファス層９とシリコン基板
１との界面のうち、特にサイドウォール７の端部近辺の
領域に結晶格子欠陥が発生する。この結晶格子欠陥の発
生過程を以下に説明する。図３は、結晶格子欠陥の発生
過程を説明する図である。以下、その発生過程（１）〜
（３）を図３（ａ）〜（ｃ）を参照しつつ説明する。
示す従来のMOSFETの製造方法では、次のような課題があ
った。即ち、前記ソース／ドレイン領域１０を形成する
ための熱処理の際に、アモルファス層９とシリコン基板
１との界面のうち、特にサイドウォール７の端部近辺の
領域に結晶格子欠陥が発生する。この結晶格子欠陥の発
生過程を以下に説明する。図３は、結晶格子欠陥の発生
過程を説明する図である。以下、その発生過程（１）〜
（３）を図３（ａ）〜（ｃ）を参照しつつ説明する。
【０００５】（１） 図３（ａ）の過程 高濃度に不純物（図３（ａ）ではＡｓ＋）を注入するこ
とにより、シリコン基板１中にアモルファス層９が形成
される。その後、非酸化雰囲気中で熱処理を行なうこと
により、不純物の活性化と共にアモルファス層９の再結
晶化を行う。 （２） 図３（ｂ）の過程 アモルファス層９は、シリコン基板１の結晶構造に習っ
て主に該シリコン基板１との界面に垂直の方位にエピタ
キシャル成長をするが、サイドウォール７の端部近辺の
領域では、［１００］方位に垂直の方位、及び［１１
０］方位に垂直の方位のエピタキシャル成長が［１１
１］方位（即ち、シリコン基板１の表面に対して54.7°
の方位）に垂直の方位よりも速く進行する。このため、
サイドウォール７の端部近辺の領域において、［１１
１］方位に対して垂直の方位に沿ったノッチｎが形成さ
れる。 （３） 図３（ｃ）の過程 ［１１１］方位に垂直の方位に沿った再結晶速度は、他
の方位に比ベて極端に遅いので、最終的に結晶格子欠陥
ｎｅとして残留する。この結晶格子欠陥ｎｅは、その後
の熱処理の際に図２中のフィールド酸化膜２が誘発する
ストレスにより、転位又は積層欠陥へと成長する。
とにより、シリコン基板１中にアモルファス層９が形成
される。その後、非酸化雰囲気中で熱処理を行なうこと
により、不純物の活性化と共にアモルファス層９の再結
晶化を行う。 （２） 図３（ｂ）の過程 アモルファス層９は、シリコン基板１の結晶構造に習っ
て主に該シリコン基板１との界面に垂直の方位にエピタ
キシャル成長をするが、サイドウォール７の端部近辺の
領域では、［１００］方位に垂直の方位、及び［１１
０］方位に垂直の方位のエピタキシャル成長が［１１
１］方位（即ち、シリコン基板１の表面に対して54.7°
の方位）に垂直の方位よりも速く進行する。このため、
サイドウォール７の端部近辺の領域において、［１１
１］方位に対して垂直の方位に沿ったノッチｎが形成さ
れる。 （３） 図３（ｃ）の過程 ［１１１］方位に垂直の方位に沿った再結晶速度は、他
の方位に比ベて極端に遅いので、最終的に結晶格子欠陥
ｎｅとして残留する。この結晶格子欠陥ｎｅは、その後
の熱処理の際に図２中のフィールド酸化膜２が誘発する
ストレスにより、転位又は積層欠陥へと成長する。
【０００６】図４は、転位の形成過程を説明する図であ
る。以下、その形成過程（１）〜（２）を図４（ａ）〜
（ｂ）を参照しつつ説明する。 （１） 図４（ａ）の過程 フィールド酸化膜２側において、サイドウォール７の端
部が、素子のアクティブ領域Ａ内に存在している。 （２） 図４（ｂ）の過程 サイドウォール７の端に形成された結晶格子欠陥ｎｅ
は、熱処理の際にフィールド酸化膜２が誘発するストレ
スにより、転位ｎｅＡ又は積層欠陥へ成長する。これら
の欠陥は不純物（例えば、重金属等）の捕獲サイトとし
て働くため、該欠陥が拡散層領域から基板内部にまで伸
びている場合には、該欠陥を経路とした電流リークが発
生し、電荷保持時間の減少及び消費電力の増大を引き起
こし、極端な場合には半導体素子の歩留まりを低下させ
るという問題が生じる。
る。以下、その形成過程（１）〜（２）を図４（ａ）〜
（ｂ）を参照しつつ説明する。 （１） 図４（ａ）の過程 フィールド酸化膜２側において、サイドウォール７の端
部が、素子のアクティブ領域Ａ内に存在している。 （２） 図４（ｂ）の過程 サイドウォール７の端に形成された結晶格子欠陥ｎｅ
は、熱処理の際にフィールド酸化膜２が誘発するストレ
スにより、転位ｎｅＡ又は積層欠陥へ成長する。これら
の欠陥は不純物（例えば、重金属等）の捕獲サイトとし
て働くため、該欠陥が拡散層領域から基板内部にまで伸
びている場合には、該欠陥を経路とした電流リークが発
生し、電荷保持時間の減少及び消費電力の増大を引き起
こし、極端な場合には半導体素子の歩留まりを低下させ
るという問題が生じる。
【０００７】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、半導体基板上に絶縁膜を形成する絶
縁膜形成工程と、前記半導体基板の不純物非拡散領域上
に前記絶縁膜を介したマスクを形成するマスク形成工程
と、前記半導体基板の上方から不純物のイオンを注入
し、該半導体基板の不純物拡散領域の表面にアモルファ
ス層を形成するイオン注入工程と、前記不純物のイオン
が注入された前記半導体基板を所定の温度で熱処理して
前記アモルファス層を結晶化する熱処理工程とを、行う
半導体素子の製造方法において、次のような工程を行う
ようにしている。即ち、前記マスクが形成された半導体
基板における露出した前記絶縁膜を成長させ、該成長後
の絶縁膜の厚さが、後の前記イオン注入工程で形成され
るアモルファス層の厚さが該絶縁膜がない場合に形成さ
れる厚さの２０％以下になるようにする絶縁膜成長工程
を施した後、前記イオン注入工程と前記熱処理工程とを
行うようにしている。
を解決するために、半導体基板上に絶縁膜を形成する絶
縁膜形成工程と、前記半導体基板の不純物非拡散領域上
に前記絶縁膜を介したマスクを形成するマスク形成工程
と、前記半導体基板の上方から不純物のイオンを注入
し、該半導体基板の不純物拡散領域の表面にアモルファ
ス層を形成するイオン注入工程と、前記不純物のイオン
が注入された前記半導体基板を所定の温度で熱処理して
前記アモルファス層を結晶化する熱処理工程とを、行う
半導体素子の製造方法において、次のような工程を行う
ようにしている。即ち、前記マスクが形成された半導体
基板における露出した前記絶縁膜を成長させ、該成長後
の絶縁膜の厚さが、後の前記イオン注入工程で形成され
るアモルファス層の厚さが該絶縁膜がない場合に形成さ
れる厚さの２０％以下になるようにする絶縁膜成長工程
を施した後、前記イオン注入工程と前記熱処理工程とを
行うようにしている。
【０００８】この第１の発明によれば、以上のように半
導体素子の製造方法を構成したので、絶縁膜形成工程に
おいて、半導体基板上に絶縁膜が形成される。マスク形
成工程において、前記半導体基板の不純物非拡散領域上
に前記絶縁膜を介してマスクが形成される。次に、絶縁
膜成長工程において、前記マスクが形成された半導体基
板における露出した前記絶縁膜を成長させ、該成長後の
絶縁膜の厚さが、後のイオン注入工程で形成されるアモ
ルファス層の厚さが該絶縁膜がない場合に形成される厚
さの２０％以下になるように形成される。更に、イオン
注入工程において、前記半導体基板の上方から不純物の
イオンが注入され、該半導体基板の不純物拡散領域の表
面にアモルファス層が形成される。熱処理工程におい
て、前記不純物のイオンが注入された前記半導体基板が
所定の温度で熱処理され、前記アモルファス層が結晶化
される。この時、アモルファス層には［１１１］面が現
れないので、［１００］方位に垂直の方位のエピタキシ
ャル成長のみが起こり、端部に結晶格子欠陥の無い高濃
度の不純物拡散層が形成される。
導体素子の製造方法を構成したので、絶縁膜形成工程に
おいて、半導体基板上に絶縁膜が形成される。マスク形
成工程において、前記半導体基板の不純物非拡散領域上
に前記絶縁膜を介してマスクが形成される。次に、絶縁
膜成長工程において、前記マスクが形成された半導体基
板における露出した前記絶縁膜を成長させ、該成長後の
絶縁膜の厚さが、後のイオン注入工程で形成されるアモ
ルファス層の厚さが該絶縁膜がない場合に形成される厚
さの２０％以下になるように形成される。更に、イオン
注入工程において、前記半導体基板の上方から不純物の
イオンが注入され、該半導体基板の不純物拡散領域の表
面にアモルファス層が形成される。熱処理工程におい
て、前記不純物のイオンが注入された前記半導体基板が
所定の温度で熱処理され、前記アモルファス層が結晶化
される。この時、アモルファス層には［１１１］面が現
れないので、［１００］方位に垂直の方位のエピタキシ
ャル成長のみが起こり、端部に結晶格子欠陥の無い高濃
度の不純物拡散層が形成される。
【０００９】第２の発明では、半導体基板上に第１の絶
縁膜を形成する第１の絶縁膜形成工程と、前記半導体基
板の不純物非拡散領域上に前記第１の絶縁膜を介したマ
スクを形成するマスク形成工程と、前記マスクの外周に
絶縁体のサイドウォールを形成するサイドウォール形成
工程と、前記サイドウォールをマスクとして前記半導体
基板の上方から不純物のイオンを注入し、該半導体基板
の表面にアモルファス層を形成するイオン注入工程と、
前記イオン注入工程において前記不純物のイオンが注入
された半導体基板を所定の温度で熱処理して前記アモル
ファス層を結晶化する熱処理工程とを、行う半導体素子
の製造方法において、次のような工程を行うようにして
いる。即ち、前記サイドウォールが形成された半導体基
板上に第２の絶縁膜を形成し、該第２の絶縁膜の厚さ
が、後の前記イオン注入工程で形成されるアモルファス
層の厚さが該第２の絶縁膜がない場合に形成される厚さ
の２０％以下になるようにする第２の絶縁膜形成工程を
施した後、前記イオン注入工程と前記熱処理工程とを行
うようにしている。この第２の発明によれば、第１の絶
縁膜形成工程において、半導体基板上に第１の絶縁膜が
形成される。マスク形成工程において、前記半導体基板
の不純物非拡散領域上に前記第１の絶縁膜を介したマス
クが形成される。サイドウォール形成工程において、前
記マスクの外周に絶縁体のサイドウォールが形成され
る。
縁膜を形成する第１の絶縁膜形成工程と、前記半導体基
板の不純物非拡散領域上に前記第１の絶縁膜を介したマ
スクを形成するマスク形成工程と、前記マスクの外周に
絶縁体のサイドウォールを形成するサイドウォール形成
工程と、前記サイドウォールをマスクとして前記半導体
基板の上方から不純物のイオンを注入し、該半導体基板
の表面にアモルファス層を形成するイオン注入工程と、
前記イオン注入工程において前記不純物のイオンが注入
された半導体基板を所定の温度で熱処理して前記アモル
ファス層を結晶化する熱処理工程とを、行う半導体素子
の製造方法において、次のような工程を行うようにして
いる。即ち、前記サイドウォールが形成された半導体基
板上に第２の絶縁膜を形成し、該第２の絶縁膜の厚さ
が、後の前記イオン注入工程で形成されるアモルファス
層の厚さが該第２の絶縁膜がない場合に形成される厚さ
の２０％以下になるようにする第２の絶縁膜形成工程を
施した後、前記イオン注入工程と前記熱処理工程とを行
うようにしている。この第２の発明によれば、第１の絶
縁膜形成工程において、半導体基板上に第１の絶縁膜が
形成される。マスク形成工程において、前記半導体基板
の不純物非拡散領域上に前記第１の絶縁膜を介したマス
クが形成される。サイドウォール形成工程において、前
記マスクの外周に絶縁体のサイドウォールが形成され
る。
【００１０】次に、第２の絶縁膜形成工程において、前
記サイドウォールが形成された半導体基板上に第２の絶
縁膜が形成され、該第２の絶縁膜の厚さが、後のイオン
注入工程で形成されるアモルファス層の厚さが該第２の
絶縁膜がない場合に形成される厚さの２０％以下になる
ように形成される。更に、イオン注入工程において、前
記サイドウォールをマスクとして前記半導体基板の上方
から不純物のイオンが注入され、該半導体基板の表面に
アモルファス層が形成される。熱処理工程において、前
記イオン注入工程において前記不純物のイオンが注入さ
れた半導体基板が所定の温度で熱処理されて前記アモル
ファス層が結晶化される。この時、アモルファス層には
［１１１］面が現れないので、［１００］方位に垂直の
方位のエピタキシャル成長のみが起こり、端部に結晶格
子欠陥の無い高濃度の不純物拡散層が形成される。
記サイドウォールが形成された半導体基板上に第２の絶
縁膜が形成され、該第２の絶縁膜の厚さが、後のイオン
注入工程で形成されるアモルファス層の厚さが該第２の
絶縁膜がない場合に形成される厚さの２０％以下になる
ように形成される。更に、イオン注入工程において、前
記サイドウォールをマスクとして前記半導体基板の上方
から不純物のイオンが注入され、該半導体基板の表面に
アモルファス層が形成される。熱処理工程において、前
記イオン注入工程において前記不純物のイオンが注入さ
れた半導体基板が所定の温度で熱処理されて前記アモル
ファス層が結晶化される。この時、アモルファス層には
［１１１］面が現れないので、［１００］方位に垂直の
方位のエピタキシャル成長のみが起こり、端部に結晶格
子欠陥の無い高濃度の不純物拡散層が形成される。
【００１１】第３の発明では、第２の発明の第２の絶縁
膜形成工程において形成する第２の絶縁膜は、アモルフ
ァス・シリコン又は多結晶シリコンを用いるようにして
いる。この第３の発明によれば、第２の絶縁膜をアモル
ファス・シリコン又は多結晶シリコンを用いて形成する
と、イオン注入種が絶縁膜中に取り込まれる時に、ノッ
クオンによりシリコン基板中に薄膜を構成する原子が導
入されても、不純物となってキャリアのライフタイムを
減少することがない。第４の発明では、第２の発明の第
２の絶縁膜形成工程において形成する第２の絶縁膜は、
高融点金属、該高融点金属のシリサイド、ＴｉＮ薄膜、
又はこれらの複合膜を用いるようにしている。この第４
の発明によれば、第２の絶縁膜を高融点金属、該高融点
金属のシリサイド、ＴｉＮ薄膜、又はこれらの複合膜を
用いて形成すると、不純物拡散層の低抵抗化のために用
いられているシリサイド工程に適用される。第５の発明
では、第１及び第２の発明の熱処理工程は、８００℃以
上の温度で行なうようにしている。この第５の発明によ
れば、熱処理の温度を８００℃以上にすると、薄膜中に
取り込まれた不純物がシリコン中に固相拡散され、高濃
度拡散層が低抵抗化される。
膜形成工程において形成する第２の絶縁膜は、アモルフ
ァス・シリコン又は多結晶シリコンを用いるようにして
いる。この第３の発明によれば、第２の絶縁膜をアモル
ファス・シリコン又は多結晶シリコンを用いて形成する
と、イオン注入種が絶縁膜中に取り込まれる時に、ノッ
クオンによりシリコン基板中に薄膜を構成する原子が導
入されても、不純物となってキャリアのライフタイムを
減少することがない。第４の発明では、第２の発明の第
２の絶縁膜形成工程において形成する第２の絶縁膜は、
高融点金属、該高融点金属のシリサイド、ＴｉＮ薄膜、
又はこれらの複合膜を用いるようにしている。この第４
の発明によれば、第２の絶縁膜を高融点金属、該高融点
金属のシリサイド、ＴｉＮ薄膜、又はこれらの複合膜を
用いて形成すると、不純物拡散層の低抵抗化のために用
いられているシリサイド工程に適用される。第５の発明
では、第１及び第２の発明の熱処理工程は、８００℃以
上の温度で行なうようにしている。この第５の発明によ
れば、熱処理の温度を８００℃以上にすると、薄膜中に
取り込まれた不純物がシリコン中に固相拡散され、高濃
度拡散層が低抵抗化される。
【００１２】第６の発明では、半導体基板上の電極形成
領域にマスクを形成するマスク形成工程と、前記マスク
の外周に絶縁体のサイドウォールを形成するサイドウォ
ール形成工程と、前記半導体基板の不純物拡散層に対応
する領域に第１の絶縁膜を形成する第１の絶縁膜形成工
程と、前記第１の絶縁膜を介して前記半導体基板の不純
物拡散層に対応する領域に不純物のイオンを注入するイ
オン注入工程と、前記マスク、前記サイドウォール、及
び前記第１の絶縁膜上に該サイドウォールと同一の熱膨
張係数を有する第２の絶縁膜を形成する第２の絶縁膜形
成工程と、前記第２の絶縁膜形成工程において第２の絶
縁膜が形成された半導体基板を所定の温度で熱処理して
結晶化する熱処理工程とを、行うようにしている。この
第６の発明によれば、マスク形成工程において、半導体
基板上の電極形成領域にマスクが形成される。サイドウ
ォール形成工程において、前記マスクの外周に絶縁体の
サイドウォールが形成される。第１の絶縁膜形成工程に
おいて、前記半導体基板の不純物拡散層に対応する領域
に第１の絶縁膜が形成される。
領域にマスクを形成するマスク形成工程と、前記マスク
の外周に絶縁体のサイドウォールを形成するサイドウォ
ール形成工程と、前記半導体基板の不純物拡散層に対応
する領域に第１の絶縁膜を形成する第１の絶縁膜形成工
程と、前記第１の絶縁膜を介して前記半導体基板の不純
物拡散層に対応する領域に不純物のイオンを注入するイ
オン注入工程と、前記マスク、前記サイドウォール、及
び前記第１の絶縁膜上に該サイドウォールと同一の熱膨
張係数を有する第２の絶縁膜を形成する第２の絶縁膜形
成工程と、前記第２の絶縁膜形成工程において第２の絶
縁膜が形成された半導体基板を所定の温度で熱処理して
結晶化する熱処理工程とを、行うようにしている。この
第６の発明によれば、マスク形成工程において、半導体
基板上の電極形成領域にマスクが形成される。サイドウ
ォール形成工程において、前記マスクの外周に絶縁体の
サイドウォールが形成される。第１の絶縁膜形成工程に
おいて、前記半導体基板の不純物拡散層に対応する領域
に第１の絶縁膜が形成される。
【００１３】イオン注入工程において、前記第１の絶縁
膜を介して前記半導体基板の不純物拡散層に対応する領
域に不純物のイオンが注入される。第２の絶縁膜形成工
程において、前記マスク、前記サイドウォール、及び前
記第１の絶縁膜上に該サイドウォールと同一の熱膨張係
数を有する第２の絶縁膜が形成される。熱処理工程にお
いて、前記第２の絶縁膜形成工程において第２の絶縁膜
が形成された半導体基板が所定の温度で熱処理されて結
晶化される。この時、第２の絶縁膜は、マスク、前記サ
イドウォール、及び前記第１の絶縁膜上に該サイドウォ
ールと同一の熱膨張係数を有するので、熱処理工程時に
マスク端に発生するシリコン基板に加わるせん断応力が
低減し、結晶格子欠陥の成長が抑制される。第７の発明
では、第６の発明の熱処理工程は、８００℃以上の温度
で行なうようにしている。この第７の発明によれば、せ
ん断応力による結晶格子欠陥の成長の抑制は800℃で特
に顕著なので、結晶格子欠陥によるリーク電流が低減さ
れる。従って、前記課題を解決できるのである。
膜を介して前記半導体基板の不純物拡散層に対応する領
域に不純物のイオンが注入される。第２の絶縁膜形成工
程において、前記マスク、前記サイドウォール、及び前
記第１の絶縁膜上に該サイドウォールと同一の熱膨張係
数を有する第２の絶縁膜が形成される。熱処理工程にお
いて、前記第２の絶縁膜形成工程において第２の絶縁膜
が形成された半導体基板が所定の温度で熱処理されて結
晶化される。この時、第２の絶縁膜は、マスク、前記サ
イドウォール、及び前記第１の絶縁膜上に該サイドウォ
ールと同一の熱膨張係数を有するので、熱処理工程時に
マスク端に発生するシリコン基板に加わるせん断応力が
低減し、結晶格子欠陥の成長が抑制される。第７の発明
では、第６の発明の熱処理工程は、８００℃以上の温度
で行なうようにしている。この第７の発明によれば、せ
ん断応力による結晶格子欠陥の成長の抑制は800℃で特
に顕著なので、結晶格子欠陥によるリーク電流が低減さ
れる。従って、前記課題を解決できるのである。
【００１４】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す半導体素子の製
造方法の工程図である。以下、その製造工程（１）〜
（３）を図１（ａ）〜（ｃ）を参照しつつ説明する。 （１） 図１（ａ）の工程（絶縁膜形成工程、マスク形
成工程及び絶縁膜成長工程） シリコン基板１１上に、ゲート酸化を行なって絶縁膜で
あるゲート酸化膜１２を形成した後、該ゲート酸化膜１
２上にゲート電極となる低抵抗（例えば、１×１０-3Ω
ｃｍ以下）のポリシリコンを堆積する。次に、ホトリソ
工程を経た後、異方性エッチングを行い、前記ポリシリ
コンをパターニングしてゲート電極１３を形成する。そ
の後、全面に例えばシリコン酸化膜等の薄膜１４を、例
えばＣＶＤ法等を用いて堆積する。ここで、薄膜１４の
膜厚の設定方法について説明する。
造方法の工程図である。以下、その製造工程（１）〜
（３）を図１（ａ）〜（ｃ）を参照しつつ説明する。 （１） 図１（ａ）の工程（絶縁膜形成工程、マスク形
成工程及び絶縁膜成長工程） シリコン基板１１上に、ゲート酸化を行なって絶縁膜で
あるゲート酸化膜１２を形成した後、該ゲート酸化膜１
２上にゲート電極となる低抵抗（例えば、１×１０-3Ω
ｃｍ以下）のポリシリコンを堆積する。次に、ホトリソ
工程を経た後、異方性エッチングを行い、前記ポリシリ
コンをパターニングしてゲート電極１３を形成する。そ
の後、全面に例えばシリコン酸化膜等の薄膜１４を、例
えばＣＶＤ法等を用いて堆積する。ここで、薄膜１４の
膜厚の設定方法について説明する。
【００１５】図５は、アモルファス層の形状を説明する
図である。この図５では、ゲート電極１３をマスクとし
てシリコン基板１１に直接ヒ素を4OｋＶで５×１０15ｃ
ｍ2 イオン注入した場合に、シリコン基板１１の表面に
形成されるアモルファス層１５の形状を、モンテカルロ
シュミレーションにより求めた結果が示されている。ア
モルファス層１５の深さは、イオン注入量に依存して変
化するが、通常、イオン注入の平均投影飛程Ｒｐ（Rang
e of projection ）に該平均投影飛程Ｒｐの１〜３倍の
分散（ΔＲｐ）を加えた程度に達する。そして、この図
から、アモルファス層１５の端部では、該アモルファス
層１５の深さの約80％の深さにおいて、シリコン基板１
１と該アモルファス層１５との界面がシリコン基板１１
の表面に対して５４．７°となり、［１１１］面が形成
されることがわかる。
図である。この図５では、ゲート電極１３をマスクとし
てシリコン基板１１に直接ヒ素を4OｋＶで５×１０15ｃ
ｍ2 イオン注入した場合に、シリコン基板１１の表面に
形成されるアモルファス層１５の形状を、モンテカルロ
シュミレーションにより求めた結果が示されている。ア
モルファス層１５の深さは、イオン注入量に依存して変
化するが、通常、イオン注入の平均投影飛程Ｒｐ（Rang
e of projection ）に該平均投影飛程Ｒｐの１〜３倍の
分散（ΔＲｐ）を加えた程度に達する。そして、この図
から、アモルファス層１５の端部では、該アモルファス
層１５の深さの約80％の深さにおいて、シリコン基板１
１と該アモルファス層１５との界面がシリコン基板１１
の表面に対して５４．７°となり、［１１１］面が形成
されることがわかる。
【００１６】図６は、［１１１］面が形成される深さの
アモルファス層の深さに対する比率Ｒを異なるイオン注
入量ＩＤに対してシュミレーションした結果を示す図で
あり、縦軸に該比率Ｒ、及び横軸に該イオン注入量ＩＤ
がとられている。一般に、アモルファス層の深さは、イ
オンの注入量の増加に伴って深くなることが知られてい
るが、この図から、［１１１］面が形成される深さのア
モルファス層の深さに対する割合はイオン注入量によら
ず、アモルファス層の深さの約80％であることがわか
る。従って、イオン注入量に基づいてアモルファス層１
５の深さを予め算出し、この深さの約80％以上の膜厚の
薄膜１４を、例えばシリコンと同一のイオン注入阻止能
をもつ材料を用いてシリコン基板１１上に形成すれば、
高濃度にイオンを注入しても、アモルファス層１５とシ
リコン基板１１との界面に［１１１］面が形成されるこ
とがない。但し、イオン注入阻止能は薄膜１４の材質に
よって異なるので、該薄膜１４の膜厚はマスク材料によ
ってはシリコンの阻止能に換算する必要がある。
アモルファス層の深さに対する比率Ｒを異なるイオン注
入量ＩＤに対してシュミレーションした結果を示す図で
あり、縦軸に該比率Ｒ、及び横軸に該イオン注入量ＩＤ
がとられている。一般に、アモルファス層の深さは、イ
オンの注入量の増加に伴って深くなることが知られてい
るが、この図から、［１１１］面が形成される深さのア
モルファス層の深さに対する割合はイオン注入量によら
ず、アモルファス層の深さの約80％であることがわか
る。従って、イオン注入量に基づいてアモルファス層１
５の深さを予め算出し、この深さの約80％以上の膜厚の
薄膜１４を、例えばシリコンと同一のイオン注入阻止能
をもつ材料を用いてシリコン基板１１上に形成すれば、
高濃度にイオンを注入しても、アモルファス層１５とシ
リコン基板１１との界面に［１１１］面が形成されるこ
とがない。但し、イオン注入阻止能は薄膜１４の材質に
よって異なるので、該薄膜１４の膜厚はマスク材料によ
ってはシリコンの阻止能に換算する必要がある。
【００１７】（２） 図１（ｂ）の工程（イオン注入工
程） 薄膜１４を通して、シリコン基板１１に例えばヒ素のよ
うな不純物の高濃度（例えば、１×１０15／ｃｍ2 以
上）のイオン（Ａｓ＋）を注入する。このイオン注入に
より、シリコン基板１１の表面に連続的なアモルファス
層１５が形成される。 （３） 図１（ｃ）の工程（熱処理工程） 非酸化性雰囲気中で、少なくとも５００℃以上の熱処理
を行なうことにより、不純物の活性化と共に、アモルフ
ァス層１５の再結晶化が行なわれるが、［１１１］面が
現れないので、［１００］方位に垂直の方位のエピタキ
シャル成長のみが起こり、端部に結晶格子欠陥の無い高
濃度の不純物拡散層１６が形成される。又、この熱処理
工程において、８００℃以上の熱処理を行うことによ
り、薄膜１４中に取り込まれた不純物がシリコン基板１
１中に拡散され、高濃度の不純物拡散層１６が更に低抵
抗化される。
程） 薄膜１４を通して、シリコン基板１１に例えばヒ素のよ
うな不純物の高濃度（例えば、１×１０15／ｃｍ2 以
上）のイオン（Ａｓ＋）を注入する。このイオン注入に
より、シリコン基板１１の表面に連続的なアモルファス
層１５が形成される。 （３） 図１（ｃ）の工程（熱処理工程） 非酸化性雰囲気中で、少なくとも５００℃以上の熱処理
を行なうことにより、不純物の活性化と共に、アモルフ
ァス層１５の再結晶化が行なわれるが、［１１１］面が
現れないので、［１００］方位に垂直の方位のエピタキ
シャル成長のみが起こり、端部に結晶格子欠陥の無い高
濃度の不純物拡散層１６が形成される。又、この熱処理
工程において、８００℃以上の熱処理を行うことによ
り、薄膜１４中に取り込まれた不純物がシリコン基板１
１中に拡散され、高濃度の不純物拡散層１６が更に低抵
抗化される。
【００１８】以上のように、この第１の実施形態では、
半導体素子中の不純物拡散層の形成工程において、アモ
ルファス層１５の深さの４倍以上の膜厚の薄膜１４をシ
リコン基板１１上に形成したので、該薄膜１４を介して
不純物（Ａｓ＋）を高濃度にイオン注入しても、シリコ
ン基板１１内に形成されるアモルファス層１５の端部に
おけるシリコン基板１１の表面に対する角度が54.7°以
下になる。そのため、［１１１］面が現れないので、
［１００］方位に垂直の方位のエピタキシャル成長のみ
が起こり、熱処理を行ってもアモルファス層１５の端部
で結晶格子欠陥が発生することがない。従って、結晶格
子欠陥の無い高濃度の不純物拡散層１６が得られ、接合
リーク電流の低減、更に容量の電荷保持時間の増大、及
び消費電力が低減される。そして、これらの利点により
半導体素子の歩留まりが向上する。第２の実施形態 図７は、本発明の第２の実施形態を示す半導体素子の製
造方法の工程図である。本実施形態では、ＬＤＤ構造の
半導体素子中の不純物拡散層の形成工程が示されてい
る。以下、その製造工程（１）〜（３）を図７（ａ）〜
（ｃ）を参照しつつ説明する。 （１） 図７（ａ）の工程（第１の絶縁膜形成工程及び
マスク形成工程） シリコン基板２１上に、ゲート酸化を行なって第１の絶
縁膜であるゲート酸化膜２２を形成した後、該ゲート酸
化膜２２上にゲート電極２３となる低抵抗ポリシリコン
を形成し、更に、該ゲート電極２３上にエッチングのマ
スクとする酸化膜２４を堆積する。ホトリソ工程を経た
後に異方性のエッチングを行い、前記ポリシリコンと酸
化膜２４をパターニングし、これをマスクＭとして例え
ば燐（Ｐ＋）のような不純物を低濃度（例えば、１×１
０14ｃｍ-2以下）にイオン注入する。その後、非酸化雰
囲気中で熱処理を行ない、低濃度の不純物拡散層２５を
形成する。
半導体素子中の不純物拡散層の形成工程において、アモ
ルファス層１５の深さの４倍以上の膜厚の薄膜１４をシ
リコン基板１１上に形成したので、該薄膜１４を介して
不純物（Ａｓ＋）を高濃度にイオン注入しても、シリコ
ン基板１１内に形成されるアモルファス層１５の端部に
おけるシリコン基板１１の表面に対する角度が54.7°以
下になる。そのため、［１１１］面が現れないので、
［１００］方位に垂直の方位のエピタキシャル成長のみ
が起こり、熱処理を行ってもアモルファス層１５の端部
で結晶格子欠陥が発生することがない。従って、結晶格
子欠陥の無い高濃度の不純物拡散層１６が得られ、接合
リーク電流の低減、更に容量の電荷保持時間の増大、及
び消費電力が低減される。そして、これらの利点により
半導体素子の歩留まりが向上する。第２の実施形態 図７は、本発明の第２の実施形態を示す半導体素子の製
造方法の工程図である。本実施形態では、ＬＤＤ構造の
半導体素子中の不純物拡散層の形成工程が示されてい
る。以下、その製造工程（１）〜（３）を図７（ａ）〜
（ｃ）を参照しつつ説明する。 （１） 図７（ａ）の工程（第１の絶縁膜形成工程及び
マスク形成工程） シリコン基板２１上に、ゲート酸化を行なって第１の絶
縁膜であるゲート酸化膜２２を形成した後、該ゲート酸
化膜２２上にゲート電極２３となる低抵抗ポリシリコン
を形成し、更に、該ゲート電極２３上にエッチングのマ
スクとする酸化膜２４を堆積する。ホトリソ工程を経た
後に異方性のエッチングを行い、前記ポリシリコンと酸
化膜２４をパターニングし、これをマスクＭとして例え
ば燐（Ｐ＋）のような不純物を低濃度（例えば、１×１
０14ｃｍ-2以下）にイオン注入する。その後、非酸化雰
囲気中で熱処理を行ない、低濃度の不純物拡散層２５を
形成する。
【００１９】（２） 図７（ｂ）の工程（サイドウォー
ル形成工程） ゲート酸化膜２２及び酸化膜２４上に、例えばシリコン
酸化膜等の図示しない絶縁膜を厚く堆積した後、異方性
のエッチングを行って前記マスクＭの外周にサイドウォ
ール２６を形成する。 （３） 図７（ｃ）の工程（第２の絶縁膜形成工程、イ
オン注入工程、及び熱処理工程） 酸化膜２４、不純物拡散層２５、及びサイドウォール２
６上に例えばシリコン酸化膜、アモルファスシリコン、
又は多結晶シリコン等の第２の絶縁膜である薄膜２７を
堆積した後、前記サイドウォール２６をマスクとし、薄
膜２７を介して例えばヒ素（Ａｓ＋）のような不純物を
高濃度（例えば、１×１０15／ｃｍ2 以上）にイオン注
入する。ここで例示した薄膜材料以外においても、第１
の実施形態で説明したように、イオンの注入阻止能が材
質によって異なることから、膜厚の最適化が必要だが、
高融点金属やそのシリサイド並びにＴｉＮ薄膜、及びこ
れらの複合膜を用いることができる。
ル形成工程） ゲート酸化膜２２及び酸化膜２４上に、例えばシリコン
酸化膜等の図示しない絶縁膜を厚く堆積した後、異方性
のエッチングを行って前記マスクＭの外周にサイドウォ
ール２６を形成する。 （３） 図７（ｃ）の工程（第２の絶縁膜形成工程、イ
オン注入工程、及び熱処理工程） 酸化膜２４、不純物拡散層２５、及びサイドウォール２
６上に例えばシリコン酸化膜、アモルファスシリコン、
又は多結晶シリコン等の第２の絶縁膜である薄膜２７を
堆積した後、前記サイドウォール２６をマスクとし、薄
膜２７を介して例えばヒ素（Ａｓ＋）のような不純物を
高濃度（例えば、１×１０15／ｃｍ2 以上）にイオン注
入する。ここで例示した薄膜材料以外においても、第１
の実施形態で説明したように、イオンの注入阻止能が材
質によって異なることから、膜厚の最適化が必要だが、
高融点金属やそのシリサイド並びにＴｉＮ薄膜、及びこ
れらの複合膜を用いることができる。
【００２０】次に、イオン注入によってシリコン基板２
１の表面に形成されるアモルファス層の厚みを該イオン
の注入量に基づいたシュミレーションにより求め、前記
薄膜２７の膜厚を、該シュミレーションにより求めた膜
厚の80％以上とする。その後、非酸化性雰囲気中で少な
くとも５００℃以上の熱処理を行なうことにより、不純
物の活性化と共に、アモルファス層２８の再結晶化が行
なわれるが、［１１１］面が現れないので、［１００］
方位に対して垂直の方位へのエピタキシャル成長のみが
起こり、結晶格子欠陥の無い高濃度の不純物拡散層が形
成される。ここで、イオン注入種が薄膜２７中に取り込
まれる時に、ノックオンによりシリコン基板中に該薄膜
２７を構成する原子が導入され、不純物となってキャリ
アのライフタイムを減少させる影響が、シリコンからな
る薄膜を用いることにより回避される。又、この熱処理
工程において、８００℃以上の熱処理を行うことによ
り、薄膜２７中に取り込まれた不純物がシリコン基板２
１中に拡散され、高濃度拡散層が更に低抵抗化される。
１の表面に形成されるアモルファス層の厚みを該イオン
の注入量に基づいたシュミレーションにより求め、前記
薄膜２７の膜厚を、該シュミレーションにより求めた膜
厚の80％以上とする。その後、非酸化性雰囲気中で少な
くとも５００℃以上の熱処理を行なうことにより、不純
物の活性化と共に、アモルファス層２８の再結晶化が行
なわれるが、［１１１］面が現れないので、［１００］
方位に対して垂直の方位へのエピタキシャル成長のみが
起こり、結晶格子欠陥の無い高濃度の不純物拡散層が形
成される。ここで、イオン注入種が薄膜２７中に取り込
まれる時に、ノックオンによりシリコン基板中に該薄膜
２７を構成する原子が導入され、不純物となってキャリ
アのライフタイムを減少させる影響が、シリコンからな
る薄膜を用いることにより回避される。又、この熱処理
工程において、８００℃以上の熱処理を行うことによ
り、薄膜２７中に取り込まれた不純物がシリコン基板２
１中に拡散され、高濃度拡散層が更に低抵抗化される。
【００２１】以上のように、この第２の実施形態では、
ＬＤＤ構造の半導体素子中の不純物拡散層の形成工程に
おいて、サイドウォール形成工程にてマスクの外周にサ
イドウォール２６を形成した後、第１の実施形態と同様
に、アモルファス層２８の深さの４倍以上の膜厚の薄膜
２７をシリコン基板２１上に形成したので、該薄膜２７
を介して不純物（Ａｓ＋）を高濃度にイオン注入して
も、シリコン基板２１内に形成されるアモルファス層２
８のマスク端におけるシリコン基板２１の表面に対する
角度が54.7°以下になる。そのため、［１１１］面が現
れないので、［１００］方位に垂直の方位のエピタキシ
ャル成長のみが起こり、熱処理によるマスク端での結晶
格子欠陥の発生が防止される。従って、第１の実施形態
と同様の利点がある。
ＬＤＤ構造の半導体素子中の不純物拡散層の形成工程に
おいて、サイドウォール形成工程にてマスクの外周にサ
イドウォール２６を形成した後、第１の実施形態と同様
に、アモルファス層２８の深さの４倍以上の膜厚の薄膜
２７をシリコン基板２１上に形成したので、該薄膜２７
を介して不純物（Ａｓ＋）を高濃度にイオン注入して
も、シリコン基板２１内に形成されるアモルファス層２
８のマスク端におけるシリコン基板２１の表面に対する
角度が54.7°以下になる。そのため、［１１１］面が現
れないので、［１００］方位に垂直の方位のエピタキシ
ャル成長のみが起こり、熱処理によるマスク端での結晶
格子欠陥の発生が防止される。従って、第１の実施形態
と同様の利点がある。
【００２２】第３の実施形態 図８は、本発明の第３の実施形態を示す半導体素子の製
造方法の工程図である。拡散層領域と基板との接合リー
クを低減するためには、結晶格子欠陥が大きく成長して
接合部の空乏層に達することを防ぐことによっても可能
である。結晶格子欠陥は、せん断応力が加わることによ
り成長するので、本実施形態では、マスク端に加わるこ
の応力を低減することにより、該結晶格子欠陥の成長を
抑制した半導体素子の製造方法を説明する。以下、その
製造工程（１）〜（５）を図８（ａ）〜（ｅ）を参照し
つつ説明する。 （１） 図８（ａ）の工程（マスク形成工程及び第１の
絶縁膜形成工程） シリコン基板３１上に、例えばLOCOS 法等でフィールド
酸化膜３２を形成し、更に、ゲート酸化を行なって第１
の絶縁膜であるゲート酸化膜３３を形成した後、ゲート
電極３４となる低抵抗ポリシリコンを形成する。ゲート
電極３４をマスクとして燐（Ｐ＋）を低濃度にイオン注
入する。
造方法の工程図である。拡散層領域と基板との接合リー
クを低減するためには、結晶格子欠陥が大きく成長して
接合部の空乏層に達することを防ぐことによっても可能
である。結晶格子欠陥は、せん断応力が加わることによ
り成長するので、本実施形態では、マスク端に加わるこ
の応力を低減することにより、該結晶格子欠陥の成長を
抑制した半導体素子の製造方法を説明する。以下、その
製造工程（１）〜（５）を図８（ａ）〜（ｅ）を参照し
つつ説明する。 （１） 図８（ａ）の工程（マスク形成工程及び第１の
絶縁膜形成工程） シリコン基板３１上に、例えばLOCOS 法等でフィールド
酸化膜３２を形成し、更に、ゲート酸化を行なって第１
の絶縁膜であるゲート酸化膜３３を形成した後、ゲート
電極３４となる低抵抗ポリシリコンを形成する。ゲート
電極３４をマスクとして燐（Ｐ＋）を低濃度にイオン注
入する。
【００２３】（２） 図８（ｂ）の工程 非酸化雰囲気中で熱処理を行なうことにより、低濃度の
不純物拡散層（Ｎ−）３５をシリコン基板３１の表面に
形成する。その後、シリコン酸化膜３６を全面に堆積す
る。 （３） 図８（ｃ）の工程（サイドウォール形成工程及
びイオン注入工程） 異方性エッチングにより、サイドウォール３７を形成す
る。更に、熱酸化により薄いシリコン酸化膜３８を形成
した後、サイドウォール３７をマスクとし、拡散層の抵
抗を下げるためにヒ素（Ａｓ＋）を高濃度（例えば、１
×１０15ｃｍ-2以上）にイオン注入する。すると、シリ
コン基板３１表面に均一なアモルファス層３９が形成さ
れる。 （４） 図８（ｄ）の工程（第２の絶縁膜形成工程） マスク端となるサイドウォール３７と同一の熱膨張係数
を有する材料からなる第２の絶縁膜である薄膜４０を５
００℃未満の温度で堆積する。
不純物拡散層（Ｎ−）３５をシリコン基板３１の表面に
形成する。その後、シリコン酸化膜３６を全面に堆積す
る。 （３） 図８（ｃ）の工程（サイドウォール形成工程及
びイオン注入工程） 異方性エッチングにより、サイドウォール３７を形成す
る。更に、熱酸化により薄いシリコン酸化膜３８を形成
した後、サイドウォール３７をマスクとし、拡散層の抵
抗を下げるためにヒ素（Ａｓ＋）を高濃度（例えば、１
×１０15ｃｍ-2以上）にイオン注入する。すると、シリ
コン基板３１表面に均一なアモルファス層３９が形成さ
れる。 （４） 図８（ｄ）の工程（第２の絶縁膜形成工程） マスク端となるサイドウォール３７と同一の熱膨張係数
を有する材料からなる第２の絶縁膜である薄膜４０を５
００℃未満の温度で堆積する。
【００２４】（５） 図８（ｅ）の工程（熱処理工程） 注入された不純物の熱処理を少なくとも５００℃以上で
行なう。すると、高濃度の拡散層（Ｎ＋）のソース／ド
レイン領域４１が形成される。前記不純物の熱処理温度
が低い場合には、拡散層内に微小欠陥が残留しやすい。
更に、この残留微小欠陥は、せん断応力により大きなす
べり転位へと成長しやすい。そのため、不純物の活性化
熱処理を８００℃以上の高温で行なうと、前記残留微小
欠陥の発生が防止される。熱処理時には、一般に、シリ
コン基板３１とマスク材となるサイドウォール３７との
熱膨張係数の違いにより、マスク端部に応力が集中す
る。この時、微小欠陥が存在した場合、シリコン基板３
１の表面に発生するせん断応力により、大きなすべり転
位へと成長する。本実施形態では、マスク材と薄膜４０
の熱膨張係数が同一の為、マスク端への応力の集中が低
減され、接合リークを引き起こすような大きな結晶格子
欠陥への成長が抑制される。以上のように、この第３の
実施形態では、マスク材と薄膜４０の熱膨張係数を同一
とし、熱処理時においてマスク端に発生するせん断応力
を低減する構造にすることにより、結晶格子欠陥の成長
を抑制することができる。従って、第２の実施形態と同
様の利点がある。
行なう。すると、高濃度の拡散層（Ｎ＋）のソース／ド
レイン領域４１が形成される。前記不純物の熱処理温度
が低い場合には、拡散層内に微小欠陥が残留しやすい。
更に、この残留微小欠陥は、せん断応力により大きなす
べり転位へと成長しやすい。そのため、不純物の活性化
熱処理を８００℃以上の高温で行なうと、前記残留微小
欠陥の発生が防止される。熱処理時には、一般に、シリ
コン基板３１とマスク材となるサイドウォール３７との
熱膨張係数の違いにより、マスク端部に応力が集中す
る。この時、微小欠陥が存在した場合、シリコン基板３
１の表面に発生するせん断応力により、大きなすべり転
位へと成長する。本実施形態では、マスク材と薄膜４０
の熱膨張係数が同一の為、マスク端への応力の集中が低
減され、接合リークを引き起こすような大きな結晶格子
欠陥への成長が抑制される。以上のように、この第３の
実施形態では、マスク材と薄膜４０の熱膨張係数を同一
とし、熱処理時においてマスク端に発生するせん断応力
を低減する構造にすることにより、結晶格子欠陥の成長
を抑制することができる。従って、第２の実施形態と同
様の利点がある。
【００２５】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 実施形態における各酸化膜は、窒化膜等の絶縁
膜でもよい。 （ｂ） 実施形態では、薄膜の膜厚をアモルファス層の
４倍以上に形成しているが、イオン注入の加速エネルギ
ーを下げることにより、アモルファス層の深さが減少す
るので、該加速エネルギーを調整してシリコン基板の表
面に形成されるアモルファス層の深さを削減することに
より、［１１１］面が形成されることを抑制するように
してもよい。 （ｃ） 実施形態ではヒ素のイオン注入を用いて説明し
たが、本発明は、半導体素子の製造工程に用いられる
Ｐ、ＢＦ、ＢＦ2 等の全ての不純物の高濃度イオン注入
に適用される。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 実施形態における各酸化膜は、窒化膜等の絶縁
膜でもよい。 （ｂ） 実施形態では、薄膜の膜厚をアモルファス層の
４倍以上に形成しているが、イオン注入の加速エネルギ
ーを下げることにより、アモルファス層の深さが減少す
るので、該加速エネルギーを調整してシリコン基板の表
面に形成されるアモルファス層の深さを削減することに
より、［１１１］面が形成されることを抑制するように
してもよい。 （ｃ） 実施形態ではヒ素のイオン注入を用いて説明し
たが、本発明は、半導体素子の製造工程に用いられる
Ｐ、ＢＦ、ＢＦ2 等の全ての不純物の高濃度イオン注入
に適用される。
【００２６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、マスクが形成された半導体基板における露出
した絶縁膜を成長させ、該成長後の絶縁膜の厚さが、後
のイオン注入工程で形成されるアモルファス層の厚さが
該絶縁膜がない場合に形成される厚さの２０％以下にな
るようにしたので、イオン注入種の一部が該絶縁膜中に
取り込まれ、マスク端でイオン注入によって形成される
アモルファス層がシリコン基板に対して54.7°（［１１
１］面に対応）以下にすることができ、熱処理時のエピ
タキシャル成長による結晶格子欠陥の発生を抑制でき
る。第２の発明によれば、本発明の半導体素子の制御方
法を、ＬＤＤ構造を有するMOSFETの製造工程にそのまま
適用できる。第３の発明によれば、アモルファス・シリ
コン又は多結晶シリコンを用いて第２の絶縁膜を形成し
たので、イオン注入種が第２の絶縁膜中に取り込まれる
時に、ノックオンによりシリコン基板中に第２の絶縁膜
を構成する原子が導入されても、不純物となってキャリ
アのライフタイムを減少させる影響を回避できる。
によれば、マスクが形成された半導体基板における露出
した絶縁膜を成長させ、該成長後の絶縁膜の厚さが、後
のイオン注入工程で形成されるアモルファス層の厚さが
該絶縁膜がない場合に形成される厚さの２０％以下にな
るようにしたので、イオン注入種の一部が該絶縁膜中に
取り込まれ、マスク端でイオン注入によって形成される
アモルファス層がシリコン基板に対して54.7°（［１１
１］面に対応）以下にすることができ、熱処理時のエピ
タキシャル成長による結晶格子欠陥の発生を抑制でき
る。第２の発明によれば、本発明の半導体素子の制御方
法を、ＬＤＤ構造を有するMOSFETの製造工程にそのまま
適用できる。第３の発明によれば、アモルファス・シリ
コン又は多結晶シリコンを用いて第２の絶縁膜を形成し
たので、イオン注入種が第２の絶縁膜中に取り込まれる
時に、ノックオンによりシリコン基板中に第２の絶縁膜
を構成する原子が導入されても、不純物となってキャリ
アのライフタイムを減少させる影響を回避できる。
【００２７】第４の発明によれば、高融点金属、該高融
点金属のシリサイド、ＴｉＮ薄膜、又はこれらの複合膜
を用いて第２の絶縁膜を形成したので、拡散層の低抵抗
化のために用いられているシリサイド工程にも適用でき
る。第５の発明によれば、熱処理の温度を８００℃以上
にしたので、薄膜中に取り込まれた不純物をシリコン中
に固相拡散でき、高濃度拡散層の低抵抗化を実現でき
る。第６の発明によれば、第２の絶縁膜は、マスク、前
記サイドウォール、及び前記第１の絶縁膜上に該サイド
ウォールと同一の熱膨張係数を有するので、熱処理工程
時にマスク端に発生するシリコン基板に加わるせん断応
力が低減し、結晶格子欠陥の成長を抑制できる。第７の
発明によれば、せん断応力による結晶格子欠陥の成長の
抑制は８００℃で特に顕著なので、該結晶格子欠陥によ
るリーク電流を低減できる。
点金属のシリサイド、ＴｉＮ薄膜、又はこれらの複合膜
を用いて第２の絶縁膜を形成したので、拡散層の低抵抗
化のために用いられているシリサイド工程にも適用でき
る。第５の発明によれば、熱処理の温度を８００℃以上
にしたので、薄膜中に取り込まれた不純物をシリコン中
に固相拡散でき、高濃度拡散層の低抵抗化を実現でき
る。第６の発明によれば、第２の絶縁膜は、マスク、前
記サイドウォール、及び前記第１の絶縁膜上に該サイド
ウォールと同一の熱膨張係数を有するので、熱処理工程
時にマスク端に発生するシリコン基板に加わるせん断応
力が低減し、結晶格子欠陥の成長を抑制できる。第７の
発明によれば、せん断応力による結晶格子欠陥の成長の
抑制は８００℃で特に顕著なので、該結晶格子欠陥によ
るリーク電流を低減できる。
【図１】本発明の第１の実施形態を示す半導体素子の製
造方法の工程図である。
造方法の工程図である。
【図２】従来の半導体素子の製造方法の工程図である。
【図３】結晶格子欠陥の発生過程を説明する図である。
【図４】転位の形成過程を説明する図である。
【図５】アモルファス層の形状を説明する図である。
【図６】［１１１］面が形成される深さのシュミレーシ
ョン結果を示す図である。
ョン結果を示す図である。
【図７】本発明の第２の実施形態を示す半導体素子の製
造方法の工程図である。
造方法の工程図である。
【図８】本発明の第３の実施形態を示す半導体素子の製
造方法の工程図である。
造方法の工程図である。
１１，２１，３１ 半
導体基板 １２，１４，２２，２４，２７，３３，３８，４０ 絶
縁膜 １３，２３，３４ ポ
リシリコン（マスク） １５，２８，３９ ア
モルファス層 ２６，３７ サ
イドウォール
導体基板 １２，１４，２２，２４，２７，３３，３８，４０ 絶
縁膜 １３，２３，３４ ポ
リシリコン（マスク） １５，２８，３９ ア
モルファス層 ２６，３７ サ
イドウォール
Claims (7)
- 【請求項１】 半導体基板上に絶縁膜を形成する絶縁膜
形成工程と、 前記半導体基板の不純物非拡散領域上に前記絶縁膜を介
したマスクを形成するマスク形成工程と、 前記半導体基板の上方から不純物のイオンを注入し、該
半導体基板の不純物拡散領域の表面にアモルファス層を
形成するイオン注入工程と、 前記不純物のイオンが注入された前記半導体基板を所定
の温度で熱処理して前記アモルファス層を結晶化する熱
処理工程とを、 行う半導体素子の製造方法において、 前記マスクが形成された半導体基板における露出した前
記絶縁膜を成長させ、該成長後の絶縁膜の厚さが、後の
前記イオン注入工程で形成されるアモルファス層の厚さ
が該絶縁膜がない場合に形成される厚さの２０％以下に
なるようにする絶縁膜成長工程を施した後、前記イオン
注入工程と前記熱処理工程とを行うことを特徴とする半
導体素子の製造方法。 - 【請求項２】 半導体基板上に第１の絶縁膜を形成する
第１の絶縁膜形成工程と、 前記半導体基板の不純物非拡散領域上に前記第１の絶縁
膜を介したマスクを形成するマスク形成工程と、 前記マスクの外周に絶縁体のサイドウォールを形成する
サイドウォール形成工程と、 前記サイドウォールをマスクとして前記半導体基板の上
方から不純物のイオンを注入し、該半導体基板の表面に
アモルファス層を形成するイオン注入工程と、 前記イオン注入工程において前記不純物のイオンが注入
された半導体基板を所定の温度で熱処理して前記アモル
ファス層を結晶化する熱処理工程とを、 行う半導体素子の製造方法において、 前記サイドウォールが形成された半導体基板上に第２の
絶縁膜を形成し、該第２の絶縁膜の厚さが、後の前記イ
オン注入工程で形成されるアモルファス層の厚さが該第
２の絶縁膜がない場合に形成される厚さの２０％以下に
なるようにする第２の絶縁膜形成工程を施した後、前記
イオン注入工程と前記熱処理工程とを行うことを特徴と
する半導体素子の製造方法。 - 【請求項３】 前記第２の絶縁膜形成工程において形成
する第２の絶縁膜は、 アモルファス・シリコン又は多結晶シリコンを用いるこ
とを特徴とする請求項２記載の半導体素子の製造方法。 - 【請求項４】 前記第２の絶縁膜形成工程において形成
する第２の絶縁膜は、 高融点金属、該高融点金属のシリサイド、ＴｉＮ薄膜、
又はこれらの複合膜を用いることを特徴とする請求項２
記載の半導体素子の製造方法。 - 【請求項５】 前記熱処理工程は、８００℃以上の温度
で行なうことを特徴とする請求項１又は２記載の半導体
素子の製造方法。 - 【請求項６】 半導体基板上の電極形成領域にマスクを
形成するマスク形成工程と、 前記マスクの外周に絶縁体のサイドウォールを形成する
サイドウォール形成工程と、 前記半導体基板の不純物拡散層に対応する領域に第１の
絶縁膜を形成する第１の絶縁膜形成工程と、 前記第１の絶縁膜を介して前記半導体基板の不純物拡散
層に対応する領域に不純物のイオンを注入するイオン注
入工程と、 前記マスク、前記サイドウォール、及び前記第１の絶縁
膜上に該サイドウォールと同一の熱膨張係数を有する第
２の絶縁膜を形成する第２の絶縁膜形成工程と、 前記第２の絶縁膜形成工程において第２の絶縁膜が形成
された半導体基板を所定の温度で熱処理して結晶化する
熱処理工程とを、 行う半導体素子の製造方法。 - 【請求項７】 前記熱処理工程は、８００℃以上の温度
で行なうことを特徴とする請求項６記載の半導体素子の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217871A JPH0964355A (ja) | 1995-08-25 | 1995-08-25 | 半導体素子の製造方法 |
| TW085110240A TW310454B (ja) | 1995-08-25 | 1996-08-22 | |
| EP96113634A EP0762490A3 (en) | 1995-08-25 | 1996-08-26 | Method of manufacturing a LDD-MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217871A JPH0964355A (ja) | 1995-08-25 | 1995-08-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964355A true JPH0964355A (ja) | 1997-03-07 |
Family
ID=16711082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7217871A Withdrawn JPH0964355A (ja) | 1995-08-25 | 1995-08-25 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0762490A3 (ja) |
| JP (1) | JPH0964355A (ja) |
| TW (1) | TW310454B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295174A (ja) * | 2005-04-11 | 2006-10-26 | Hynix Semiconductor Inc | 半導体素子のソース／ドレイン領域形成方法 |
| JP2007274008A (ja) * | 2007-06-22 | 2007-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007324620A (ja) * | 2007-08-06 | 2007-12-13 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2323706B (en) * | 1997-03-13 | 2002-02-13 | United Microelectronics Corp | Method to inhibit the formation of ion implantation induced edge defects |
| JPH1145995A (ja) * | 1997-07-25 | 1999-02-16 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| US6159812A (en) * | 1998-02-06 | 2000-12-12 | Advanced Micro Devices, Inc. | Reduced boron diffusion by use of a pre-anneal |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0219243A2 (en) * | 1985-10-11 | 1987-04-22 | Advanced Micro Devices, Inc. | Process of manufacturing a bipolar transistor |
| JP2810947B2 (ja) * | 1990-01-19 | 1998-10-15 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JPH04290224A (ja) * | 1991-03-19 | 1992-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH06181219A (ja) * | 1992-12-15 | 1994-06-28 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
-
1995
- 1995-08-25 JP JP7217871A patent/JPH0964355A/ja not_active Withdrawn
-
1996
- 1996-08-22 TW TW085110240A patent/TW310454B/zh active
- 1996-08-26 EP EP96113634A patent/EP0762490A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295174A (ja) * | 2005-04-11 | 2006-10-26 | Hynix Semiconductor Inc | 半導体素子のソース／ドレイン領域形成方法 |
| JP4495690B2 (ja) * | 2005-04-11 | 2010-07-07 | 株式会社ハイニックスセミコンダクター | 半導体素子のソース／ドレイン領域形成方法 |
| JP2007274008A (ja) * | 2007-06-22 | 2007-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007324620A (ja) * | 2007-08-06 | 2007-12-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP4568308B2 (ja) * | 2007-08-06 | 2010-10-27 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0762490A2 (en) | 1997-03-12 |
| EP0762490A3 (en) | 1998-06-03 |
| TW310454B (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US6713359B1 (en) | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC | |
| US20100012988A1 (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| JP2003347399A (ja) | 半導体基板の製造方法 | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| EP0671760A2 (en) | A method of fabricating a semiconductor device using high dose implantation | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| CN113178414A (zh) | 碳化硅欧姆接触结构的形成方法及mos晶体管的制备方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP4073171B2 (ja) | 半導体装置の製造方法 | |
| JPH07249763A (ja) | 半導体装置の製造方法 | |
| US7429749B2 (en) | Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR101002045B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JP4568304B2 (ja) | 半導体装置の製造方法 | |
| JP3307362B2 (ja) | 半導体装置の製造方法 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH05190449A (ja) | 半導体薄膜の製造方法 | |
| KR100579217B1 (ko) | 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법 | |
| JP2730905B2 (ja) | 半導体装置の製造方法 | |
| JPH07335870A (ja) | 半導体装置およびその製造方法 | |
| JPH03190221A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |