JP2781787B2 - 半導体チップのボンディングパッド配置構成及びその最適化方法 - Google Patents

半導体チップのボンディングパッド配置構成及びその最適化方法

Info

Publication number
JP2781787B2
JP2781787B2 JP8228929A JP22892996A JP2781787B2 JP 2781787 B2 JP2781787 B2 JP 2781787B2 JP 8228929 A JP8228929 A JP 8228929A JP 22892996 A JP22892996 A JP 22892996A JP 2781787 B2 JP2781787 B2 JP 2781787B2
Authority
JP
Japan
Prior art keywords
pad
row
pads
center
center point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8228929A
Other languages
English (en)
Other versions
JPH1074790A (ja
Inventor
志丞 ▲高▼須賀
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP8228929A priority Critical patent/JP2781787B2/ja
Publication of JPH1074790A publication Critical patent/JPH1074790A/ja
Application granted granted Critical
Publication of JP2781787B2 publication Critical patent/JP2781787B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06133Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップのボン
ディングパッド配置構造及びその最適化方法に関する。
【0002】
【従来の技術】図8を参照して、特開平4−36405
1号公報の記載例について説明する。パッド配置領域6
2に2列にパッド63を千鳥状に配置し、第1列と第2
列のパッド63が互いに隣接する部分を任意の角度で傾
斜状に切除する。その結果、第1列と第2列パッド辺間
隔が拡大する為、設計基準で定義される最小パッド辺間
隔52まで、第1列、第2列の間隔を縮小することが出
来る。第2列と第1列の隣接するパッドの角の切除角度
83bの決定方法については、記述されていないが、特
開平4−364051号公報の記載例では、パッドの角
の切除角度83bα=135(度)、パッドの一辺が9
6(μm)、適用するx方向のパッド中心間隔57Px
=150(μm)、最小パッド辺間隔dpp=20(μ
m)とした場合、従来の第2列−第1列の間の適用する
y方向のパッドの中心間隔58b距離を116(μm)
から約90(μm)と、20(μm)も小さくすること
が出来ると、記述されている。
【0003】特公平3−42496号公報の記載例につ
いて説明する。特公平3−42496号公報の記載例に
よれば、パッド形状は、五角形以上の多角形を用いて
も、パッド列数については、3列以上のパッド配置にも
適用出来ることが記述されている。これら従来技術を用
いて、千鳥状パッド配置を求める。図8に示すように、
2列の千鳥状パッド配置を行い、パッド配置領域幅方向
(以下、x方向と記す)のパッド領域幅62に配置出来
ていたが、図9に示す様に、x方向のパッド領域幅62
が小さくなった場合、x方向のパッド領域幅62に収ま
らなくなる。そこで図10に示す様に、奇数例、偶数列
のx方向のパッド中心座標をそれぞれ合わせ、3列にす
れば入出力バッファ列幅内に納めることが出来る。この
パッド配置構成について、図5,図6,図7を参照して
説明する。図5の1の第1の工程は、半導体チップのパ
ッド設計基準よりパッド配置に関する制限値と、半導体
チップの製品条件よりデバイスに関する設定値を格納す
る。
【0004】図5の2の第2の工程は、半導体チップの
パッド設計基準よりパッド配置に関する制限値と、半導
体チップの製品条件よりデバイスに関する設定値を格納
する。
【0005】図5の2の第2の工程は、第1の工程で得
た条件を考慮して、半導体チップ内のパッド配置領域6
2に設定値より指定されるパッド数を配置可能とするよ
うに、パッド列数nと、1列当たりに配置可能な最大パ
ッド数及び隣り合うパッドとのパッドの中心間隔を求め
る。適用するパッドの中心間隔は、第n列のパッドとパ
ッドの間に、配線n−1本を通さなければならない為、
パッド列数nの値により変化する場合がある。図5の3
bの第3の工程は、第2の工程で求めたパッド列数nの
第n列から第1列までの起点となるパッド配置位置と、
第m列と第m−1列の隣接するパッドの角の切除角度を
求める。図5の第4の工程は、第2の工程で求めたパッ
ドの中心間隔で、第n列から第1列までの起点となるパ
ッド配置位置より順次パッド配置する。
【0006】図6の21,22,23,231,23
2,233,234,235,236,237,23
8,239,24は、第2の工程(図5の2)の具体的
内容、図7は、図5の33bの具体的内容であり、33
2b,333bは、第m列の起点となるパッドの中心点
から、隣接する第m−1列の起点となるパッドの中心点
との距離を求める第21の手順、336bは、x方向
と、第2の手順で求めた距離が形成する角度を求める第
22の手順、338bは、第22の手順で求めた角度か
ら第m列と第m−1列の隣接するパッドの角の切除角度
で示される、パッドの角の切除線分は、第21の手順で
求めた、第m列と第m−1列のパッド中心点の距離の線
分と、パッド内接円との交点を接点とする、パッド内接
円の接線である。後述する式(1)から式(11)で用
いている変数名は、図5,図6,図7,図8,図9,図
10を参照して説明する。
【0007】rpは最小パッド半径51、dppは最小パ
ッド辺間隔52、dphは最小パッド辺−配線間隔53、
hhは最小配線間隔54、Wh は最小配線幅55、Px0
は同列の最小パッド中心間隔、Px は適用するx方向の
パッド中心間隔57、Py は適用するy方向のパッド中
心間隔58、nは適用するパッド列数、Uは配置する総
パッド数、Umax は1列当たり配置可能な最大パッド
数、mは着目するパッド列数、Wx はx方向のパッド配
置領域幅62、Pxyは第m列と第m−1列とのパッドの
中心間隔81a、81b、θはx方向とPxyが形成する
角度82a、82b、αは第m列と第m−1列の隣接す
るパッドの角の切除角度83a、83bを示している。
【0008】式(1)から式(11)は、図5,図6,
図7の各機能を表現したものであり、式(1)は図6の
232、式(2)は図6の236、式(3)、式
(4)、式(5)は図6の23、式(6)は図6の2
4、式(7)は図7の332b、式(8)は図7の33
b、式(9)は図7の336b、式(10)は図7の3
38b、式(11)は図7の339bに対応している。
【0009】 Px1=rp×2+dPP …(1) Px2=rp×2+Wh ×(n−1) +dhh×(n−2)+dph×2 …(2) Px2>Px0 且つPx2>Px1の時、 Px =Px2 …(3) Px0>Px2 且つPx0>Px1の時、 Px =Px2 …(4) Px1>Px2 且つPx1>Px0の時、 Px =Px1 …(5) Wx /((U/n)×(Px +rp))≧1の時、 Umax =U/n …(6) Pxy(m≧3)=rp×2+Wh ×(m−2)+ dhh×(m−3)+dPh×2 …(7) Pxy(m=2)=rp×2+dpp …(8) θ=cos-1・Px /2・Pxy …(9) α=90(度)+θ …(10) Py =sinθ×Pxy …(11) 従来例のパッド列数n=2について図5,図6,図7を
参照し、具体的数値を設定して説明する。図5の1で、
設計基準より制限値、パッドの一辺が96(μm)より
パッドに内接する円の最小パッド半径51はrp=48
(μm)、最小パッド辺間隔52はdpp20(μm)、
最小パッド辺−配線間隔53はdph=15(μm)、最
小配線間隔54はdhh=10(μm)、製品最小配線幅
55はWh =24(μm)、同列の最小パッド中心間隔
はPx0=120(μm)、製品条件より設定値、配置す
る総パッド数はU=90、x方向のパッド配置領域62
はWx =9000(μm)として入手する。図6の21
で、パッド列数を0に初期化する。図6の22で適用す
るパッド列数に1加算し、パッド列数n=1に設定す
る。図6の231で、適用するx方向のパッドの中心間
隔57を、同列の最小パッドの中心間隔のPx0=120
(μm)に初期化する。図6の232で、設計基準の制
限値から求められる最小パッドの中心間隔を式(1)を
用いて求める。
【0010】 Px1=48×2+20=116(μm) …(12) 図6の233で、分岐条件は“No”の為、適用するx
方向のパッド中心間隔57はPx =120(μm)とな
り、図6の235へ移行し、図6の235でパッド列数
n=1の為、図6の24へ移行する。図6の24は、式
(6)を適用し結果、 9000/((90/1)×(120+48))=1.595<1 …(13) 全パッド配置不可能の為、図6の22で適用するパッド
列数に1加算し、パッド列数n=2に設定する。図6の
231,232,233はパッド列数n=1の時と同様
の結果となり、図6の235に移行し、パッド列数n=
2の為、図6の236に移行する。図6の236で、第
n列の隣接する、パッドとパッド関に配線1本を等す条
件を見たす最小パッド中心間隔を、式(2)を用いて求
める。
【0011】 Px2=48×2+24×(2−1) +10×(2−2)+15×2 =150(μm) …(14) 図6の237で、分岐条件は“Yes”の為、図6の2
38で、適用するx方向のパッドの中心間隔57をPx2
=150(μm)に設定し、図6の24へ移行する。
【0012】図6の24は、式(6)を適用し結果、 9000/((90/2)×(150+48)) =1.010≧1 Umax =90/2=45 …(15) 全パッド配置可能の為、1列当たりの配置可能な最大パ
ッド数Umax =45となり、図5の31へ移行し、分岐
条件のパッド列数n=2の為、図5の32へ移行し、着
目するパッド列数m=2に設定する。図5の33bから
図7を参照する。図7の331で、分岐条件はm=2の
為、図7の333bで、第2列と第1列とのパッド中心
間隔81bを、式(8)を用いて求める。。
【0013】 Pxy=48×2+20 =116(μm) …(16) 図7の336bで、x方向とPxyが形成する角度82b
を式(9)を用いて求める。
【0014】 θ=cos-1・150/2・116=49.7(度) …(17) 図7の338bで、第2列と第1列の隣接するパッドの
角の切除角度83bを式(10)を用いて求める。
【0015】 α=90+49.7=139.7(度) …(18) 図7の339bで、適用するy方向のパッド中心間隔5
8dを式(11)を用いて求める。。
【0016】 Py =sin49.7(度)×116 =88.5(μm) …(19) 図5の34で、着目するパッド列数mを1減算し、パッ
ド列数m=1とし、図5の35で、分岐条件m=1の
為、図5の4へ移行し、図5の4で、第2列から第1列
までの起点となるパッド中心点より、x方向に、適用す
べきx方向のパッド中心間隔57で順次配置する。この
結果、y方向のパッドの中心間隔の最小値は式(19)
より、88.5(μm)である事が分かり、その時のパ
ッドの角の切除角度83bは式(18)より、139.
7(度)となる。よって、パッドの角の切除角度の最適
値を求めれば、特開平4−364051号公報の実施例
より、更に1.5(μm)小さく出来る。
【0017】同様にパッド列数n=3について図5,図
6,図7を参照し、具体的数値を設定して説明する。図
5の1で、設計基準より制限値、最小パッド半径51は
rp=48(μm)、最小パッド辺間隔52はdpp=2
0(μm)、最小パッド辺−配線間隔53はdph=15
(μm)、最小配線間隔54はdhh=10(μm)、最
小配線幅55はWh =24(μm)、同列の最小パッド
の中心間隔はPx0=120(μm)、製品条件より設定
値、配置する総パッド数はU=90、x方向のパッド配
置領域幅62はWx =7000(μm)として入手す
る。図6の21で、パッド列数を0に初期化する。適用
するパッド列数に1加算し、パッド列数n=1に設定す
る。図6の231で、適用するx方向のパッドの中心間
隔57を同列の最小パッドの中心間隔のPx0=120
(μm)に初期化する。図6の232で、設計基準の制
限値から求められる最小パッド中心間隔を、式(1)を
用いて求める。
【0018】 Px1=48×2+20=116(μm) …(20) 図6の233で、分岐条件は“No”の為、適用するx
方向のパッドの中心間隔57はPx =120(μm)と
なり、図6の235へ移行し、図6の235でパッド列
数n=1の為、図6の24へ移行する。図6の24は、
(式6)を適用し結果、 7000/((90/1)×(120+48)) =0.462<1 …(21) 全パッド配置不可能の為、図6の22で適用するパッド
列数に1加算し、パッド列数n=2に設定する。図6の
231,232,233はパッド列数n=1の時と同様
の結果となり、図6の235に移行し、パッド列数n=
2の為、図6の236に移行する。図6の236で、第
2列の隣接する、パッドとパッド間に配線1本を通す条
件を満たす最小パッドの中心間隔を式(2)を用いて求
める。
【0019】 Px2=48×2+24×(2−1) +10×(2−2)+15×2 =150(μm) …(22) 図6の237で、分岐条件は“Yes”の為、図6の2
38で、適用するx方向のパッドの中心間隔57をPx2
=150(μm)に設定し、図6の24へ移行する。図
6の24は、式(6)を適用し結果、 7000/((90/2)×(150+48)) =0.786<1 …(23) 全パッド配置不可能の為、図6の22で適用するパッド
列数に1加算し、パッド列数n=3に設定する。図6の
231,232,233はパッド列数n=1の時と同様
の結果となり、図6の235に移行し、パッド列数n=
3の為、図6の236に移行する。図6の236で、第
3列の隣接する、パッドとパッド間に配線2本を通す条
件を満たす最小の中心間隔を、式(2)を用いて求め
る。
【0020】 Px2=48×2+24×(3−1) +10×(3−2)+15×2 =184(μm) …(24) 図6の237で、分岐条件は“Yes”の為、図6の2
38で、適用するx方向のパッドの中心間隔57をPx2
=184(μm)に設定し、図6の24へ移行する。図
6の24は、式(6)を適用し結果、 7000/((90/3)×(184+48)) =1.006≧1 Umax =90/3=30 …(25) 全パッド配置可能の為、1列当たり配置可能な最大パッ
ド数Umax =30となり、図5の31へ移行し、分岐条
件のパッド列数n=3の為、図5の32へ移行し、着目
するパッド列数m=3に設定する。図5の33bから図
7を参照する。図7の331で、分岐条件はm=3の
為、図7の332bで、第3列と第2列とのパッド中心
間隔81aを、式(7)を用いて求める。
【0021】 Pxy=48×2+24×(3−2) +10×(3−3)+15×2 =150(μm) …(26) 図7の336bで、X方向とPxyが形成する角度82a
を式(9)を用いて求める。
【0022】 θ=cos-1・184/2・150 =52.2(度) …(27) 図7の338bで、パッドの角の切除角度83aを、式
(10)を用いて求める。
【0023】 α=90+52.2=142.2(度) …(28) 図7の339bで、適用するy方向のパッドの中心間隔
58cを式(11)を用いて求める。
【0024】 Py =sin52.2(度)×150 =118.5(μm) …(29) 図5の34で、着目するパッド列数mを1減算し、パッ
ド列数m=2とし、図5の35で、分岐条件m=2の
為、図5の33bへ移行し、図7を参照する。図7の3
31で、分岐条件はm=2の為、図7の333bで、第
2列と第1列とのパッドの中心間隔81bを、式(8)
を用いて求める。
【0025】 Pxy=48×2+20=116(μm) …(30) 図7の336bで、x方向とPxyが形成する角度82b
を、式(9)を用いて求める。
【0026】 θ=cos-1・184/2・116=37.5(度) …(31) 図7の338bで、パッドの角の切除角度83bを、式
(10)を用いて求める。
【0027】 α=90+37.5=127.5(度) …(32) 図7の339bで、適用するy方向のパッド中心間隔5
8dを、式(11)を用いて求める。
【0028】 Py =sin37.5(度)×116=70.6(μm)…(33) 図5の34で、着目するパッド列数mを1減算し、パッ
ド列数m=1とし、図5の35で、分岐条件m=1の
為、図5の4へ移行し、図5の4で、第3列から第1列
までの起点となるパッドの中心点より、x方向に、適用
すべきx方向のパッドの中心間隔57で順次配置する。
【0029】以上説明したように、パッド列数n=4以
上の場合にも、同等の処理を繰り返す。従来例の最適値
を求めることにより、パッド配置領域62を小さく出来
るが、式(29)より第3列−第2列間のy方向の距離
58cは118.5(μm)、式(33)より第2列−
第1列間のy方向の距離58dは70.6(μm)であ
り、第3列−第2列間と、第2列−第1列間とで、4
7.9(μm)も差が出てしまう。
【0030】
【発明が解決しようとする課題】第1の問題点は、従来
技術の規則性で3列の千鳥状にパッドを配置する場合、
y方向のパッド占有領域が第2列−第1列間と比べ、第
3列−第2列間が大きく広がってしまう。その理由は、
図10に示すように、第1列のパッドと入出力バッファ
を接続する配線を、第3列−第2列のパッド間に通さな
ければならないが、第3列のパッドと隣接する一方の第
2列のパッド間に配線を通した場合、第3列のパッドと
隣接する他方の第2列のパッド間には配線を通す必要が
なく、更に、奇数列、偶数列で、それぞれx方向のパッ
ド配置位置が同じ為、第3列のパッドと隣接する他方の
第2列のパッドを、更に接近させることが可能であるか
らである。
【0031】第2の問題点は、第1列のパッドと隣接す
る第2列のパッドとにおいてあい対するパッドの角の部
分を任意の角度で傾斜状に切除するが、パッドの角の切
除角度により第1列と第2列の距離があまり縮小出来な
い、つまり効果が減少する。その理由は、パッド占有領
域を最小にするには、パッド形状だけでなく、切除する
角度、パッドの配置位置、つまり各パッド相互間の距離
及び角度を定めなければならないからである。
【0032】本発明の目的は、パッド占有領域が小さ
く、パッド占有領域の最小値及びそのパッド配置位置を
求めることができる半導体チップのボンディングパッド
配置構成及びその最適化方法を提供することにある。
【0033】
【課題を解決するための手段】本発明の半導体チップの
ボンディングパッド配置構成及びその最適化方法は、半
導体チップのパッド設計基準よりパッド配置に関する制
限値と、半導体チップの製品条件よりデバイスに関する
設定値を格納する第1の工程(図1の1)と、半導体チ
ップ内のパッド配置領域に設定値より指定されるパッド
数を配置可能とするように、パッド列数と、1列当たり
に配置可能な最大パッド数及び隣り合うパッドとのパッ
ドの中心間隔を求める第2の工程(図1の2)と、パッ
ド列数の第1列から第n列(nは性の整数)の任意のパ
ッド列に起点となる起点パッド位置を決め、第m列(m
はn<m<1)のパッドと隣接する第m−1列のパッド
とにおいてあい対するパッドの角の切除角度を求める第
3の工程(図1の3a)と、パッド配置領域に第n列か
ら第1列までの各列に1列当たり配置可能な最大パッド
数をパッド中心間隔で順次パッドを配置する第4の工程
(図1の4)とを有することを特徴とする。
【0034】本発明によれば、第1の工程で、半導体チ
ップのパッド設計基準よりパッド配置に関する制限値
と、半導体チップの製品条件よりデバイスに関する設定
値を格納し、第2の工程で、半導体チップ内のパッド配
置領域に設定値より指定されるパッド数を配置可能とす
るように、パッドの列数と、1列当たりに配置可能な最
大パッド数及び隣り合うパッドとのパッドの中心間隔を
求め、第3の工程において、第1の手順で、第m列の起
点となるパッドの中心点から隣接する第m−1列の一方
のパッド中心点との距離を求め、第2の手順で、第m列
の起点となるパッドの中心点から隣接する第m−1列の
他方のパッド中心点との距離を求め、第3の手順で、第
m−1列の一方のパッドと他方のパッドの中心点を結ぶ
線分に、第m列の起点となるパッドの中心点から垂線を
引き交点を求め、一方のパッド中心点または他方のパッ
ド中心点から交点までの距離を求め、第4の手順で、第
m−1列の一方のパッドと他方のパッドの中心点を結ぶ
線分に、第1の手順で求めた距離の線分とが形成する角
度を求め、第5の手順で、第m−1列の一方のパッドと
他方のパッドの中心点を結ぶ線分に、第2の手順で求め
た距離の線分とが形成する角度を求め、第6の手順で、
第4の手順と第5の手順で求めた角度から、第m列のパ
ッドと第m−1列のパッドとのあい対するパッドの角の
切除角度を求め、第4の工程で、パッド配置領域に第n
から第1列までの各列に1列当たり配置可能な最大パッ
ド数を、第2の工程で求めたパッド中心間隔で順次パッ
ドを配置する。
【0035】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【0036】図1は本発明の実施の形態の半導体チップ
のボンディングパッド配置構成の最適化方法を説明する
フローチャート、図2は図1の33aのフローチャー
ト、図3は図1のフローチャートを適用したパッド2列
の千鳥状に配置されたパッドの平面図、図4は図1のフ
ローチャートを適用したパッド3列の千鳥状に配置され
たパッドの平面図である。
【0037】図1のフローチャートに示す第1の工程
(図1の1)、第2の工程(図1の2)は、従来技術と
同様である。第3の工程(図1の3a)は、第2の工程
で求めたパッド列数nの第n列から第1列までの起点と
なるパッド配置位置と、第m列のパッドと第m−1列の
パッドとのあい対するパッドの角の切除角度を求める。
第4の工程(図1の4)は、第2の工程で求めたパッド
の中心間隔で、第n列から第1列までの起点となるパッ
ド配置位置より順次パッド配置する。図2は、図1の3
3aの第3の工程の具体的内容であり、第m列の起点と
なるパッドの中心点から隣接する第m−1列の一方のパ
ッドの中心点との距離を求める第1の手順と、第m列の
起点となるパッドの中心点から隣接する第m−1列の他
方のパッドの中心点との距離を求める第2の手順と、第
m−1列の一方のパッドと他方のパッドの中心点を結ぶ
線分に、第m列の起点となるパッドの中心点から垂線を
引き交点を求め、一方のパッドの中心点または他方のパ
ッドの中心点から交点までの距離を求める第3の手順
と、第m−1列の一方のパッドと他方のパッドの中心点
を結ぶ線分に、第1の手順で求めた距離の線分とが形成
する角度を求める第4の手順と、第m−1列の一方のパ
ッドと他方のパッドの中心点を結ぶ線分に、第2の手順
で求めた距離の線分とが形成する角度を求める第5の手
順と、第4の手順と第5の手順で求めた角度から、第m
列のパッドと第m−1列のパッドとのあい対するパッド
の角の切除角度を求める第6の手順が記載されている。
パッドの角の切除角度で示される、パッドの角の切除線
分は、第1の手順及び第2の手順で求めた、第m列と第
m−1列のパッドの中心点の距離の線分と、パッド内接
円との交点を節点とする、パッド内接円の接線である。
【0038】式(1)から式(6)、及び、後述する式
(34)から式(42)で用いている変数名は、図1,
図2,図3,図4,図6を参照して説明する。rpは最
小パ半径51、dppは最小パッド辺間隔52、dphは最
小パッド辺−配線間隔53、dhhは最小配線間隔54、
h は最小配線幅55、Px0は同列の最小パッドの中心
間隔、Px は適用するx方向のパッドの中心間隔57、
y は適用するy方向のパッドの中心間隔58a、58
b、nは適用するパッド列数、Uは配置する総パッド
数、mは着目するパッド列数、Wx はx方向のパッド配
置領域幅62、Pxy2 は配線を挟む第m列と第m−1列
とのパッドの中心間隔71a、71b、Pxy1 は配線を
挟まない第m列と第m−1列とのパッドの中心間隔72
a、72bΔPx は配線を挟まない第m列と第m−1列
のx方向のパッドの中心間隔73a、73b、θ1はx
方向とPxy1 が形成する角度74a、74b、θ2はx
方向とPxy2 が形成する角度75a、75b、α1はP
xy1 と交差するパッドの角の切除角度76a、76b、
α2はPxy2 と交差するパッドの角の切除角度77a、
77bを示している。
【0039】式(34)から式(42)は、図2のフロ
ー各機能を表現した物であり、式(34)は図2の33
2a、式(35)は図2の333a、式(36)は図2
の334a、式(37)は図2の335a、式(38)
は図2の336a、式(39)は図2の337a、式
(40)及び式(41)は図2の338a、式(42)
は図2の339aに対応している。
【0040】 Pxy2 (n≧3)=rp×2+Wh ×(n−2)+ dhh×(n−3)+dph×2 …(34) Pxy2 (n=2)=rp×2+dpp …(35) Pxy1 (n≧2)=rp×2+dpp …(36)
【0041】
【0042】 α2 =90(度)+θ2 …(40) α1 =90(度)+θ1 …(41) Py =sinθ1 ×Pxy1 =sinθ2 ×Pxy2 …(42) 本発明の第1の実施の形態について、パッド列数n=2
について図1,図2を参照し、具体的数値を設定して説
明する。図1の1で、設計基準より制限値及び製品条件
より設定値を格納し、図1の2で、適用するx方向のパ
ッドの中心間隔57、適用するパッド列数の求めかた
は、従来技術のパッド列数n=2の説明と同じである。
図1の31で、分岐条件のパッド列数n=2の為、図1
の32へ移行し、着目するパッド列数m=2に設定す
る。図1の33aから図2を参照する。図2の331
で、分岐条件はm=2の為、図2の333aで、配線を
挟まない第2列と第1列とのパッド中心間隔71bを、
式(35)を用いて求める。
【0043】 Pxy2 =48×2+20=116(μm) …(43) 図2の334aで、配線を挟まない第2列と第1列との
パッド中心間隔72bを、式(36)を用いて求める。
【0044】 Pxy1 =48×2+20=116(μm) …(44) 図2の335aで、図2の334aで求めた、Pxy1
配線を挟まない第2列と第1列のx方向のパッド中心間
隔73bを、式(37)を用いて求める。
【0045】
【0046】図2の336aで、x方向とPxy2 が形成
する角度74b、図2の337aで、x方向とPxy1
形成する角度75bを、それぞれ式(38)、式(3
9)を用いて求める。
【0047】 θ2=cos-1(150−75.0)/116 =49.7 …(46) θ1=cos-175.0/116=49.7 …(47) 図2の338aで、パッド中心間隔Pxy2 と交差するパ
ッドの角の切除角度76b、パッド中心間隔Pxy2 と交
差するパッドの角の切除角度77bを、それぞれ、式
(40)、式(41)を用いて求める。
【0048】 α2=90+49.7=139.7(度) …(48) α1=90+49.7=139.7(度) …(49) 図2の339aで、適用するy方向パッド中心間隔58
bを、式(42)を用いて求める。
【0049】 Py =sin49.7(度)×116=88.5(μm)…(50) 図1の34で、着目するパッド列数mを1減算し、パッ
ド列数m=1とし、図1の35で、分岐条件m=1の
為、図1の4へ移行し、図1の4で、第2列から第1列
までの起点となるパッドの中心点より、x方向に、適用
すべきx方向のパッド中心間隔57で順次配置する。
【0050】本発明の第2の実施の形態は、パッド列数
n=3について図1,図2を参照し、具体的数値を設定
して説明する。図1の1で、設計基準より制限値及び製
品条件より設定値を入手、図1の2で、適用するx方向
のパッドの中心間隔57、適用するパッド列数の求めか
たは、従来技術のパッド列数n=3の説明と同じであ
る。図1の31で、分岐条件のパッド列数n=3の為、
図1の32へ移行し、着目するパッド列数m=3に設定
する。図1の33aから図2を参照する。図2の331
で、分岐条件m=3の為、図2の332aで、図4に示
す配線を挟む第3列と第2列とのパッドの中心間隔71
aを、式(34)を用いて求める。
【0051】 Pxy2 =48×2+24×(3−2) +10×(3−3)+15×2 =150(μm) …(51) 図2の334aで、配線を挟まない第3列と第2列との
パッド中心間隔72aを、式(36)を用いて求める。
【0052】 Pxy1 =48×2+20=116(μm) …(52) 図2の335aで、図2の334aで求めた、Pxy1
配線を挟まない第3列と第2列のx方向のパッドの中心
間隔73aを、式(37)を用いて求める。
【0053】
【0054】図2の336aで、x方向とPxy2 が形成
する角度74a、図2の337aで、x方向とPxy1 が
形成する角度75aを、それぞれ、式(38)、式(3
9)を用いて求める。
【0055】 θ2=cos-1(184−67.4)/150 =39.0(度) …(54) θ1=cos-167.4/116=54.5(度) …(55) 図2の338aで、パッドの中心間隔Pxy2 と交差する
パッドの角の切除角度76a、パッド中心間隔Pxy1
交差するパッドの角の切除角度77aを、それぞれ、式
(40)、式(41)を用いて求める。
【0056】 α2=90+39.0=129.0(度) …(56) α1=90+54.5=144.5(度) …(57) 図2の339aで、適用するy方向のパッドの中心間隔
58aを、式(42)を用いて求める。
【0057】 Py =sin54.5(度)×116 =sin39.0(度)×150 =94.4(μm) …(58) 図1の34で、着目するパッド列数mを1減算し、パッ
ド列数m=2とし、図1の35で、分岐条件m=2の
為、図1の33aへ移行し、図2を参照する。図2の3
31で、分岐条件はm=2の為、図2の333aで、配
線を挟まない第2列と第1列とのパッドの中心間隔71
bを、式(35)を用いて求める。
【0058】 Pxy2 =48×2+20=116(μm) …(59) 図2の334aで、配線を挟まない第2列と第1列との
パッドの中心間隔72bを、式(36)を用いて求め
る。
【0059】 Pxy1 =48×2+20=116(μm) …(60) 図2の335aで、図2の334aで求めた、Pxy1
配線を挟まない第2列と第1列のx方向のパッドの中心
間隔73bを、式(37)を用いて求める。
【0060】
【0061】図2の336aで、x方向とPxy2 が形成
する角度74b、図2の337aで、x方向とPxy1
形成する角度75bを、それぞれ、式(38)、式(3
9)を用いて求める。
【0062】 θ2=cos-1(184−92.0)/116 =37.5(度) …(62) θ1=cos-192.0/116=37.5(度) …(63) 図2の338aで、パッドの中心間隔Pxy2 と交差する
パッドの角の切除角度76b、パッド中心間隔Pxy1
交差するパッドの角の切除角度77bを、それぞれ、式
(40)、式(41)を用いて求める。
【0063】 α2 =90+37.5=127.5(度) …(64) α1 =90+37.5=127.5(度) …(65) 図2の339aで、適用するy方向のパッドの中心間隔
58bを、式(42)を用いて求める。
【0064】 Py =sin37.5(度)×116=70.6(μm)…(66) 図1の34で、着目するパッド列数mを1源算し、パッ
ド列数m=1とし、図1の35で、分岐条件m=1の
為、図1の4へ移行し、図1の4で、第3列から第1列
までの起点となるパッド中心点より、x方向に、適用す
べきx方向のパッド中心間隔57で順次配置する。式
(58)より第3列−第2列間のy方向の距離58aは
94.4(μm)、式(66)より第2列−第1列間の
y方向の距離58bは70.6(μm)であり、従来例
で47.9(μm)の差が23.8(μm)まで小さく
なり、また、式(33)と式(66)の結果は同じであ
るが、第3列−第2列間以上の列間において効果があ
る。以上説明したように、パッド列数n=4以上の場合
にも、同等の処理を繰り返すことで、パッド位置領域を
最小とする、パッド配置位置を求めることが出来る。
【0065】
【発明の効果】第1の効果は、パッド占有領域が従来例
より小さく出来、特に第3列−第2列間以上の列間にお
いて顕著である。その理由は、奇数列、偶数列、それぞ
れx方向のパッド配置位置を同一とせずに、パッドと入
出力バッファを接続する配線を通さない第n列のパッド
と隣接する第n−1列のパッド間を、設計基準で許容さ
れるパッドの中心間隔まで接近させる為である。
【0066】第2の効果は、パッド占有領域の最小値及
びそのパッド配置位置を求めることが出来る。その理由
は、パッド列数、パッドの角の切除角度、隣接するパッ
ド相互の中心間隔、をパッド列毎に設定し、第n列と隣
接する第n−1列のパッド中心点を結ぶ線分のx方向に
対する角度を、パッド列間毎に設定する為である。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体チップのボンディ
ングパッド配置構成の最適化方法を説明するフローチャ
ートである。
【図2】図1の33aのフローチャートである。
【図3】図1のフローチャートを適用したパッド2列の
千鳥状に配置されたパッドの平面図である。
【図4】図1のフローチャートを適用したパッド3列の
千鳥状に配置されたパッドの平面図である。
【図5】従来の半導体チップのボンディングパッド配置
構成の最適化方法の一例を説明するフローチャートであ
る。
【図6】図1及び図5の2のフローチャートである。
【図7】図5の33bのフローチャートである。
【図8】従来のパッド2列の千鳥状に配置されたパッド
の平面図である。
【図9】従来の入出力バッファの列幅に納まらなくなっ
たパッド2列の千鳥状配置のパッドの平面図である。
【図10】従来のパッド3列の千鳥状に配置されたパッ
ドの平面図である。
【符号の説明】
1 第1の工程 2 第2の工程 3a 第3の工程 3b 従来の第3の工程 4 第4の工程 332a,333a 第1の手順 334a 第2の手順 335a 第3の手順 336a 第4の手順 337a 第5の手順 338a 第6の手順 332b,333b 第21の手順 336b 第22の手順 338b 第23の手順 51 最小パッド半径rp 52 最小パッド辺間隔dph 53 最小パッド辺−配線間隔 54 最小配線間隔 55 最小配線幅 57 適用するx方向のパッドの中心間隔 58a,58b 第3列−第2列間,第2列−第1列
間の適用するy方向のパッドの中心間隔 58c,58d 従来の第3列−第2列間,第2列−
第1列間の適用するy方向のパッドの中心間隔 61 入出力バッファ 62 x方向のパッド配置領域幅 63 パッド 64 入出力バッファとパッドを接続する配線 71a,71b 配線を挟む第3列と第2列,第2列
の第1列とのパッドの中心間隔 72a,72b 配線を挟まない第3列と第2列,第
2列と第1列とのパッドの中心間隔 73a,73b 配線を挟まない第3列と第2列,第
2列と第1列のx方向のパッドの中心間隔 74a,74b x方向と配線を挟む第3列と第2
列,第2列と第1列とのパッド中心間隔71aの線分と
が形成する角度 75a,75b x方向と配線を挟まない第3列と第
2列とのパッドの中心間隔72a,72bの線分とが形
成する角度 76a 配線を挟む第3列と第2列とのパッドの中心
間隔71aの線分と交差するパッドの角の切除角度 76b 配線を挟まない第2列と第1列とのパッド中
心間隔bの線分と交差するパッドの角の切除角度 77a 配線を挟まない第3列と第2列とのパッドの
中心間隔72bの線分と交差するパッドの角の切除角度 81a 第3列と第2列,第2列と第1列とのパッド
の中心間隔の線分とが形成する角度 83a,83b 第3列と第2列,第2列と第1列の
隣接するパッドの角の切除角度
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−340017(JP,A) 特開 平8−172109(JP,A) 特開 昭63−252434(JP,A) 特開 平7−22460(JP,A) 特開 平5−308137(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 301

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップのボンディングパッド(以
    下、パッドと記す)設計基準よりパッド配置に関する制
    限値と、前記半導体チップの製品条件よりデバイスに関
    する設定値を格納する第1の工程と、前記半導体チップ
    内のパッド配置領域に前記設定値より指定されるパッド
    数を配置可能とするように、パッド列数と、1列当たり
    に配置可能な最大パッド数及び隣り合うパッドとのパッ
    ドの中心間隔を求める第2の工程と、前パッド列数の第
    1列から第n列(nは正の整数)の任意のパッド列に起
    点となる起点パッド位置を決め、第m列(mはn<m<
    1)の起点となるパッドの中心点から隣接する第m−1
    列のパッドとにおいてあい対する前記パッドの角の切除
    角度を求める第3の工程と、前記パッド配置領域に前記
    第n列から前記第1列までの各列に前記1列当り配置可
    能な最大パッド数を前記パッドの中心間隔で順次パッド
    を配置する第4の工程とを有することを特徴とする半導
    体チップのボンディングパッド配置の最適化方法。
  2. 【請求項2】 前記第3の工程は、第m列の起点となる
    パッドの中心点から隣接する前記第m−1列の一方のパ
    ッドの中心点との距離を求める第1の手順と、前記第m
    列の起点となるパッドの中心点から隣接する前記第m−
    1列の他方のパッドの中心点との距離を求める第2の手
    段と、前記m−1列の前記一方のパッドの中心点と前記
    他方のパッドの中心点を結ぶ線分に、前記第m列の起点
    となるパッドの中心点から垂線を引き交点を求め、前記
    一方のパッドの中心点または前記他方のパッドの中心点
    から前記交点までの距離を求める第3の手順と、前記第
    m−1列の前記一方のパッドの中心点と前記他方のパッ
    ドの中心点を結ぶ線分に、前記第1の手順で求めた距離
    の線分が形成する角度を求める第4の手順と、前記第m
    −1列の前記一方のパッドの中心点と前記他方のパッド
    の中心点を結ぶ線分に、前記第2の手順で求めた距離の
    線分とが形成する角度を求める第5の手順と、前記第4
    の手順と前記第5の手順で求めた角度から前記第m列の
    パッドと前記第m−1列のパッドとのあい対するパッド
    の角の切除角度を求める第6の手順とを有することを特
    徴とする請求項1記載の半導体チップのボンディングパ
    ッド配置の最適化方法。
  3. 【請求項3】 前記第m列の起点となるパッドの中心点
    から隣接する第m−1列の一方のパッドの中心点との距
    離と、前記第m列の起点となるパッドの中心点から隣接
    する前記m−列の他方のパッドの距離が請求項2により
    求められた懲以内であることを特徴とする半導体チップ
    のボンディングパッドの配置構造。
  4. 【請求項4】 前記m列の起点となるパッドと隣接する
    第m−1列のパッドとの間に通すパッド引き出し配線
    (以下、配線と記す)は、請求項1により求められたパ
    ッドの角の切除角度と平行に配線されていることを特徴
    とする半導体チップのボンディングパッド配置構造。
  5. 【請求項5】 前記パッド列数の第1列から第n列の全
    パッドは、前記請求項1により求められパッドの角の切
    除角度で切除されたパッド形状であることを特徴とする
    半導体チップのボンディングパッド配置構造。
  6. 【請求項6】 前記請求項1により求められたパッドの
    形状がこのパッドの角の切除角度により各パッドの内接
    円の接線で切除されたパッド形状であることを特徴とす
    る半導体チップのボンディングパッドの配置構造。
JP8228929A 1996-08-29 1996-08-29 半導体チップのボンディングパッド配置構成及びその最適化方法 Expired - Lifetime JP2781787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8228929A JP2781787B2 (ja) 1996-08-29 1996-08-29 半導体チップのボンディングパッド配置構成及びその最適化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8228929A JP2781787B2 (ja) 1996-08-29 1996-08-29 半導体チップのボンディングパッド配置構成及びその最適化方法

Publications (2)

Publication Number Publication Date
JPH1074790A JPH1074790A (ja) 1998-03-17
JP2781787B2 true JP2781787B2 (ja) 1998-07-30

Family

ID=16884077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228929A Expired - Lifetime JP2781787B2 (ja) 1996-08-29 1996-08-29 半導体チップのボンディングパッド配置構成及びその最適化方法

Country Status (1)

Country Link
JP (1) JP2781787B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170844A (ja) 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
JP5027605B2 (ja) 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
JP6118652B2 (ja) 2013-02-22 2017-04-19 ルネサスエレクトロニクス株式会社 半導体チップ及び半導体装置
JP2015088576A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6266185B2 (ja) 2015-10-01 2018-01-24 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
CN111988906B (zh) * 2019-05-22 2022-04-29 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板
US20230217591A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages

Also Published As

Publication number Publication date
JPH1074790A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2781787B2 (ja) 半導体チップのボンディングパッド配置構成及びその最適化方法
EP0298275B1 (en) Pattern splicing system and method for scanning of electron beam system
US5138437A (en) Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner
US5659189A (en) Layout configuration for an integrated circuit gate array
JPS6348430B2 (ja)
JPS61292341A (ja) 半導体集積回路
US6040583A (en) Electron beam exposure method using a moving stage
JPH0812757B2 (ja) 半導体メモリ装置のワードラインドライバの配置方法
JP6997324B2 (ja) 半導体メモリに対するセンス線アーキテクチャのための装置及び方法
US5859448A (en) Alternative silicon chip geometries for integrated circuits
JP3336416B2 (ja) 半導体集積回路設計における配線方法
US6074430A (en) Automatic cell placing method
KR910007900B1 (ko) 반도체 집적회로장치
JPS63108746A (ja) プログラマブルロジツクアレイ
JP3289999B2 (ja) 半導体集積回路
JPS59182540A (ja) 半導体装置における配線パタ−ンの設計方法
US5917206A (en) Gate array system in which functional blocks are connected by fixed wiring
US4888299A (en) Routing among field effect transistors
JPH0210822A (ja) 電子ビーム描画方法
JPS59197151A (ja) 半導体集積回路装置
JP3455085B2 (ja) セル自動配置方法
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JPH05343653A (ja) 半導体集積回路装置及びその配線方法
JPH02278829A (ja) 半導体装置の配線方法
JPH03194950A (ja) チャネル配線装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414