JP2778977B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2778977B2 JP2778977B2 JP1061559A JP6155989A JP2778977B2 JP 2778977 B2 JP2778977 B2 JP 2778977B2 JP 1061559 A JP1061559 A JP 1061559A JP 6155989 A JP6155989 A JP 6155989A JP 2778977 B2 JP2778977 B2 JP 2778977B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- functional block
- direction conductive
- conductive lines
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 37
- 230000006870 function Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000002739 metals Chemical class 0.000 description 7
- 230000010365 information processing Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/60—Peripheral circuit regions
- H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体基板上に形成される半導体装置及び
その製造方法に関し、特に、情報の処理を行う素子と記
憶を行う素子とが同一基板上に形成される半導体装置及
びその製造方法に関する。
その製造方法に関し、特に、情報の処理を行う素子と記
憶を行う素子とが同一基板上に形成される半導体装置及
びその製造方法に関する。
(従来の技術) 近年の半導体技術の進歩に伴い、非常に多くの機能を
同一基板上に盛り込んだ半導体装置が実現されるように
なっている。例えば、半導体基板の内部に、論理演算、
データ制御などを行うCPU(Central Processing Unit)
と、オペレーティングシステム(OS)などの固定データ
を記憶しているROM(Read Only Memory)、一時的にデ
ータを記憶するRAM(Random Access Memory)などをも
つ半導体装置が実現されており、計算機としてのほとん
どの機能が1チップの装置で達成されている。その結
果、非常に小型で情報処理能力にすぐれた装置が実現さ
れ、ICカードなどへの応用が広がっている。
同一基板上に盛り込んだ半導体装置が実現されるように
なっている。例えば、半導体基板の内部に、論理演算、
データ制御などを行うCPU(Central Processing Unit)
と、オペレーティングシステム(OS)などの固定データ
を記憶しているROM(Read Only Memory)、一時的にデ
ータを記憶するRAM(Random Access Memory)などをも
つ半導体装置が実現されており、計算機としてのほとん
どの機能が1チップの装置で達成されている。その結
果、非常に小型で情報処理能力にすぐれた装置が実現さ
れ、ICカードなどへの応用が広がっている。
(発明が解決しようとする課題) 上記装置においては、メモリ部分の大容量化や論理回
路部分の大規模化等によって、より高機能化されること
が望まれている。情報化社会の進展に伴い、より多くの
情報を、より早く処理する装置が必要だからである。そ
のような要求を満たすためには、より多くの素子を同一
基板上に集積形成する必要があるが、そのためには、個
々の素子をより微細化しなくてはならない。それができ
ない場合には、チップ面積の増大化を招くだけではな
く、製造技術上多くの問題が発生し、装置を安価で大量
に製造することが難しくなる。
路部分の大規模化等によって、より高機能化されること
が望まれている。情報化社会の進展に伴い、より多くの
情報を、より早く処理する装置が必要だからである。そ
のような要求を満たすためには、より多くの素子を同一
基板上に集積形成する必要があるが、そのためには、個
々の素子をより微細化しなくてはならない。それができ
ない場合には、チップ面積の増大化を招くだけではな
く、製造技術上多くの問題が発生し、装置を安価で大量
に製造することが難しくなる。
一方、素子の微細化を進める上では、加工寸法の正確
な制御を達成しなくてはならないこと、微細化に伴って
生じる信頼性低下に対する対策を行う必要があることな
ど、製造技術上の困難が伴う。本発明は、上記の問題点
に鑑みてなされたもので、その目的は、大容量の記憶能
力との高機能の情報処理能力とを併せ持つ半導体装置を
同一基板上に集積形成し、かつ、素子の無理な微細化を
必要とせずチップ面積も増大する事のない、半導体装置
を実現することにある。
な制御を達成しなくてはならないこと、微細化に伴って
生じる信頼性低下に対する対策を行う必要があることな
ど、製造技術上の困難が伴う。本発明は、上記の問題点
に鑑みてなされたもので、その目的は、大容量の記憶能
力との高機能の情報処理能力とを併せ持つ半導体装置を
同一基板上に集積形成し、かつ、素子の無理な微細化を
必要とせずチップ面積も増大する事のない、半導体装置
を実現することにある。
(課題を解決するための手段) 本発明の第1の装置は、半導体基板上に、論理演算及
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置であって、 前記第1の機能ブロックは前記半導体基板上に直接的
に形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分は前記半導体基板上に直接的に
形成されており、 前記第1の機能ブロック及び前記トランジスタ部分
は、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向導電線のみからなるメモリセルアレイ
は、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されており、 前記トランジスタ部分と前記メモリセルアレイとはこ
の半導体装置の厚さ方向に最短の距離で電気的に接続可
能なるように、前記デコーダ及び周辺回路等のトランジ
スタ部分は、2つの辺を有するほぼL字型のものとして
構成されており、前記2つの辺のそれぞれは、前記メモ
リセルアレイの隣り合う2辺のやや外側の下方に位置し
ており、前記メモリセルアレイの2つの辺に対向してい
るものとして構成される。
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置であって、 前記第1の機能ブロックは前記半導体基板上に直接的
に形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分は前記半導体基板上に直接的に
形成されており、 前記第1の機能ブロック及び前記トランジスタ部分
は、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向導電線のみからなるメモリセルアレイ
は、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されており、 前記トランジスタ部分と前記メモリセルアレイとはこ
の半導体装置の厚さ方向に最短の距離で電気的に接続可
能なるように、前記デコーダ及び周辺回路等のトランジ
スタ部分は、2つの辺を有するほぼL字型のものとして
構成されており、前記2つの辺のそれぞれは、前記メモ
リセルアレイの隣り合う2辺のやや外側の下方に位置し
ており、前記メモリセルアレイの2つの辺に対向してい
るものとして構成される。
本発明の第2の装置は、半導体基板上に、論理演算及
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置であって、 前記第1の機能ブロックは前記半導体基板上に直接的
に形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分は前記半導体基板上に直接的に
形成されており、 前記第1の機能ブロック及び前記トランジスタ部分
は、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向導電線のみからなるメモリセルアレイ
は、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されているものとして構成される。
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置であって、 前記第1の機能ブロックは前記半導体基板上に直接的
に形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分は前記半導体基板上に直接的に
形成されており、 前記第1の機能ブロック及び前記トランジスタ部分
は、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向導電線のみからなるメモリセルアレイ
は、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されているものとして構成される。
本発明の第1の方法は、半導体基板上に、論理演算及
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置の製造方法であって、 前記第1の機能ブロックを前記半導体基板上に直接的
に形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分を前記半導体基板上に直接的に
形成し、 前記第1の機能ブロック及び前記トランジスタ部分
を、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向の導電線のみからなるメモリセルアレイ
を、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且
つ、互いに絶縁膜を介して形成された、前記デコーダに
よって選択される前記複数のX方向導電線と、前記デコ
ーダによって選択される前記複数のY方向導電線とを有
するものとし、前記X方向導電線と前記Y方向導電線と
は、XY平面にほぼ垂直方向から見て互いに交叉している
部分のうちの任意のものにおいて、前記予め記憶される
べき情報に応じて接続し、 前記トランジスタ部分と前記メモリセルアレイとはこ
の半導体装置の厚さ方向に最短の距離で電気的に接続可
能なるように、前記デコーダ及び周辺回路等のトランジ
スタ部分を、2つの辺を有するほぼL字型のものとして
構成し、前記2つの辺のそれぞれを、前記メモリセルア
レイの隣り合う2辺のやや外側の下方に位置させ、前記
メモリセルアレイの2つの辺に対向させているものとし
て構成される。
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置の製造方法であって、 前記第1の機能ブロックを前記半導体基板上に直接的
に形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分を前記半導体基板上に直接的に
形成し、 前記第1の機能ブロック及び前記トランジスタ部分
を、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向の導電線のみからなるメモリセルアレイ
を、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且
つ、互いに絶縁膜を介して形成された、前記デコーダに
よって選択される前記複数のX方向導電線と、前記デコ
ーダによって選択される前記複数のY方向導電線とを有
するものとし、前記X方向導電線と前記Y方向導電線と
は、XY平面にほぼ垂直方向から見て互いに交叉している
部分のうちの任意のものにおいて、前記予め記憶される
べき情報に応じて接続し、 前記トランジスタ部分と前記メモリセルアレイとはこ
の半導体装置の厚さ方向に最短の距離で電気的に接続可
能なるように、前記デコーダ及び周辺回路等のトランジ
スタ部分を、2つの辺を有するほぼL字型のものとして
構成し、前記2つの辺のそれぞれを、前記メモリセルア
レイの隣り合う2辺のやや外側の下方に位置させ、前記
メモリセルアレイの2つの辺に対向させているものとし
て構成される。
本発明の第2の方法は、半導体基板上に、論理演算及
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置の製造方法であって、 前記第1の機能ブロックを前記半導体基板上に直接的
に形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分を前記半導体基板上に直接的に
形成し、 前記第1の機能ブロック及び前記トランジスタ部分
を、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向の導電線のみからなるメモリセルアレイ
を、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且
つ、互いに絶縁膜を介して形成された、前記デコーダに
よって選択される前記複数のX方向導電線と、前記デコ
ーダによって選択される前記複数のY方向導電線とを有
するものとし、前記X方向導電線と前記Y方向導電線と
は、XY平面にほぼ垂直方向から見て互いに交叉している
部分のうちの任意のものにおいて、前記予め記憶される
べき情報に応じて接続するものとして構成される。
びデータ制御などのデータ処理を行う第1の機能ブロッ
クと、そのデータ処理に際して必要とされる情報を予め
記憶するための第2の機能ブロックとを有する半導体装
置の製造方法であって、 前記第1の機能ブロックを前記半導体基板上に直接的
に形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回
路等のトランジスタ部分を前記半導体基板上に直接的に
形成し、 前記第1の機能ブロック及び前記トランジスタ部分
を、前記半導体基板の材料としてのシリコン層を自己の
構成要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線
と複数のY方向の導電線のみからなるメモリセルアレイ
を、前記半導体基板上に直接的に形成された前記トラン
ジスタ部分及び前記第1の機能ブロックの上方に、前記
半導体基板分離用の絶縁膜を介して、前記半導体基板か
ら切り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且
つ、互いに絶縁膜を介して形成された、前記デコーダに
よって選択される前記複数のX方向導電線と、前記デコ
ーダによって選択される前記複数のY方向導電線とを有
するものとし、前記X方向導電線と前記Y方向導電線と
は、XY平面にほぼ垂直方向から見て互いに交叉している
部分のうちの任意のものにおいて、前記予め記憶される
べき情報に応じて接続するものとして構成される。
本発明の第3の方法は、半導体基板に対して構成され
た、 論理演算及びデータ制御などのデータ処理を行う前記
半導体基板の材料としてのシリコン層を自己の構成要素
の一部として構成されているトランジスタを有する第1
の機能ブロックと、 そのデータ処理に際して必要とされる情報を予め記憶
するための、デコーダ及び周辺回路等の前記半導体基板
の材料としてのシリコン層を自己の構成要素の一部とし
て構成されているトランジスタ部分と、複数のX方向導
電線と複数のY方向導電線のみからなるメモリセルアレ
イと、を備える第2の機能ブロックと、 を有する半導体装置の製造方法であって、 前記半導体基板上に、直接的に、前記第1の機能ブロ
ックと前記トランジスタ部分とを下側層として構成する
工程と、 前記下側層の上に分離用の第1絶縁膜を形成する工程
と、 前記第1絶縁膜の上に、この第1絶縁膜によって前記
半導体基板から切り離された状態に、前記メモリセルア
レイを、前記デコーダによって選択されるそれぞれ第2
絶縁膜によって上下に絶縁された前記複数のX方向及び
Y方向導線を、XY平面にほぼ垂直方向から見て互いに交
叉しかつ交叉する部分のうちの任意のものが前記予め記
憶されるべき情報に応じて接続されたものとして、形成
する工程と、を備えるものとして構成されている。
た、 論理演算及びデータ制御などのデータ処理を行う前記
半導体基板の材料としてのシリコン層を自己の構成要素
の一部として構成されているトランジスタを有する第1
の機能ブロックと、 そのデータ処理に際して必要とされる情報を予め記憶
するための、デコーダ及び周辺回路等の前記半導体基板
の材料としてのシリコン層を自己の構成要素の一部とし
て構成されているトランジスタ部分と、複数のX方向導
電線と複数のY方向導電線のみからなるメモリセルアレ
イと、を備える第2の機能ブロックと、 を有する半導体装置の製造方法であって、 前記半導体基板上に、直接的に、前記第1の機能ブロ
ックと前記トランジスタ部分とを下側層として構成する
工程と、 前記下側層の上に分離用の第1絶縁膜を形成する工程
と、 前記第1絶縁膜の上に、この第1絶縁膜によって前記
半導体基板から切り離された状態に、前記メモリセルア
レイを、前記デコーダによって選択されるそれぞれ第2
絶縁膜によって上下に絶縁された前記複数のX方向及び
Y方向導線を、XY平面にほぼ垂直方向から見て互いに交
叉しかつ交叉する部分のうちの任意のものが前記予め記
憶されるべき情報に応じて接続されたものとして、形成
する工程と、を備えるものとして構成されている。
(作 用) 論理演算やデータ制御などのデータ処理を行う第1の
機能ブロックと、そのデータ処理に際して必要とされる
各種の情報の記憶を行う第2の機能ブロックのうちのメ
モリセルアレイとが、同一の半導体基板に上下に積層さ
れた状態に設けられる。よって、第1及び第2の機能ブ
ロックの全てが同一平面上に設けられる場合に比して、
装置全体が小形化される。さらに、上下の積層に当り、
下層にはトランジスタを作るものの、上層には作らない
ようにしてあるため、上層を作るプロセス中に熱による
悪影響が下層のトランジスタには及ばない。また、第1
及び第2の機能ブロックについてみれば、それらの各ブ
ロックを構成する各半導体素子を微細なものとしなくて
も、装置全体の小形化が達成される。つまり、半導体素
子の微細化が要求されない。このため、微細化に基づく
信頼性の低下のおそれはない。
機能ブロックと、そのデータ処理に際して必要とされる
各種の情報の記憶を行う第2の機能ブロックのうちのメ
モリセルアレイとが、同一の半導体基板に上下に積層さ
れた状態に設けられる。よって、第1及び第2の機能ブ
ロックの全てが同一平面上に設けられる場合に比して、
装置全体が小形化される。さらに、上下の積層に当り、
下層にはトランジスタを作るものの、上層には作らない
ようにしてあるため、上層を作るプロセス中に熱による
悪影響が下層のトランジスタには及ばない。また、第1
及び第2の機能ブロックについてみれば、それらの各ブ
ロックを構成する各半導体素子を微細なものとしなくて
も、装置全体の小形化が達成される。つまり、半導体素
子の微細化が要求されない。このため、微細化に基づく
信頼性の低下のおそれはない。
(実施例) 本発明の実施例を図面を参照して説明する。
第1図は、本発明の実施例を概念的に示すものであ
る。この第1図から明らかなように、実施例の半導体装
置は、半導体基板100上に、下層200と上層300の2つの
層を積層状態に構成されている。下層200は、第1の機
能ブロック(データ処理部)と、第2の機能ブロック
(メモリ部)の一部(トランジスタによって構成される
部分)とを含む。上層300は、第2の機能ブロックの残
部(トランジスタを含まない部分)を含む。第1の機能
ブロックは、論理演算やデータ制御などを行う機能を有
するもので、第1図においてはCPU202として示される。
第2の機能ブロックは、情報の記憶を行うもので、その
一部は、第1図においては、上層300に含まれるメモリ
セルアレイROM302、下層200に含まれるRAM204及び周辺
回路(デコーダ、制御部、入出力部等)206として示さ
れる。
る。この第1図から明らかなように、実施例の半導体装
置は、半導体基板100上に、下層200と上層300の2つの
層を積層状態に構成されている。下層200は、第1の機
能ブロック(データ処理部)と、第2の機能ブロック
(メモリ部)の一部(トランジスタによって構成される
部分)とを含む。上層300は、第2の機能ブロックの残
部(トランジスタを含まない部分)を含む。第1の機能
ブロックは、論理演算やデータ制御などを行う機能を有
するもので、第1図においてはCPU202として示される。
第2の機能ブロックは、情報の記憶を行うもので、その
一部は、第1図においては、上層300に含まれるメモリ
セルアレイROM302、下層200に含まれるRAM204及び周辺
回路(デコーダ、制御部、入出力部等)206として示さ
れる。
第2a図〜第2c図は、第1図に概念的に示した装置のよ
り具体化した第1実施例としての装置を、製造工程との
関係において、より詳細に説明した工程断面図である。
り具体化した第1実施例としての装置を、製造工程との
関係において、より詳細に説明した工程断面図である。
第1実施例は、マスクROMとして機能するものを示
し、ここにおいては、先ず、第2a図に示すように半導体
基板(P型シリコン基板)100上に、データ処理部を構
成するためのNチャネルトランジスタ101及びPチャネ
ルトランジスタ102を形成する。103はPチャネルトラン
ジスタ102に設けられたN型ウェルである。また、メモ
リ部の周辺回路、例えばデコーダ、制御部及び入出力部
などを構成するためのNチャネルトランジスタ104及び
Pチャネルトランジスタ105が、同じく、シリコン基板1
00の表面に形成される。106は、Pチャネルトランジス
タ105に設けられたN型ウェルである。これらの素子は
素子分離酸化膜107,107,…によって電気的に相互に分離
されている。108は素子を保護するために堆積された絶
縁保護膜であり、CVDSiO2やPSGなどから成る。必要に応
じて保護膜108には、コンタクト穴108a,108a,…が開口
され、配線材料109が設けられ、素子間の接続がなされ
る。
し、ここにおいては、先ず、第2a図に示すように半導体
基板(P型シリコン基板)100上に、データ処理部を構
成するためのNチャネルトランジスタ101及びPチャネ
ルトランジスタ102を形成する。103はPチャネルトラン
ジスタ102に設けられたN型ウェルである。また、メモ
リ部の周辺回路、例えばデコーダ、制御部及び入出力部
などを構成するためのNチャネルトランジスタ104及び
Pチャネルトランジスタ105が、同じく、シリコン基板1
00の表面に形成される。106は、Pチャネルトランジス
タ105に設けられたN型ウェルである。これらの素子は
素子分離酸化膜107,107,…によって電気的に相互に分離
されている。108は素子を保護するために堆積された絶
縁保護膜であり、CVDSiO2やPSGなどから成る。必要に応
じて保護膜108には、コンタクト穴108a,108a,…が開口
され、配線材料109が設けられ、素子間の接続がなされ
る。
次に、第2b図に示すように、保護膜108及び配線材料1
09上に保護膜110が堆積され、メモリ部のデコーダ出力1
11の配線と接続するためのコンタクト穴110a,110a,…,
が第3図の概念図に示されるように略L型位置に開口さ
れる。次に、第1の金属(あるいは、半導体層)112,11
2,…が、コンタクト穴110aを通じて配線材料109に接続
した状態に、且つ第3図からわかるように互いに平行に
配線される。
09上に保護膜110が堆積され、メモリ部のデコーダ出力1
11の配線と接続するためのコンタクト穴110a,110a,…,
が第3図の概念図に示されるように略L型位置に開口さ
れる。次に、第1の金属(あるいは、半導体層)112,11
2,…が、コンタクト穴110aを通じて配線材料109に接続
した状態に、且つ第3図からわかるように互いに平行に
配線される。
続いて、第2c図に示すように、第1の金属112及び保
護層110上に保護膜113が一面に堆積される。この保護間
113には、ROMに書き込むべき情報に応じて、第1の配線
112の上方位置に、コンタクト穴113a,113a,…が開口さ
れる。これらのコンタクト穴113a,113a,…は、第3図か
らわかるように、第1及び第2の金属112,115の見かけ
上の交点位置(XY平面にほぼ垂直な方向から見たときの
交点位置)のうちの任意のものに選択的に穿けられる。
この後、第2の金属(あるいは、半導体層)115,115,…
が堆積され、第3図からわかるようにXY平面に垂直な方
向から見て第1の配線112と直交させられる。その端部
は、コンタクト穴110aを介してデコーダ出力と接続され
る。尚、これら第1、第2の金属(あるいは半導体層)
112,115はコンタクト穴113aで接する部分で整流特性を
示すように、p−n接合あるいはショットキー接合とな
っている。
護層110上に保護膜113が一面に堆積される。この保護間
113には、ROMに書き込むべき情報に応じて、第1の配線
112の上方位置に、コンタクト穴113a,113a,…が開口さ
れる。これらのコンタクト穴113a,113a,…は、第3図か
らわかるように、第1及び第2の金属112,115の見かけ
上の交点位置(XY平面にほぼ垂直な方向から見たときの
交点位置)のうちの任意のものに選択的に穿けられる。
この後、第2の金属(あるいは、半導体層)115,115,…
が堆積され、第3図からわかるようにXY平面に垂直な方
向から見て第1の配線112と直交させられる。その端部
は、コンタクト穴110aを介してデコーダ出力と接続され
る。尚、これら第1、第2の金属(あるいは半導体層)
112,115はコンタクト穴113aで接する部分で整流特性を
示すように、p−n接合あるいはショットキー接合とな
っている。
上記構成の半導体装置は、以下のように動作する。即
ち、半導体基板100の表面に形成されたトランジスタ型
の機能素子(データ処理部)よって、情報処理が行われ
る。その上部に設けられたメモリセルアレイに固定情報
が治績されており、必要に応じて読み出される。
ち、半導体基板100の表面に形成されたトランジスタ型
の機能素子(データ処理部)よって、情報処理が行われ
る。その上部に設けられたメモリセルアレイに固定情報
が治績されており、必要に応じて読み出される。
第2c図からわかるように、チップ面積の増大を招くこ
となく、高機能の情報処理能力をもち且つ大容量のメモ
リをもつ装置が実現されている。
となく、高機能の情報処理能力をもち且つ大容量のメモ
リをもつ装置が実現されている。
尚、上記実施例では、半導体基板100の表面に、デー
タ処理部とメモリ部の周辺回路とを設ける場合について
述べたが、この他に、例えば、RAMなどの他のメモリも
基板100の表面に同時に形成してもよい。
タ処理部とメモリ部の周辺回路とを設ける場合について
述べたが、この他に、例えば、RAMなどの他のメモリも
基板100の表面に同時に形成してもよい。
次に、他の実施例を第4図を用いて説明する。第4図
はPROMとして機能するものを示す。上記第2a〜2c図の実
施例では、第1、第2の金属(あるいは半導体層)112,
115の見かけ上の交点において、情報に応じてコンタク
ト穴113aを設けたが、第4図の実施例では、図示するよ
うに、全ての見かけ上の交点にコンタクト穴(めくら
穴)113b,113b,…を設け、かつ、うすい絶縁膜113c,113
c,…を介して、2つの金属112,115が対向するように形
成する。
はPROMとして機能するものを示す。上記第2a〜2c図の実
施例では、第1、第2の金属(あるいは半導体層)112,
115の見かけ上の交点において、情報に応じてコンタク
ト穴113aを設けたが、第4図の実施例では、図示するよ
うに、全ての見かけ上の交点にコンタクト穴(めくら
穴)113b,113b,…を設け、かつ、うすい絶縁膜113c,113
c,…を介して、2つの金属112,115が対向するように形
成する。
このような穴113bを形成するには、実際には種々の方
法がある。例えば、この穴113bを先ず完全に第1の金属
112まで達するように設けこの後に全体的に膜を被せた
り、あるいは第1の金属112の表面を酸化する等の手段
採られる。第4図の装置においては、情報の書き込みに
当っては、このうすい絶縁膜113c,113c,…に、例えば高
電圧パルス〔10MV/cm(厚さ)〕を印加することによっ
て破壊する。このようにすれば、装置が完成した後で、
ユーザーが目的に応じて必要なプログラムを書き込むこ
とができ、いわゆるPROM型の装置が実現される。
法がある。例えば、この穴113bを先ず完全に第1の金属
112まで達するように設けこの後に全体的に膜を被せた
り、あるいは第1の金属112の表面を酸化する等の手段
採られる。第4図の装置においては、情報の書き込みに
当っては、このうすい絶縁膜113c,113c,…に、例えば高
電圧パルス〔10MV/cm(厚さ)〕を印加することによっ
て破壊する。このようにすれば、装置が完成した後で、
ユーザーが目的に応じて必要なプログラムを書き込むこ
とができ、いわゆるPROM型の装置が実現される。
本発明のさらに他の実施例を第5図を用いて説明す
る。第5図はEEPROMとして機能するものを示す。上記第
4図の実施例では、第1、第2の金属(あるいは半導体
層)112,115の見かけ上の交点部分にうすい絶縁膜113c
を設けて、PROM型の装置を実現しているが、この第5図
の実施例では、図示するように、交点部分の穴113d,113
d,…に強誘電体17,117,…を設ける。実際には、穴113d
を含めて全体的に強誘電体117を被せ、エッチバックす
る、等の手段を用いることができる。強誘電体117とし
ては、チタン酸バリウム(BaTiO3)やPZT(PbTiO3−PbZ
rO3)等を用いることができる。
る。第5図はEEPROMとして機能するものを示す。上記第
4図の実施例では、第1、第2の金属(あるいは半導体
層)112,115の見かけ上の交点部分にうすい絶縁膜113c
を設けて、PROM型の装置を実現しているが、この第5図
の実施例では、図示するように、交点部分の穴113d,113
d,…に強誘電体17,117,…を設ける。実際には、穴113d
を含めて全体的に強誘電体117を被せ、エッチバックす
る、等の手段を用いることができる。強誘電体117とし
ては、チタン酸バリウム(BaTiO3)やPZT(PbTiO3−PbZ
rO3)等を用いることができる。
第5図の装置においては、選択した交点に高電圧を印
加し、強誘電体117の帯電方向を変化させることにより
情報の記憶が行われる。つまり、第5図の装置は不揮発
性RAM(EEPROM)として機能する。
加し、強誘電体117の帯電方向を変化させることにより
情報の記憶が行われる。つまり、第5図の装置は不揮発
性RAM(EEPROM)として機能する。
本発明によれば、装置全体を階層構造的に構成するよ
うにしたので、個々の半導体素子を微細化することな
く、装置全体としての平面的な大きさを小形化すること
ができ、また素子の微細化の必要がないため、製造上の
困難性が増加せず、安価に得られるだけでなく、素子の
微細化に伴う信頼性低下のおそれもなく、さらに、装置
全体の平面的な大きさを従来のものと同じ大きさとした
場合には、メモリの容量の増大化及びデータ処理機能の
高機能化が図られる。
うにしたので、個々の半導体素子を微細化することな
く、装置全体としての平面的な大きさを小形化すること
ができ、また素子の微細化の必要がないため、製造上の
困難性が増加せず、安価に得られるだけでなく、素子の
微細化に伴う信頼性低下のおそれもなく、さらに、装置
全体の平面的な大きさを従来のものと同じ大きさとした
場合には、メモリの容量の増大化及びデータ処理機能の
高機能化が図られる。
さらに、第2の機能ブロックのデコーダ等の機能素子
部分をほぼL字型にし、その上方のメモリセルアレイに
隣り合う2辺のやや外側に対応するように位置させたの
で、デコーダの出力端とメモリセルアレイのX,Y方向導
電線とを上下方向に走る短い配線によって接続すること
ができる。さらに、基板上にはメモリセルアレイ以外の
要素を直接的に形成し、その上方に絶縁膜を介してメモ
リセルアレイを形成するようにしたので、メモリセルア
レイとして異なる構造のものを有するいわゆるファミリ
ー品としての装置を製造する場合においても、前記絶縁
膜を形成するまでは共通のプロセスとし、その後のメモ
リセルアレイを形成するプロセスのみを変えればよいの
で、種々のメモリセルアレイを有する各種のファミリー
品としての装置を極めて容易に製造することができる。
部分をほぼL字型にし、その上方のメモリセルアレイに
隣り合う2辺のやや外側に対応するように位置させたの
で、デコーダの出力端とメモリセルアレイのX,Y方向導
電線とを上下方向に走る短い配線によって接続すること
ができる。さらに、基板上にはメモリセルアレイ以外の
要素を直接的に形成し、その上方に絶縁膜を介してメモ
リセルアレイを形成するようにしたので、メモリセルア
レイとして異なる構造のものを有するいわゆるファミリ
ー品としての装置を製造する場合においても、前記絶縁
膜を形成するまでは共通のプロセスとし、その後のメモ
リセルアレイを形成するプロセスのみを変えればよいの
で、種々のメモリセルアレイを有する各種のファミリー
品としての装置を極めて容易に製造することができる。
さらに、本発明によれば、構成要素を階層的に構成す
るに当り、第1の機能ブロックと第2の機能ブロックの
機能素子部分による下方の層と、第2の機能ブロックの
メモリセルアレイによる上方の層とのほぼ2階建ての階
層構造として、上方にはシリコン材料をトランジスタの
構成要素として含まない層を構成するようにしたので、
半導体基板の表面にシリコンを1つの構成要素として有
する下方の層を形成した後は、その半導体基板の上方に
絶縁膜を介して単にメモリセルアレイを構成すればよ
く、しかもこのメモリセルアレイは複数のX方向導電線
と複数のY方向導電線のみからなり、シリコンを有する
トランジスタを有しないものとしたので、半導体基板の
上方の絶縁膜上にトランジスタの構成要素としてシリコ
ン層を形成したり一旦形成したポリシリコン層を単結晶
層に変更したりするというトランジスタの形成に必要と
される煩雑な工程を必要とすることなく、上方の層を形
成することができ、これにより、極めて簡単で少ない工
程を採用することができるだけでなく、上方の層にシリ
コンを有するトランジスタを形成するプロセスのときと
違ってそのプロセスによる熱の影響が、既に作られた下
方の層のシリコン層によるトランジスタに影響を与える
ことはなく、下方の層のトランジスタの特性が熱によっ
て劣化することを回避でき、上層、下層の全体として特
性の優れた装置を得ることができ、さらに歩留りの向上
を図ることができる。
るに当り、第1の機能ブロックと第2の機能ブロックの
機能素子部分による下方の層と、第2の機能ブロックの
メモリセルアレイによる上方の層とのほぼ2階建ての階
層構造として、上方にはシリコン材料をトランジスタの
構成要素として含まない層を構成するようにしたので、
半導体基板の表面にシリコンを1つの構成要素として有
する下方の層を形成した後は、その半導体基板の上方に
絶縁膜を介して単にメモリセルアレイを構成すればよ
く、しかもこのメモリセルアレイは複数のX方向導電線
と複数のY方向導電線のみからなり、シリコンを有する
トランジスタを有しないものとしたので、半導体基板の
上方の絶縁膜上にトランジスタの構成要素としてシリコ
ン層を形成したり一旦形成したポリシリコン層を単結晶
層に変更したりするというトランジスタの形成に必要と
される煩雑な工程を必要とすることなく、上方の層を形
成することができ、これにより、極めて簡単で少ない工
程を採用することができるだけでなく、上方の層にシリ
コンを有するトランジスタを形成するプロセスのときと
違ってそのプロセスによる熱の影響が、既に作られた下
方の層のシリコン層によるトランジスタに影響を与える
ことはなく、下方の層のトランジスタの特性が熱によっ
て劣化することを回避でき、上層、下層の全体として特
性の優れた装置を得ることができ、さらに歩留りの向上
を図ることができる。
さらに、本発明によれば、第1の機能ブロックと、第
2の機能ブロックのうちの機能素子部分とが形成された
半導体基板上に、半導体基板分離用の絶縁膜で分離した
状態に、メモリセルアレイを構成するようにしたので、
半導体基板上に何を形成したかに関係なく且つ半導体基
板上に形成するよう第1の機能ブロック及び機能素子部
分の形成までは同じプロセスとしつつも次のメモリセル
形成のステップにおいては所望のそれぞれ異なるメモリ
セルでも形成可能であり、さらに、第2の機能ブロック
における機能素子部分とその上方のメモリセルとは、幾
何学的位置を調節したことにより、厚さ方向に最短の距
離で接続可能であり、これにより浮遊容量や浮遊インダ
クタンスを小さいものとして雑音の影響に強く誤動作し
にくいものとでき且つ断線などの機械的に影響も極力受
けることのないものを提供することができる。
2の機能ブロックのうちの機能素子部分とが形成された
半導体基板上に、半導体基板分離用の絶縁膜で分離した
状態に、メモリセルアレイを構成するようにしたので、
半導体基板上に何を形成したかに関係なく且つ半導体基
板上に形成するよう第1の機能ブロック及び機能素子部
分の形成までは同じプロセスとしつつも次のメモリセル
形成のステップにおいては所望のそれぞれ異なるメモリ
セルでも形成可能であり、さらに、第2の機能ブロック
における機能素子部分とその上方のメモリセルとは、幾
何学的位置を調節したことにより、厚さ方向に最短の距
離で接続可能であり、これにより浮遊容量や浮遊インダ
クタンスを小さいものとして雑音の影響に強く誤動作し
にくいものとでき且つ断線などの機械的に影響も極力受
けることのないものを提供することができる。
第1図は本発明の概念図、第2図は本発明の一実施例の
工程断面図、第3図は第2図の第1及び第2の配線を示
す概念図、第4図及び第5図は本発明のそれぞれ異なる
実施例の断面図である。100……半導体基板、200……下
層(CPU)、300……上層(メモリセルアレイ)。
工程断面図、第3図は第2図の第1及び第2の配線を示
す概念図、第4図及び第5図は本発明のそれぞれ異なる
実施例の断面図である。100……半導体基板、200……下
層(CPU)、300……上層(メモリセルアレイ)。
Claims (9)
- 【請求項1】半導体基板上に、論理演算及びデータ制御
などのデータ処理を行う第1の機能ブロックと、そのデ
ータ処理に際して必要とされる情報を予め記憶するため
の第2の機能ブロックとを有する半導体装置であって、 前記第1の機能ブロックは前記半導体基板上に直接的に
形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回路
等のトランジスタ部分は前記半導体基板上に直接的に形
成されており、 前記第1の機能ブロック及び前記トランジスタ部分は、
前記半導体基板の材料としてのシリコン層を自己の構成
要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線と
複数のY方向導電線のみからなるメモリセルアレイは、
前記半導体基板上に直接的に形成された前記トランジス
タ部分及び前記第1の機能ブロックの上方に、前記半導
体基板分離用の絶縁膜を介して、前記半導体基板から切
り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されており、 前記トランジスタ部分と前記メモリセルアレイとはこの
半導体装置の厚さ方向に最短の距離で電気的に接続可能
なるように、前記デコーダ及び周辺回路等のトランジス
タ部分は、2つの辺を有するほぼL字型のものとして構
成されており、前記2つの辺のそれぞれは、前記メモリ
セルアレイの隣り合う2辺のやや外側の下方に位置して
おり、前記メモリセルアレイの2つの辺に対向してい
る、 ことを特徴とする半導体装置。 - 【請求項2】前記X方向導電線と前記Y方向導電線と
は、XY平面にほぼ垂直方向から見て互いに交叉している
部分毎において、電圧の印加により破壊して前記X及び
Y方向導電線を接続する絶縁膜を介して対向しているこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項3】前記X方向導電線と前記Y方向導電線は、
XY平面にほぼ垂直方向から見て互いに交叉している部分
毎において、加える電圧の方向に応じた向きに分極する
強誘電体を介して対向していることを特徴とする請求項
1記載の半導体装置。 - 【請求項4】半導体基板上に、論理演算及びデータ制御
などのデータ処理を行う第1の機能ブロックと、そのデ
ータ処理に際して必要とされる情報を予め記憶するため
の第2の機能ブロックとを有する半導体装置であって、 前記第1の機能ブロックは前記半導体基板上に直接的に
形成されており、 前記第2の機能ブロックのうち、デコーダ及び周辺回路
等のトランジスタ部分は前記半導体基板上に直接的に形
成されており、 前記第1の機能ブロック及び前記トランジスタ部分は、
前記半導体基板の材料としてのシリコン層を自己の構成
要素の一部として構成されており、 前記第2の機能ブロックのうち、複数のX方向導電線と
複数のY方向導電線のみからなるメモリセルアレイは、
前記半導体基板上に直接的に形成された前記トランジス
タ部分及び前記第1の機能ブロックの上方に、前記半導
体基板分離用の絶縁膜を介して、前記半導体基板から切
り離された状態に形成されており、 前記メモリセルアレイは、ほぼ矩形状に形成されてお
り、且つ、互いに絶縁膜を介して形成された、前記デコ
ーダによって選択される前記複数のX方向導電線と、前
記デコーダによって選択される前記複数のY方向導電線
とを有し、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続されている、 ことを特徴とする半導体装置。 - 【請求項5】半導体基板上に、論理演算及びデータ制御
などのデータ処理を行う第1の機能ブロックと、そのデ
ータ処理に際して必要とされる情報を予め記憶するため
の第2の機能ブロックとを有する半導体装置の製造方法
であって、 前記第1の機能ブロックを前記半導体基板上に直接的に
形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回路
等のトランジスタ部分を前記半導体基板上に直接的に形
成し、 前記第1の機能ブロック及び前記トランジスタ部分を、
前記半導体基板の材料としてのシリコン層を自己の構成
要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線と
複数のY方向導電線のみからなるメモリセルアレイを、
前記半導体基板上に直接的に形成された前記トランジス
タ部分及び前記第1の機能ブロックの上方に、前記半導
体基板分離用の絶縁膜を介して、前記半導体基板から切
り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且つ、
互いに絶縁膜を介して形成された、前記デコーダによっ
て選択される前記複数のX方向導電線と、前記デコーダ
によって選択される前記複数のY方向導電線とを有する
ものとし、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続し、 前記トランジスタ部分と前記メモリセルアレイとはこの
半導体装置の厚さ方向に最短の距離で電気的に接続可能
なるように、前記デコーダ及び周辺回路等のトランジス
タ部分を、2つの辺を有するほぼL字型のものとして構
成し、前記2つの辺のそれぞれを、前記メモリセルアレ
イの隣り合う2辺のやや外側の下方に位置させ、前記メ
モリセルアレイの2つの辺に対向させている、 ことを特徴とする半導体装置の製造方法。 - 【請求項6】前記X方向導電線と前記Y方向導電線と
を、XY平面にほぼ垂直方向から見て互いに交叉している
部分毎において、電圧の印加により破壊して前記X及び
Y方向導電線を接続する絶縁膜を介して対向させている
ことを特徴とする請求項5記載の半導体装置の製造方
法。 - 【請求項7】前記X方向導電線と前記Y方向導電線を、
XY平面にほぼ垂直方向から見て互いに交叉している部分
毎において、加える電圧の方向に応じた向きに分極する
強誘電体を介して対向させていることを特徴とする請求
項5記載の半導体装置の製造方法。 - 【請求項8】半導体基板上に、論理演算及びデータ制御
などのデータ処理を行う第1の機能ブロックと、そのデ
ータ処理に際して必要とされる情報を予め記憶するため
の第2の機能ブロックとを有する半導体装置の製造方法
であって、 前記第1の機能ブロックを前記半導体基板上に直接的に
形成し、 前記第2の機能ブロックのうち、デコーダ及び周辺回路
等のトランジスタ部分を前記半導体基板上に直接的に形
成し、 前記第1の機能ブロック及び前記トランジスタ部分を、
前記半導体基板の材料としてのシリコン層を自己の構成
要素の一部として構成し、 前記第2の機能ブロックのうち、複数のX方向導電線と
複数のY方向導電線のみからなるメモリセルアレイを、
前記半導体基板上に直接的に形成された前記トランジス
タ部分及び前記第1の機能ブロックの上方に、前記半導
体基板分離用の絶縁膜を介して、前記半導体基板から切
り離された状態に形成し、 前記メモリセルアレイを、ほぼ矩形状に形成し、且つ、
互いに絶縁膜を介して形成された、前記デコーダによっ
て選択される前記複数のX方向導電線と、前記デコーダ
によって選択される前記複数のY方向導電線とを有する
ものとし、前記X方向導電線と前記Y方向導電線とは、
XY平面にほぼ垂直方向から見て互いに交叉している部分
のうちの任意のものにおいて、前記予め記憶されるべき
情報に応じて接続する、 ことを特徴とする半導体装置の製造方法。 - 【請求項9】半導体基板に対して構成された、 論理演算及びデータ制御などのデータ処理を行う前記半
導体基板の材料としてのシリコン層を自己の構成要素の
一部として構成されているトランジスタを有する第1の
機能ブロックと、 そのデータ処理に際して必要とされる情報を予め記憶す
るための、デコーダ及び周辺回路等の前記半導体基板の
材料としてのシリコン層を自己の構成要素の一部として
構成されているトランジスタ部分と、複数のX方向導電
線と複数のY方向導電線のみからなるメモリセルアレイ
と、を備える第2の機能ブロックと、 を有する半導体装置の製造方法であって、 前記半導体基板上に、直接的に、前記第1の機能ブロッ
クと前記トランジスタ部分とを下側層として構成する工
程と、 前記下側層の上に分離用の第1絶縁膜を形成する工程
と、 前記第1絶縁膜の上に、この第1絶縁膜によって前記半
導体基板から切り離された状態に、前記メモリセルアレ
イを、前記デコーダによって選択されるそれぞれ第2絶
縁膜によって上下に絶縁された前記複数のX方向及びY
方向導線を、XY平面にほぼ垂直方向から見て互いに交叉
しかつ交叉する部分のうちの任意のものが前記予め記憶
されるべき情報に応じて接続されたものとして、形成す
る工程と、を備えることを特徴とする半導体装置の製造
方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1061559A JP2778977B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置及びその製造方法 |
KR1019900003421A KR930002285B1 (ko) | 1989-03-14 | 1990-03-14 | 반도체장치 |
EP02001974A EP1215727A3 (en) | 1989-03-14 | 1990-03-14 | Semiconductor structure for processing and storing of information |
EP19900104813 EP0387834A3 (en) | 1989-03-14 | 1990-03-14 | Semiconductor structure for processing and storing of information |
US08/332,377 US5521417A (en) | 1989-03-14 | 1993-01-19 | Semiconductor device comprising a non-volatile memory formed on a data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1061559A JP2778977B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02239652A JPH02239652A (ja) | 1990-09-21 |
JP2778977B2 true JP2778977B2 (ja) | 1998-07-23 |
Family
ID=13174590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1061559A Expired - Lifetime JP2778977B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5521417A (ja) |
EP (2) | EP1215727A3 (ja) |
JP (1) | JP2778977B2 (ja) |
KR (1) | KR930002285B1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838603A (en) * | 1994-10-11 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip |
WO1996033386A1 (en) * | 1995-04-18 | 1996-10-24 | Curtis Instruments, Inc. | Compact, low-cost, semiconductor instrument |
US5874340A (en) * | 1996-07-17 | 1999-02-23 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls |
US6051471A (en) * | 1996-09-03 | 2000-04-18 | Advanced Micro Devices, Inc. | Method for making asymmetrical N-channel and symmetrical P-channel devices |
US5877050A (en) * | 1996-09-03 | 1999-03-02 | Advanced Micro Devices, Inc. | Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals |
US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
US5677224A (en) * | 1996-09-03 | 1997-10-14 | Advanced Micro Devices, Inc. | Method of making asymmetrical N-channel and P-channel devices |
US5890199A (en) * | 1996-10-21 | 1999-03-30 | Ramtron International Corporation | Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory |
US6027978A (en) * | 1997-01-28 | 2000-02-22 | Advanced Micro Devices, Inc. | Method of making an IGFET with a non-uniform lateral doping profile in the channel region |
US5849622A (en) * | 1997-03-07 | 1998-12-15 | Advanced Micro Devices, Inc. | Method of forming a source implant at a contact masking step of a process flow |
US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
US5923982A (en) * | 1997-04-21 | 1999-07-13 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps |
US6004849A (en) * | 1997-08-15 | 1999-12-21 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source |
US5904529A (en) * | 1997-08-25 | 1999-05-18 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate |
US6096588A (en) * | 1997-11-01 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of making transistor with selectively doped channel region for threshold voltage control |
US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
TW587252B (en) * | 2000-01-18 | 2004-05-11 | Hitachi Ltd | Semiconductor memory device and data processing device |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
WO2002015277A2 (en) | 2000-08-14 | 2002-02-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
DE10058047A1 (de) | 2000-11-23 | 2002-06-13 | Infineon Technologies Ag | Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers |
US7352199B2 (en) | 2001-02-20 | 2008-04-01 | Sandisk Corporation | Memory card with enhanced testability and methods of making and using the same |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6843421B2 (en) | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6731011B2 (en) | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
US6853049B2 (en) | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
KR20050104652A (ko) * | 2004-04-29 | 2005-11-03 | 삼성에스디아이 주식회사 | 전자 방출 표시 장치 및 그 구동 방법 |
EP2037461A3 (en) * | 2007-09-12 | 2009-10-28 | Samsung Electronics Co., Ltd. | Multi-layered memory devices |
EP2669504A1 (en) | 2012-05-30 | 2013-12-04 | Caterpillar Motoren GmbH & Co. KG | Plunger for an internal combustion engine fuel pump |
WO2013182213A1 (en) | 2012-06-05 | 2013-12-12 | Caterpillar Motoren Gmbh & Co. Kg | Fuel guiding component |
EP2672101A1 (en) | 2012-06-05 | 2013-12-11 | Caterpillar Motoren GmbH & Co. KG | Injection nozzle |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
CN111384050A (zh) * | 2016-03-07 | 2020-07-07 | 杭州海存信息技术有限公司 | 用于图像识别的处理器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4458297A (en) | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2905928A (en) * | 1955-09-08 | 1959-09-22 | Bell Telephone Labor Inc | Ferroelectric storage array |
JPS5858809B2 (ja) * | 1976-02-28 | 1983-12-27 | 富士通株式会社 | 半導体装置の製造方法 |
US4149301A (en) * | 1977-07-25 | 1979-04-17 | Ferrosil Corporation | Monolithic semiconductor integrated circuit-ferroelectric memory drive |
US4233671A (en) * | 1979-01-05 | 1980-11-11 | Stanford University | Read only memory and integrated circuit and method of programming by laser means |
US4424579A (en) * | 1981-02-23 | 1984-01-03 | Burroughs Corporation | Mask programmable read-only memory stacked above a semiconductor substrate |
JPS5837948A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | 積層半導体記憶装置 |
JPS5846680A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 記憶素子 |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
AU588856B2 (en) * | 1985-01-29 | 1989-09-28 | Ramtron International Corporation | Method of making an integrated ferroelectric device, and device produced thereby |
JPH0616530B2 (ja) * | 1985-02-28 | 1994-03-02 | 株式会社東芝 | 半導体集積回路 |
US4823181A (en) * | 1986-05-09 | 1989-04-18 | Actel Corporation | Programmable low impedance anti-fuse element |
US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
-
1989
- 1989-03-14 JP JP1061559A patent/JP2778977B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-14 EP EP02001974A patent/EP1215727A3/en not_active Withdrawn
- 1990-03-14 KR KR1019900003421A patent/KR930002285B1/ko not_active IP Right Cessation
- 1990-03-14 EP EP19900104813 patent/EP0387834A3/en not_active Ceased
-
1993
- 1993-01-19 US US08/332,377 patent/US5521417A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4458297A (en) | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
Also Published As
Publication number | Publication date |
---|---|
EP1215727A2 (en) | 2002-06-19 |
EP0387834A2 (en) | 1990-09-19 |
KR900015326A (ko) | 1990-10-26 |
EP0387834A3 (en) | 1991-07-24 |
EP1215727A3 (en) | 2007-05-02 |
KR930002285B1 (ko) | 1993-03-29 |
US5521417A (en) | 1996-05-28 |
JPH02239652A (ja) | 1990-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2778977B2 (ja) | 半導体装置及びその製造方法 | |
US5909624A (en) | Method of making integration of high value capacitor with ferroelectric memory | |
US6690598B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
US10103101B2 (en) | Semiconductor device and method of manufacturing the same | |
US6433376B2 (en) | Ferroelectric memory integrated circuit | |
JPH02156566A (ja) | 半導体記憶装置およびその製造方法 | |
US6420270B1 (en) | Method of producing an etch pattern | |
JPH1187645A (ja) | 半導体装置およびその製造方法 | |
JPH07235616A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3419695B2 (ja) | 半導体素子 | |
US6930339B2 (en) | Ferroelectric memory and electronic apparatus | |
JP2001257320A (ja) | 半導体記憶装置及びその製造方法 | |
KR20090129258A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
CN116940110A (zh) | 半导体结构及其制备方法、三维存储器、电子设备 | |
JPH01200661A (ja) | ダイナミック型半導体記憶装置 | |
US20220208777A1 (en) | Metal replacement plate line process for 3d-ferroelectric random (3d-fram) | |
JP2000294743A (ja) | 強誘電体メモリ装置 | |
JP2606836B2 (ja) | 半導体記憶装置 | |
JPS61230340A (ja) | 半導体集積回路装置 | |
CN117135902A (zh) | 存储阵列及存储阵列的制备方法 | |
JPH02135775A (ja) | 半導体記憶装置およびその製造方法 | |
CN115581066A (zh) | 存储器及其制作方法、存储器*** | |
JP2835414B2 (ja) | 半導体装置 | |
CN115274664A (zh) | 一种三维存储器、芯片封装结构及电子设备 | |
JPH0719778B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |