JPS5846680A - 記憶素子 - Google Patents
記憶素子Info
- Publication number
- JPS5846680A JPS5846680A JP56145328A JP14532881A JPS5846680A JP S5846680 A JPS5846680 A JP S5846680A JP 56145328 A JP56145328 A JP 56145328A JP 14532881 A JP14532881 A JP 14532881A JP S5846680 A JPS5846680 A JP S5846680A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- semiconductor
- semiconductor thin
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 230000010287 polarization Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 206010011224 Cough Diseases 0.000 claims 1
- 239000003792 electrolyte Substances 0.000 claims 1
- 238000000605 extraction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 4
- 239000003989 dielectric material Substances 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000233855 Orchidaceae Species 0.000 description 1
- 238000001467 acupuncture Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は強銹電体記憶素子に係り、特に素子の微細化お
よび高速化に関するものである。
よび高速化に関するものである。
従来の強−電体記憶素子としては第1図(−の工うに強
酵電体基板1mの一方の面に半導体薄膜2aを被着し、
共通電極8、絖み出し′W11極5、および基板の反対
向に薔き込み11億番を形成したもの。
酵電体基板1mの一方の面に半導体薄膜2aを被着し、
共通電極8、絖み出し′W11極5、および基板の反対
向に薔き込み11億番を形成したもの。
および第1図(−のように半導体基板2b上に電界効果
トランジスタを形成し、チャ/ネル部分の上に強I電体
薄[1bを形成して共通電極(ノース電*)BsWlみ
出し電極(ドレイン電極)5.および書き込み電極(ゲ
ート電極)4を形成したものがある・前者は強−電体の
厚さか厚い友めに分極ドメインか小さくできず、素子の
微細化か不可能であり、ま几後者は比較的微細化が容易
であるが、ソース、ドレインのAa!#Jf拡敢層6お
よびその両側面に形成される比較的大きなフィールド鍼
化膜7のために構造が複雑であり、微細化への制約があ
る。ま次両省において、薔き込み時の電流通路はg1図
1a) e (b)の矢印8で示されるように半導体領
域の横方向となり、抵抗値が高いために分極反転のスピ
ードが遅くなる。
トランジスタを形成し、チャ/ネル部分の上に強I電体
薄[1bを形成して共通電極(ノース電*)BsWlみ
出し電極(ドレイン電極)5.および書き込み電極(ゲ
ート電極)4を形成したものがある・前者は強−電体の
厚さか厚い友めに分極ドメインか小さくできず、素子の
微細化か不可能であり、ま几後者は比較的微細化が容易
であるが、ソース、ドレインのAa!#Jf拡敢層6お
よびその両側面に形成される比較的大きなフィールド鍼
化膜7のために構造が複雑であり、微細化への制約があ
る。ま次両省において、薔き込み時の電流通路はg1図
1a) e (b)の矢印8で示されるように半導体領
域の横方向となり、抵抗値が高いために分極反転のスピ
ードが遅くなる。
本発明の目的は前記のような制約を除き、は−化と高速
化が可能な素子構造を提供しようとするものであり、第
2図(−〜Aに基づいてその前値を貌萌する◎第S図鑞
−は本発明の構造を示す凶であり、絶縁体基板9よに査
き込み電極番、強妨電体薄NX1b1牛導体薄MXZ
as絶縁体薄膜lOお工び齋き込みt徳4t−積層し、
半導体薄膜2aの両端に絖み出し11極5を設けている
。
化が可能な素子構造を提供しようとするものであり、第
2図(−〜Aに基づいてその前値を貌萌する◎第S図鑞
−は本発明の構造を示す凶であり、絶縁体基板9よに査
き込み電極番、強妨電体薄NX1b1牛導体薄MXZ
as絶縁体薄膜lOお工び齋き込みt徳4t−積層し、
半導体薄膜2aの両端に絖み出し11極5を設けている
。
本発明の第lの特徴は前記のように強峰・電体を含む全
*g’a’累を薄層化し、分極のドメインサイズによる
制約を除き、構造を半縄比して素子の微細化を可能とし
、また蓄き込み電圧の印加力向を、@S図(mlの矢印
8のように膜間に−1として、分極反転のスピードを向
上させることである。
*g’a’累を薄層化し、分極のドメインサイズによる
制約を除き、構造を半縄比して素子の微細化を可能とし
、また蓄き込み電圧の印加力向を、@S図(mlの矢印
8のように膜間に−1として、分極反転のスピードを向
上させることである。
第3図(−およびlcjはそれぞれ8値偏号の“l“お
よび101に対応しfc記憶状態での各層の電荷密度±
Qを示す図である。半導体薄膜2a中の電荷密度および
その極性によって読み出し電極5間の導電率が決定され
、半導体薄膜がn型のときはマイナス電荷のとき導通、
プラス電荷のとき非導通となる・ことで、半導体薄膜2
aK@き込み電+fi4を直接積層すると、同電極に発
生する電荷の友めに半導体薄膜中の電荷は打消され、電
荷密度は第3図1bJ 、 lc)の点線で示した分布
1巌となり、読み出し電極間の導電率変化は惚めて小さ
くなる。そこで、本発明の第2の特徴は半導体薄n5t
=aと着き込み電@会との閾に絶縁体4Jil[10を
挿入し1fm紀の導電事変fjの低下、即ち読み出し出
力情号の低下を防ごうとするものである。
よび101に対応しfc記憶状態での各層の電荷密度±
Qを示す図である。半導体薄膜2a中の電荷密度および
その極性によって読み出し電極5間の導電率が決定され
、半導体薄膜がn型のときはマイナス電荷のとき導通、
プラス電荷のとき非導通となる・ことで、半導体薄膜2
aK@き込み電+fi4を直接積層すると、同電極に発
生する電荷の友めに半導体薄膜中の電荷は打消され、電
荷密度は第3図1bJ 、 lc)の点線で示した分布
1巌となり、読み出し電極間の導電率変化は惚めて小さ
くなる。そこで、本発明の第2の特徴は半導体薄n5t
=aと着き込み電@会との閾に絶縁体4Jil[10を
挿入し1fm紀の導電事変fjの低下、即ち読み出し出
力情号の低下を防ごうとするものである。
本発明の纂8の41F黴は実施賭様の一つとして、本記
憶素子を後述するように24子構造とし、ワード−とビ
ット−のマトリックスでll成されるメそりプレーンの
構造を単#lIfとし、高密度fとを計り、メモリープ
レーンとしての動作スピードを向上させようとするもの
である。
憶素子を後述するように24子構造とし、ワード−とビ
ット−のマトリックスでll成されるメそりプレーンの
構造を単#lIfとし、高密度fとを計り、メモリープ
レーンとしての動作スピードを向上させようとするもの
である。
つぎに本発明の−実り例をag2図−に基づいて銃明す
る。まず、清浄なガラス基&9に真空蒸層法によりAj
を約1000A被潰し、通常のホトエツチング技術によ
り書き込み電極4を形成する。
る。まず、清浄なガラス基&9に真空蒸層法によりAj
を約1000A被潰し、通常のホトエツチング技術によ
り書き込み電極4を形成する。
つぎに高周波スパッタリングにエリYM a O@を約
1μm被層し強錦電体771bとし、更に続けてプラズ
マOV Dfiによりn型のアモーファスシリコンを約
0,5μm被層し、半導体層2aとする。プラズマOV
Dにおける基板温蔵は通常のポリシリコ舎 ンを被着する場合より低く、約200℃とする。つぎに
lbおよび2aの肉薄Mをフロンガスによるプラズマエ
ツチング法により同一パターンに形成する。つぎに8i
0.を高周波スパッタリングによ参 り0.571 m被層し、ホトエツチング6技術により
絶一体層lOとする。最恢にUを真空4層伝により約1
000A被着し、ホトエツチング技術により誉き込み電
憾−お工び絖み出し電極5を形成する。
1μm被層し強錦電体771bとし、更に続けてプラズ
マOV Dfiによりn型のアモーファスシリコンを約
0,5μm被層し、半導体層2aとする。プラズマOV
Dにおける基板温蔵は通常のポリシリコ舎 ンを被着する場合より低く、約200℃とする。つぎに
lbおよび2aの肉薄Mをフロンガスによるプラズマエ
ツチング法により同一パターンに形成する。つぎに8i
0.を高周波スパッタリングによ参 り0.571 m被層し、ホトエツチング6技術により
絶一体層lOとする。最恢にUを真空4層伝により約1
000A被着し、ホトエツチング技術により誉き込み電
憾−お工び絖み出し電極5を形成する。
H8図は本発明による他の実施例を示すものであり、第
S図′(−における一方のdみ出し電極を一方の書き込
み電極に抵抗薄膜11で結び・他方の読み出し電極を他
方の書を込み電極に導体#膜で結ぶことKより2端子構
造とし、書き込みおよび読み出しを同一電極でできるよ
うにしtものである。本実施例は前記実施例で強鋳電体
薄膜と半導体薄膜を1川−のパターンに形成したところ
を別々にパターンニングし、一方の端に第8図のような
段差を設け、ここにTaのスパッタリングによる抵抗薄
膜を追加形成するだけで、前記の実施例と同様圧して本
実施例の素子を形成することができる。
S図′(−における一方のdみ出し電極を一方の書き込
み電極に抵抗薄膜11で結び・他方の読み出し電極を他
方の書を込み電極に導体#膜で結ぶことKより2端子構
造とし、書き込みおよび読み出しを同一電極でできるよ
うにしtものである。本実施例は前記実施例で強鋳電体
薄膜と半導体薄膜を1川−のパターンに形成したところ
を別々にパターンニングし、一方の端に第8図のような
段差を設け、ここにTaのスパッタリングによる抵抗薄
膜を追加形成するだけで、前記の実施例と同様圧して本
実施例の素子を形成することができる。
この場合は抵抗薄膜1lFcより、舊き込みおよび続み
出しに若干の損失が加わるが184図のようるので構造
が極めて単純化され、メモリープレーンの高密、直化が
可能となる。従って配瀘装厘としての動作スピードも向
上させることか可能である。
出しに若干の損失が加わるが184図のようるので構造
が極めて単純化され、メモリープレーンの高密、直化が
可能となる。従って配瀘装厘としての動作スピードも向
上させることか可能である。
なお、前記実施例では強肪電体薄換としてYMnOHt
−te用したが、BrMnO1sHoMnO@@TmM
n0@*Y b M o O@およびL u M n
O@ も同様に蘭用可能であるQ
−te用したが、BrMnO1sHoMnO@@TmM
n0@*Y b M o O@およびL u M n
O@ も同様に蘭用可能であるQ
M1図1a) −(b)は従来の構造、第2図(−は本
発明によるーSAh例、第8図tb+ e 4c)は本
発明の構成における電荷密度±Qの゛分布凶、第8図お
よび第4図は他の実施例を示す図である。ここでl−1
強酵電体基板、1bは強−電体#腋、21は牛導体薄膜
、sbは牛導体基板、8は共通電極、番は誉き込み電極
、5は絖み出し電極、6は高−縦波散層、7はフィール
ド酸化膜、8は4@込み電流の流れる方向、9はガラス
基板、10は杷赦坏薄膜、11は抵抗薄膜、12//i
ワード#5lllはピット−1l働は記tl素子、l
5#′iメモリーグレーンである。
発明によるーSAh例、第8図tb+ e 4c)は本
発明の構成における電荷密度±Qの゛分布凶、第8図お
よび第4図は他の実施例を示す図である。ここでl−1
強酵電体基板、1bは強−電体#腋、21は牛導体薄膜
、sbは牛導体基板、8は共通電極、番は誉き込み電極
、5は絖み出し電極、6は高−縦波散層、7はフィール
ド酸化膜、8は4@込み電流の流れる方向、9はガラス
基板、10は杷赦坏薄膜、11は抵抗薄膜、12//i
ワード#5lllはピット−1l働は記tl素子、l
5#′iメモリーグレーンである。
Claims (1)
- 【特許請求の範囲】 (1) 強誘電体と半導体とを@接させ、該強誘電体
の分極により咳半導体のキャリヤ濃”度を変化させる4
1錦電体記憶素子において、絶縁基板上に電極薄膜、強
酵電体薄膜、半導体薄膜、絶縁体薄膜および電極薄膜を
本記載の順序で積層するか、または本記載の逆の順序で
積層して形成したことを特徴とする記憶素子。 12)電極薄膜、強綽電体薄膜、半導体薄膜、絶縁体薄
膜および電極薄膜の積層補遺を有し、前記各電極薄膜を
誓き込み電極としstn記半導体薄膜に一対の読み出し
電極を設けた紀t!素子において。 一方の読み比し電極を一方の誉き込み電極に尚抵抗の薄
膜で結び、他方のdみ出し電極を他方の畜き込み電極に
低抵抗の薄膜で結び、両書き込み電極にLる8端子構造
とし九ことを特徴とする記憶素子。 (3) 強誘電体lIIIM7&がYMo (J @
* lii r Mu U @ * HnMn O@
TenMn0@*YbMn0@iたはL u Mn U
@ のうちの一つの薄膜であることを特徴とする特
許d#求の範囲第1項または第2項記載のmlj素子0
(4)、半導体薄膜がアモーファスシリコン薄膜である
ことを特徴とする特i¥Fii*求の範囲第1項または
第2項記載の記憶素子。、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56145328A JPS5846680A (ja) | 1981-09-14 | 1981-09-14 | 記憶素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56145328A JPS5846680A (ja) | 1981-09-14 | 1981-09-14 | 記憶素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5846680A true JPS5846680A (ja) | 1983-03-18 |
JPH0145750B2 JPH0145750B2 (ja) | 1989-10-04 |
Family
ID=15382619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56145328A Granted JPS5846680A (ja) | 1981-09-14 | 1981-09-14 | 記憶素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5846680A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239652A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体装置 |
WO1996029742A1 (en) * | 1995-03-17 | 1996-09-26 | Radiant Technologies, Inc. | Improved non-destructively read ferroelectric memory cell |
US5955213A (en) * | 1995-08-25 | 1999-09-21 | Tdk Corporation | Ferroelectric thin film, electric device, and method for preparing ferroelectric thin film |
WO2003058723A1 (fr) * | 2001-12-28 | 2003-07-17 | National Institute Of Advanced Industrial Science And Technology | Transistor a film mince organique et son procede de fabrication |
-
1981
- 1981-09-14 JP JP56145328A patent/JPS5846680A/ja active Granted
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239652A (ja) * | 1989-03-14 | 1990-09-21 | Toshiba Corp | 半導体装置 |
US5521417A (en) * | 1989-03-14 | 1996-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a non-volatile memory formed on a data processor |
WO1996029742A1 (en) * | 1995-03-17 | 1996-09-26 | Radiant Technologies, Inc. | Improved non-destructively read ferroelectric memory cell |
US5578846A (en) * | 1995-03-17 | 1996-11-26 | Evans, Jr.; Joseph T. | Static ferroelectric memory transistor having improved data retention |
EP0815596A1 (en) * | 1995-03-17 | 1998-01-07 | Radiant Technologies, Inc. | Improved non-destructively read ferroelectric memory cell |
EP0815596A4 (en) * | 1995-03-17 | 1998-06-03 | Radiant Technologies Inc | IMPROVED, NON-DESTRUCTIBLE READABLE FERROELECTRIC STORAGE CELL |
US6225654B1 (en) * | 1995-03-17 | 2001-05-01 | Radiant Technologies, Inc | Static ferrolectric memory transistor having improved data retention |
US5955213A (en) * | 1995-08-25 | 1999-09-21 | Tdk Corporation | Ferroelectric thin film, electric device, and method for preparing ferroelectric thin film |
WO2003058723A1 (fr) * | 2001-12-28 | 2003-07-17 | National Institute Of Advanced Industrial Science And Technology | Transistor a film mince organique et son procede de fabrication |
US7138682B2 (en) | 2001-12-28 | 2006-11-21 | National Institute Of Advanced Industrial Science And Technology | Organic thin-film transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0145750B2 (ja) | 1989-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3636530A (en) | Nonvolatile direct storage bistable circuit | |
JP3460095B2 (ja) | 強誘電体メモリ | |
JP3768504B2 (ja) | 不揮発性フリップフロップ | |
US6165803A (en) | Magnetic random access memory and fabricating method thereof | |
CN102171766B (zh) | 包含压电应力材料的自旋力矩转移磁性随机存取存储器单元结构 | |
JP5648940B2 (ja) | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル | |
JP4603437B2 (ja) | 相補出力型抵抗性メモリセル | |
CN109036485A (zh) | 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元 | |
JPH11266043A (ja) | トンネル磁気抵抗効果素子、これを用いた磁気センサー、磁気ヘッド及び磁気メモリー | |
JP2001515256A (ja) | 強電体データ処理装置 | |
KR19980018769A (ko) | 단일 트랜지스터형 강유전체 메모리의 데이터 라이탕방법 | |
CN108417574A (zh) | 基于soi的铁电存储器的制造方法 | |
CN107230676A (zh) | 高读出电流的非挥发铁电存储器及其操作方法 | |
JP3089671B2 (ja) | 半導体記憶装置 | |
JPS5846680A (ja) | 記憶素子 | |
JP2788290B2 (ja) | 強誘電体メモリ | |
JP3131340B2 (ja) | 強誘電体記憶素子 | |
JP4042351B2 (ja) | 記憶装置 | |
US20220045267A1 (en) | Magnetoresistive element having a sidewall-current-channel structure | |
JP2818068B2 (ja) | 強誘電体を用いた書換え可能な不揮発性多値メモリ | |
JPS58118090A (ja) | 記憶装置 | |
JPH03108770A (ja) | 強誘電体メモリ | |
JP2586174B2 (ja) | 記憶装置 | |
JP3024995B2 (ja) | Mim構造半導体メモリ | |
RU2081460C1 (ru) | Магниторезистивная ячейка памяти |