JP2778790B2 - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法Info
- Publication number
- JP2778790B2 JP2778790B2 JP2066952A JP6695290A JP2778790B2 JP 2778790 B2 JP2778790 B2 JP 2778790B2 JP 2066952 A JP2066952 A JP 2066952A JP 6695290 A JP6695290 A JP 6695290A JP 2778790 B2 JP2778790 B2 JP 2778790B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- substrate
- back surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の実装構造及び実装方法に関する
もので、特にTAB（Tape Automated Bonding）方式によ
り製造され、裏面が露出した半導体チップを有する半導
体装置に使用されるものである。
もので、特にTAB（Tape Automated Bonding）方式によ
り製造され、裏面が露出した半導体チップを有する半導
体装置に使用されるものである。
（従来の技術） 従来、接地を必要とする半導体装置は、例えば第４図
に示すように、半導体チップ11の裏面が、導電性接着剤
12によりキャビティ内の接地パターン13に取り付けら
れ、かつ、接地パターン13と出力端子14とがボンディン
グワイヤ15で結ばれている。ここで、16は回路基板、17
aはAl2O3ベース、17bはAl2O3キャップ、18はシール材、
19はハンダペーストをそれぞれ示している。
に示すように、半導体チップ11の裏面が、導電性接着剤
12によりキャビティ内の接地パターン13に取り付けら
れ、かつ、接地パターン13と出力端子14とがボンディン
グワイヤ15で結ばれている。ここで、16は回路基板、17
aはAl2O3ベース、17bはAl2O3キャップ、18はシール材、
19はハンダペーストをそれぞれ示している。
ところで、近年、特に注目されているTAB方式により
製造された半導体装置は、例えば第５図に示すように、
半導体チップ11の裏面が露出している。ここで、20はテ
ープ、21は出力端子、22はTABリード、23は表面保護膜
をそれぞれ示している。即ち、前記第４図に示すような
サーディップ半導体装置、PGA（Pin Grid Array）半導
体装置等のキャビティやリードフレームのベッドといっ
た半導体チップ11を搭載するための部分が存在しない。
このため、半導体チップ11を接地することができないま
ま、回路基板16に実装しなければならないという欠点が
ある。
製造された半導体装置は、例えば第５図に示すように、
半導体チップ11の裏面が露出している。ここで、20はテ
ープ、21は出力端子、22はTABリード、23は表面保護膜
をそれぞれ示している。即ち、前記第４図に示すような
サーディップ半導体装置、PGA（Pin Grid Array）半導
体装置等のキャビティやリードフレームのベッドといっ
た半導体チップ11を搭載するための部分が存在しない。
このため、半導体チップ11を接地することができないま
ま、回路基板16に実装しなければならないという欠点が
ある。
一方、第６図に示すように、TAB方式により製造され
た半導体装置を回路基板16に実装する際、同時に、あら
かじめ回路基板16に形成された接地パターン13と半導体
チップ11の裏面とを導電性接着剤24で接着するという方
法が考えられている。しかしながら、半導体装置の出力
端子21の回路基板16への接着自体がかなりの精度を必要
とする。このため、この方法により接地パターン13と半
導体チップ11の裏面とを接着することは、多ピンや狭ピ
ッチの半導体装置では不可能である。
た半導体装置を回路基板16に実装する際、同時に、あら
かじめ回路基板16に形成された接地パターン13と半導体
チップ11の裏面とを導電性接着剤24で接着するという方
法が考えられている。しかしながら、半導体装置の出力
端子21の回路基板16への接着自体がかなりの精度を必要
とする。このため、この方法により接地パターン13と半
導体チップ11の裏面とを接着することは、多ピンや狭ピ
ッチの半導体装置では不可能である。
（発明が解決しようとする課題） このように、従来においては、TAB方式により製造さ
れた半導体装置は、半導体チップの裏面が露出してお
り、回路基板への実装に際して半導体チップを接地する
ことが事実上不可能となる欠点があった。
れた半導体装置は、半導体チップの裏面が露出してお
り、回路基板への実装に際して半導体チップを接地する
ことが事実上不可能となる欠点があった。
そこで、本発明は、TAB方式により製造された半導体
装置であっても、効率よく半導体チップが接地できると
共に、半導体チップの放熱性も上げることが可能な半導
体装置の実装構造及び実装方法を提供することを目的と
する。
装置であっても、効率よく半導体チップが接地できると
共に、半導体チップの放熱性も上げることが可能な半導
体装置の実装構造及び実装方法を提供することを目的と
する。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置の実
装構造は、スルーホールを有する基板と、前記スルーホ
ールの内部及びその周辺に形成される接地パターンと、
裏面が露出した半導体チップを有し、前記半導体チップ
の裏面と前記基板の一方面とが対向するように前記基板
の一方面の所定位置に実装される半導体装置と、前記半
導体チップの裏面と前記接地パターンとを接続する導電
性接着剤とからなる。
装構造は、スルーホールを有する基板と、前記スルーホ
ールの内部及びその周辺に形成される接地パターンと、
裏面が露出した半導体チップを有し、前記半導体チップ
の裏面と前記基板の一方面とが対向するように前記基板
の一方面の所定位置に実装される半導体装置と、前記半
導体チップの裏面と前記接地パターンとを接続する導電
性接着剤とからなる。
また、スルーホールを有する基板と、前記スルーホー
ルの内部及びその周辺に形成される接地パターンと、裏
面が露出した半導体チップを有し、前記半導体チップの
裏面と前記基板の一方面とが対向するように前記基板の
一方面の所定位置に実装される半導体装置と、前記半導
体チップの裏面と前記接地パターンとを接続すると共
に、前記スルーホールを介して前記基板の他方面に流出
するような導電性接着剤と、前記導電性接着剤により前
記基板の他方面の所定位置に実装される放熱板とからな
る。
ルの内部及びその周辺に形成される接地パターンと、裏
面が露出した半導体チップを有し、前記半導体チップの
裏面と前記基板の一方面とが対向するように前記基板の
一方面の所定位置に実装される半導体装置と、前記半導
体チップの裏面と前記接地パターンとを接続すると共
に、前記スルーホールを介して前記基板の他方面に流出
するような導電性接着剤と、前記導電性接着剤により前
記基板の他方面の所定位置に実装される放熱板とからな
る。
本発明の半導体装置の実装方法は、裏面が露出した半
導体チップを有する半導体装置を、前記半導体チップの
裏面とスルーホールを有する基板の一方面とが対向する
ように前記基板の一方面の所定位置に実装した後、前記
基板の他方面から前記スルーホールを通して導電性接着
剤を流し込み、前記半導体チップの裏面と前記スルーホ
ールの内部及びその周辺に形成詠される接地パターンと
を接続するというものである。
導体チップを有する半導体装置を、前記半導体チップの
裏面とスルーホールを有する基板の一方面とが対向する
ように前記基板の一方面の所定位置に実装した後、前記
基板の他方面から前記スルーホールを通して導電性接着
剤を流し込み、前記半導体チップの裏面と前記スルーホ
ールの内部及びその周辺に形成詠される接地パターンと
を接続するというものである。
また、裏面が露出した半導体チップを有する半導体装
置を、前記半導体チップの裏面とスルーホールを有する
基板の一方面とが対向するように前記基板の一方面の所
定位置に実装した後、前記基板の他方面から前記スルー
ホールを通して導電性接着剤を流し込み、前記半導体チ
ップの裏面と前記スルーホールの内部及びその周辺に形
成される接地パターンとを接続すると共に前記導電性接
着剤を前記基板の他方面に流出させ、この流出した導電
性接着剤により前記基板の他方面の所定位置に放熱板を
実装するというものである。
置を、前記半導体チップの裏面とスルーホールを有する
基板の一方面とが対向するように前記基板の一方面の所
定位置に実装した後、前記基板の他方面から前記スルー
ホールを通して導電性接着剤を流し込み、前記半導体チ
ップの裏面と前記スルーホールの内部及びその周辺に形
成される接地パターンとを接続すると共に前記導電性接
着剤を前記基板の他方面に流出させ、この流出した導電
性接着剤により前記基板の他方面の所定位置に放熱板を
実装するというものである。
（作 用） このような構成によりば、半導体チップの裏面と接地
パターンとは、基板の他方面からスルーホールを通して
流し入れた導電性接着剤により接続されている。このた
め、半導体チップを接地することが可能となる。
パターンとは、基板の他方面からスルーホールを通して
流し入れた導電性接着剤により接続されている。このた
め、半導体チップを接地することが可能となる。
また、TAB方式により製造された半導体装置の接地
が、既に基板への実装が終了した後に行える。このた
め、前記半導体装置の実装に何らの影響も与えることな
く、容易かつ確実に半導体チップを接地できる。
が、既に基板への実装が終了した後に行える。このた
め、前記半導体装置の実装に何らの影響も与えることな
く、容易かつ確実に半導体チップを接地できる。
さらに、基板の他方面には放熱板が取り付けられてい
る。このため、半導体チップの放熱性を良くすることが
できる。
る。このため、半導体チップの放熱性を良くすることが
できる。
（実施例） 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。なお、全図にわたり共通の部分には共
通の参照符号を付することにする。
詳細に説明する。なお、全図にわたり共通の部分には共
通の参照符号を付することにする。
第１図は、本発明の第１の実施例に係わる半導体装置
の実装構造である。
の実装構造である。
即ち、TAB方式により製造された半導体装置は、半導
体チップ１と、テープ２と、TABリード３と、出力端子
４と、表面保護膜５とを有している。なお、半導体チッ
プ１の裏面は、表面保護膜５に覆われておらず、露出し
ているものである。また、前記半導体装置が実装される
回路基板６には、その一方面から他方面へ抜けるスルー
ホール７が設けられている。スルーホール７の内部及び
その周辺には、接地パターン８が形成されている。さら
に、前記半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。ま
た、半導体チップ１の裏面と接地パターン８とは、導電
性接着剤９により接続されている。
体チップ１と、テープ２と、TABリード３と、出力端子
４と、表面保護膜５とを有している。なお、半導体チッ
プ１の裏面は、表面保護膜５に覆われておらず、露出し
ているものである。また、前記半導体装置が実装される
回路基板６には、その一方面から他方面へ抜けるスルー
ホール７が設けられている。スルーホール７の内部及び
その周辺には、接地パターン８が形成されている。さら
に、前記半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。ま
た、半導体チップ１の裏面と接地パターン８とは、導電
性接着剤９により接続されている。
このような実装構造によれば、導電性接着剤９により
半導体チップ１の裏面と接地パターン８とが接続されて
いる。このため、半導体チップ１の接地が可能となる。
半導体チップ１の裏面と接地パターン８とが接続されて
いる。このため、半導体チップ１の接地が可能となる。
次に、同図を参照しながら前記第１の実施例に係わる
半導体装置の実装方法について詳細に説明する。
半導体装置の実装方法について詳細に説明する。
まず、TAB方式によって製造されると共に、裏面が露
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続する。
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続する。
このような実装方法によれば、TAB方式により製造さ
れた半導体装置の接地が、既にその回路基板６への実装
が終了した後に行える。このため、前記半導体装置の実
装に何らの影響も与えることなく、容易かつ確実に半導
体チップ１を接地できる。
れた半導体装置の接地が、既にその回路基板６への実装
が終了した後に行える。このため、前記半導体装置の実
装に何らの影響も与えることなく、容易かつ確実に半導
体チップ１を接地できる。
第２図は、本発明の第２の実施例に係わる半導体装置
の実装構造である。
の実装構造である。
即ち、前記第１の実施例と同様に、TAB方式により製
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、前記半導体装置を実装する際の位
置決め（仮固定）用として、あらかじめスルーホール７
の周囲には接着剤10が取り付けられている。
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、前記半導体装置を実装する際の位
置決め（仮固定）用として、あらかじめスルーホール７
の周囲には接着剤10が取り付けられている。
このような実装構造によれば、導電性接着剤９により
半導体チップ１の裏面と接地パターン８とが接続される
と共に、位置決め用の接着剤10があらかじめスルーホー
ル７の周囲に取り付けられている。このため、半導体チ
ップ１を容易かつ迅速に接地することが可能となる。
半導体チップ１の裏面と接地パターン８とが接続される
と共に、位置決め用の接着剤10があらかじめスルーホー
ル７の周囲に取り付けられている。このため、半導体チ
ップ１を容易かつ迅速に接地することが可能となる。
なお、前記第２の実施例に係わる半導体装置の実装方
法は、前記第１の実施例に係わる半導体装置の実装方法
と同様に行うことができる。そして、前記第１の実施例
と同様の効果を得ることができる。
法は、前記第１の実施例に係わる半導体装置の実装方法
と同様に行うことができる。そして、前記第１の実施例
と同様の効果を得ることができる。
第３図は、本発明の第３の実施例に係わる半導体装置
の実装構造である。
の実装構造である。
即ち、前記第１の実施例と同様に、TAB方式により製
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、半導体チップ１の裏面と接地パタ
ーン８とが、回路基板６の他方面からスルーホール７を
通して流し入れた熱伝導の良い導電性接着剤９により接
続されると共に、この導電性接着剤９は、回路基板６の
他方面にも流出している。また、回路基板６の他方面に
流出した導電性接着剤９により、回路基板６の他方面の
所定位置には絶縁処理されたフィン（放熱板）32が取り
付けられている。
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、半導体チップ１の裏面と接地パタ
ーン８とが、回路基板６の他方面からスルーホール７を
通して流し入れた熱伝導の良い導電性接着剤９により接
続されると共に、この導電性接着剤９は、回路基板６の
他方面にも流出している。また、回路基板６の他方面に
流出した導電性接着剤９により、回路基板６の他方面の
所定位置には絶縁処理されたフィン（放熱板）32が取り
付けられている。
このような実装構造によれば、回路基板６の他方面に
は導電性接着剤９によりフィン32が取り付けられ、か
つ、このフィン32は、半導体チップ１の裏面に接続され
ている。このため、前記第１の実施例の効果に加えて、
半導体チップ１の放熱性を良くすることができる。
は導電性接着剤９によりフィン32が取り付けられ、か
つ、このフィン32は、半導体チップ１の裏面に接続され
ている。このため、前記第１の実施例の効果に加えて、
半導体チップ１の放熱性を良くすることができる。
次に、同図を参照しながら前記第３の実施例に係わる
半導体装置の実装方法について詳細に説明する。
半導体装置の実装方法について詳細に説明する。
まず、TAB方式によって製造されると共に、裏面が露
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続すると共に、導電性接着剤９
を回路基板６の他方面に流出させる。さらに、回路基板
６の他方面に流出した導電性接着剤10により、回路基板
６の他方面の所定位置にフィン32を取り付ける。
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続すると共に、導電性接着剤９
を回路基板６の他方面に流出させる。さらに、回路基板
６の他方面に流出した導電性接着剤10により、回路基板
６の他方面の所定位置にフィン32を取り付ける。
［発明の効果］ 以上、説明したように、本発明の半導体装置の実装構
造及び実装方法によれば、次のような効果を奏する。
造及び実装方法によれば、次のような効果を奏する。
半導体チップの裏面と接地パターンとは、回路基板の
他方面からスルーホールを通して流し入れた導電性接着
剤により接続されている。このため、半導体チップを接
地することが可能となる。
他方面からスルーホールを通して流し入れた導電性接着
剤により接続されている。このため、半導体チップを接
地することが可能となる。
また、TAB方式により製造された半導体装置の接地
が、既にその回路基板６への実装が終了した後に行え
る。このため、前記半導体装置の実装に何らの影響も与
えることなく、容易かつ確実に半導体チップを接地でき
る。
が、既にその回路基板６への実装が終了した後に行え
る。このため、前記半導体装置の実装に何らの影響も与
えることなく、容易かつ確実に半導体チップを接地でき
る。
さらに、回路基板の他方面には絶縁処理されたフィン
が取り付けられている。このため、半導体チップの放熱
性を良くすることができる。
が取り付けられている。このため、半導体チップの放熱
性を良くすることができる。
第１図は本発明の第１の実施例に係わる半導体装置の実
装構造を示す断面図、第２図は本発明の第２の実施例に
係わる半導体装置の実装構造を示す断面図、第３図は本
発明の第３の実施例に係わる半導体装置の実装構造を示
す断面図、第４図乃至第６図はそれぞれ従来の半導体装
置の実装構造を示す断面図である。 １……半導体チップ、２……テープ、３……TABリー
ド、４……出力端子、５……表面保護膜、６……回路基
板、７……スルーホール、８……接地パターン、９……
導電性接着剤、10……接着剤、31……ハンダペースト、
32……フィン。
装構造を示す断面図、第２図は本発明の第２の実施例に
係わる半導体装置の実装構造を示す断面図、第３図は本
発明の第３の実施例に係わる半導体装置の実装構造を示
す断面図、第４図乃至第６図はそれぞれ従来の半導体装
置の実装構造を示す断面図である。 １……半導体チップ、２……テープ、３……TABリー
ド、４……出力端子、５……表面保護膜、６……回路基
板、７……スルーホール、８……接地パターン、９……
導電性接着剤、10……接着剤、31……ハンダペースト、
32……フィン。
Claims (4)
- 【請求項１】スルーホールを有する基板と、前記スルー
ホールの内部及びその周辺に形成される接地パターン
と、裏面が露出した半導体チップを有し、前記半導体チ
ップの裏面と前記基板の一方面とが対向するように前記
基板の一方面の所定位置に実装される半導体装置と、前
記半導体チップの裏面と前記接地パターンとを接続する
導電性接着剤とを具備することを特徴とする半導体装置
の実装構造。 - 【請求項２】スルーホールを有する基板と、前記スルー
ホールの内部及びその周辺に形成される接地パターン
と、裏面が露出した半導体チップを有し、前記半導体チ
ップの裏面と前記基板の一方面とが対向するように前記
基板の一方面の所定位置に実装される半導体装置と、前
記半導体チップの裏面と前記接地パターンとを接続する
と共に、前記スルーホールを介して前記基板の他方面に
流出するような導電性接着剤と、前記導電性接着剤によ
り前記基板の他方面の所定位置に実装される放熱板とを
具備することを特徴とする半導体装置の実装構造。 - 【請求項３】裏面が露出した半導体チップを有する半導
体装置を、前記半導体チップの裏面とスルーホールを有
する基板の一方面とが対向するように前記基板の一方面
の所定位置に実装した後、前記基板の他方面から前記ス
ルーホールを通して導電性接着剤を流し込み、前記半導
体チップの裏面と前記スルーホールの内部及びその周辺
に形成される接地パターンとを接続することを特徴とす
る半導体装置の実装方法。 - 【請求項４】裏面が露出した半導体チップを有する半導
体装置を、前記半導体チップの裏面とスルーホールを有
する基板の一方面とが対向するように前記基板の一方面
の所定位置に実装した後、前記基板の他方面から前記ス
ルーホールを通して導電性接着剤を流し込み、前記半導
体チップの裏面と前記スルーホールの内部及びその周辺
に形成される接地パターンとを接続すると共に前記導電
性接着剤を前記基板の他方面に流出させ、この流出した
導電性接着剤により前記基板の他方面の所定位置に放熱
板を実装することを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066952A JP2778790B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066952A JP2778790B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体装置の実装構造及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268439A JPH03268439A (ja) | 1991-11-29 |
| JP2778790B2 true JP2778790B2 (ja) | 1998-07-23 |
Family
ID=13330866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066952A Expired - Fee Related JP2778790B2 (ja) | 1990-03-19 | 1990-03-19 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778790B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602298B1 (en) * | 1992-12-15 | 1998-06-10 | STMicroelectronics S.r.l. | Support for a semiconductor package |
| JP4669492B2 (ja) * | 2006-08-31 | 2011-04-13 | 山一電機株式会社 | ケーブル用コネクタ |
-
1990
- 1990-03-19 JP JP2066952A patent/JP2778790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268439A (ja) | 1991-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US5889324A (en) | Package for a semiconductor device | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP4667666B2 (ja) | チップアレイモジュール | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| JPH0922970A (ja) | 電子部品 | |
| JPH05198696A (ja) | 半導体チップの実装構造 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH09232473A (ja) | 半導体パッケージとその製造方法およびプリント基板 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0358455A (ja) | 半導体パッケージ | |
| JPH08116000A (ja) | 半導体装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
| JP2993480B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |