JPH04293259A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04293259A JPH04293259A JP3082003A JP8200391A JPH04293259A JP H04293259 A JPH04293259 A JP H04293259A JP 3082003 A JP3082003 A JP 3082003A JP 8200391 A JP8200391 A JP 8200391A JP H04293259 A JPH04293259 A JP H04293259A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- pellet
- bump
- heat
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000017525 heat dissipation Effects 0.000 claims abstract description 143
- 239000008188 pellet Substances 0.000 claims abstract description 131
- 230000005855 radiation Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000001721 transfer moulding Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000013011 mating Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造技術
、特に、放熱性能を向上させるための技術に関するもの
で、例えば、高電圧、大電流が取り扱え、しかも、高い
放熱性能が要求される半導体集積回路装置（以下、ＩＣ
という。）に利用して有効なものに関する。
、特に、放熱性能を向上させるための技術に関するもの
で、例えば、高電圧、大電流が取り扱え、しかも、高い
放熱性能が要求される半導体集積回路装置（以下、ＩＣ
という。）に利用して有効なものに関する。
【０００２】
【従来の技術】ＩＣの多機能化、高集積化、高速化が進
む最近、高電圧、大電流が取り扱える所謂パワーＩＣの
開発が要望されている。このようなパワーＩＣにおいて
は熱放散性（放熱性）の改善が重要な技術課題になる。
む最近、高電圧、大電流が取り扱える所謂パワーＩＣの
開発が要望されている。このようなパワーＩＣにおいて
は熱放散性（放熱性）の改善が重要な技術課題になる。
【０００３】放熱性の良好なＩＣを述べてある例として
は、次のようなものがある。第１の例は、日本国特許庁
公開特許公報昭和６３年２９６３４５号、である。この
公報には、絶縁性フィルム上に導電性パターンにより電
極とパターンとが併設され、その略中央において前記電
極と半導体素子とがボンディングされているフィルムキ
ャリアにおいて、前記導電性パターンの一部により形成
された放熱パターンが半導体素子の素子面を被覆するよ
うに、かつ、素子面と僅かに離れて絶縁性フィルムの中
央部に設けられた放熱体と、この放熱体と接続され、絶
縁性フィルムの周縁まで延長して配設された放熱片とか
ら形成されており、さらに、前記素子面が前記放熱パタ
ーンとともに樹脂により固着されているフィルムキャリ
ア、が開示されている。
は、次のようなものがある。第１の例は、日本国特許庁
公開特許公報昭和６３年２９６３４５号、である。この
公報には、絶縁性フィルム上に導電性パターンにより電
極とパターンとが併設され、その略中央において前記電
極と半導体素子とがボンディングされているフィルムキ
ャリアにおいて、前記導電性パターンの一部により形成
された放熱パターンが半導体素子の素子面を被覆するよ
うに、かつ、素子面と僅かに離れて絶縁性フィルムの中
央部に設けられた放熱体と、この放熱体と接続され、絶
縁性フィルムの周縁まで延長して配設された放熱片とか
ら形成されており、さらに、前記素子面が前記放熱パタ
ーンとともに樹脂により固着されているフィルムキャリ
ア、が開示されている。
【０００４】第２の例は、同平成２年６３１４３号、で
ある。この公報には、テープオートメーテッドボンディ
ング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ：ＴＡＢ）方式が用いられた半導体素子の樹脂封止
形パッケージにおいて、半導体素子の裏面に接着された
金属またはセラミックが素子面より突出されている半導
体素子パッケージが、開示されている。
ある。この公報には、テープオートメーテッドボンディ
ング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ：ＴＡＢ）方式が用いられた半導体素子の樹脂封止
形パッケージにおいて、半導体素子の裏面に接着された
金属またはセラミックが素子面より突出されている半導
体素子パッケージが、開示されている。
【０００５】第３例は、同平成２年１１４６５８号、同
昭和６０年１３７０４１号、同６０年１３７０４２号、
同平成２年３７７５６号および同平成２年５８２４３号
、である。これら公報にはいずれも概略、次のような半
導体装置が開示されている。すなわち、この半導体装置
は、第１主面側に集積回路が作り込まれた半導体ペレッ
ト（以下、ペレットという。）のその第１主面に板形状
の放熱用部材が樹脂を介して取り付けられている。
昭和６０年１３７０４１号、同６０年１３７０４２号、
同平成２年３７７５６号および同平成２年５８２４３号
、である。これら公報にはいずれも概略、次のような半
導体装置が開示されている。すなわち、この半導体装置
は、第１主面側に集積回路が作り込まれた半導体ペレッ
ト（以下、ペレットという。）のその第１主面に板形状
の放熱用部材が樹脂を介して取り付けられている。
【０００６】
【発明が解決しようとする課題】しかしながら、第１例
、第２例および第３例の公報に開示されている技術にお
いては、放熱性能の向上に限界があるばかりでなく、接
着剤使用による素子の汚染防止や、ポリイミド・フイル
ムを使用することによるコスト増対策、半導体素子ない
しはペレットに放熱用部材を固着する際の組立装置の共
用化が不充分であるため、次のような問題点が派生する
。
、第２例および第３例の公報に開示されている技術にお
いては、放熱性能の向上に限界があるばかりでなく、接
着剤使用による素子の汚染防止や、ポリイミド・フイル
ムを使用することによるコスト増対策、半導体素子ない
しはペレットに放熱用部材を固着する際の組立装置の共
用化が不充分であるため、次のような問題点が派生する
。
【０００７】■ 低熱抵抗形ＩＣの品質および信頼性
の確保が困難である。 ■ 低コスト化が困難である。 ■ 一貫生産が困難である。
の確保が困難である。 ■ 低コスト化が困難である。 ■ 一貫生産が困難である。
【０００８】本発明の目的は、生産性の低下を抑制しつ
つ、放熱性能を高めることができる半導体装置の製造技
術を提供することにある。
つ、放熱性能を高めることができる半導体装置の製造技
術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、第１主面側に集積回路が作り込まれ
ており、第１主面に複数個の電極パッドが形成されてい
る半導体ペレットと、この半導体ペレットの各電極パッ
ドに電気接続用バンプを介して電気的かつ機械的にそれ
ぞれ接続されており、前記集積回路を電気的に外部へ引
き出す複数本のリードと、前記半導体ペレットの第１主
面に放熱用バンプを介して少なくとも機械的に接続され
ており、半導体ペレットの発熱を外部へ放出させる少な
くとも１以上の放熱用部材と、トランスファ成形により
樹脂成形されており、前記半導体ペレット、前記各リー
ドの一部および放熱用部材の一部を樹脂封止する樹脂封
止パッケージと、を備えていることを特徴とする。
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、第１主面側に集積回路が作り込まれ
ており、第１主面に複数個の電極パッドが形成されてい
る半導体ペレットと、この半導体ペレットの各電極パッ
ドに電気接続用バンプを介して電気的かつ機械的にそれ
ぞれ接続されており、前記集積回路を電気的に外部へ引
き出す複数本のリードと、前記半導体ペレットの第１主
面に放熱用バンプを介して少なくとも機械的に接続され
ており、半導体ペレットの発熱を外部へ放出させる少な
くとも１以上の放熱用部材と、トランスファ成形により
樹脂成形されており、前記半導体ペレット、前記各リー
ドの一部および放熱用部材の一部を樹脂封止する樹脂封
止パッケージと、を備えていることを特徴とする。
【００１１】
【作用】前記した手段によれば、半導体ペレットの集積
回路が作り込まれた第１主面側に放熱用部材が放熱用バ
ンプを介して機械的に接続されているため、半導体ペレ
ットの発熱を放熱用バンプを通じて放熱用部材に熱伝導
により放出させることができ、放熱性能を大幅に高める
ことができる。
回路が作り込まれた第１主面側に放熱用部材が放熱用バ
ンプを介して機械的に接続されているため、半導体ペレ
ットの発熱を放熱用バンプを通じて放熱用部材に熱伝導
により放出させることができ、放熱性能を大幅に高める
ことができる。
【００１２】しかも、ヒートシンクと放熱フィンリード
との結合はバンプにより実施されるため、結合時におけ
るガス発生等がなく、当該ガス発生等による半導体ペレ
ット等の汚染を未然に回避することができる。
との結合はバンプにより実施されるため、結合時におけ
るガス発生等がなく、当該ガス発生等による半導体ペレ
ット等の汚染を未然に回避することができる。
【００１３】また、半導体ペレット、リード群および放
熱用部材は樹脂パッケージにより樹脂封止されているた
め、この半導体装置がプリント配線基板に実装される時
や、実装された後において、移送中の振動等による外力
がこの半導体装置に加わった場合においても、リード曲
がり等の事故が起きるのを防止することができ、その結
果、短絡不良や、断線不良の発生を未然に回避すること
ができる。以上の作用により、生産性の低下を抑制しつ
つ、半導体装置の放熱性能を大幅に高めることができる
。
熱用部材は樹脂パッケージにより樹脂封止されているた
め、この半導体装置がプリント配線基板に実装される時
や、実装された後において、移送中の振動等による外力
がこの半導体装置に加わった場合においても、リード曲
がり等の事故が起きるのを防止することができ、その結
果、短絡不良や、断線不良の発生を未然に回避すること
ができる。以上の作用により、生産性の低下を抑制しつ
つ、半導体装置の放熱性能を大幅に高めることができる
。
【００１４】
【実施例】図１は本発明の一実施例であるＱＦＰ・ＩＣ
を示す図２のＩ−Ｉ線に沿う断面図、図２はその一部切
断平面図、図３以降は本発明の一実施例であるそのＱＦ
Ｐ・ＩＣの製造方法を示す各説明図である。
を示す図２のＩ−Ｉ線に沿う断面図、図２はその一部切
断平面図、図３以降は本発明の一実施例であるそのＱＦ
Ｐ・ＩＣの製造方法を示す各説明図である。
【００１５】本実施例において、本発明に係る半導体装
置は、低熱抵抗を実現するための半導体集積回路装置で
ある放熱性の良好な樹脂封止形クワッド・フラット・パ
ッケージを備えているＩＣ（以下、低熱抵抗形ＱＦＰ・
ＩＣ、または、単に、ＩＣということがある。）として
構成されている。
置は、低熱抵抗を実現するための半導体集積回路装置で
ある放熱性の良好な樹脂封止形クワッド・フラット・パ
ッケージを備えているＩＣ（以下、低熱抵抗形ＱＦＰ・
ＩＣ、または、単に、ＩＣということがある。）として
構成されている。
【００１６】この低熱抵抗形ＱＦＰ・ＩＣ２７はシリコ
ン半導体ペレット（以下、ペレットという。）２５と、
ペレットの四方に配設されている複数本のリード９と、
ペレットの各電極パッド２４および各リード９のインナ
部９ａを互いに電気的に接続している電気接続用バンプ
１８と、ペレット２５の発熱を外部へ放出するための放
熱用部材としての放熱用タブ１０と、放熱用タブ１０を
ペレット２５に機械的に接続するための放熱用バンプ１
９と、放熱用タブ１０をペレット２０に機械的かつ電気
的に接続するための放熱用バンプ（以下、電気接続兼用
放熱用バンプということがある。）２０と、これらを樹
脂封止するパッケージ２６とを備えている。前記放熱用
タブ１０には放熱フィンリード７が一体的に連設されて
いるとともに、この放熱フィンリード７には前記樹脂封
止パッケージ２６の外部に突出された放熱フィン８が一
体的に連設されている。そして、この低熱抵抗形ＱＦＰ
・ＩＣは次のような製造方法により製造されている。
ン半導体ペレット（以下、ペレットという。）２５と、
ペレットの四方に配設されている複数本のリード９と、
ペレットの各電極パッド２４および各リード９のインナ
部９ａを互いに電気的に接続している電気接続用バンプ
１８と、ペレット２５の発熱を外部へ放出するための放
熱用部材としての放熱用タブ１０と、放熱用タブ１０を
ペレット２５に機械的に接続するための放熱用バンプ１
９と、放熱用タブ１０をペレット２０に機械的かつ電気
的に接続するための放熱用バンプ（以下、電気接続兼用
放熱用バンプということがある。）２０と、これらを樹
脂封止するパッケージ２６とを備えている。前記放熱用
タブ１０には放熱フィンリード７が一体的に連設されて
いるとともに、この放熱フィンリード７には前記樹脂封
止パッケージ２６の外部に突出された放熱フィン８が一
体的に連設されている。そして、この低熱抵抗形ＱＦＰ
・ＩＣは次のような製造方法により製造されている。
【００１７】以下、本発明の一実施例である低熱抵抗形
ＱＦＰ・ＩＣの製造方法を図３に沿って説明する。この
説明により、前記低熱抵抗形ＱＦＰ・ＩＣについての構
成の詳細が共に明らかにされる。
ＱＦＰ・ＩＣの製造方法を図３に沿って説明する。この
説明により、前記低熱抵抗形ＱＦＰ・ＩＣについての構
成の詳細が共に明らかにされる。
【００１８】図３に示されているように、この低熱抵抗
形ＱＦＰ・ＩＣの製造方法においては、多連リードフレ
ームが製造される。この多連リードフレーム１は図４に
示されているように構成されている。この多連リードフ
レーム１は、鉄−ニッケル合金や燐青銅等の良好な導電
性および熱伝導性を有する材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工等の適当
な手段により一体成形されており、この多連リードフレ
ーム１の表面には錫（Ｓｎ）、金（Ａｕ）、はんだ（Ｓ
ｎ−Ｐｂ）等を用いためっき処理が、後述するバンプに
よる接続が適正に実施されるように施されている。この
多連リードフレーム１には複数の単位リードフレーム２
が横方向に１列に並設されている。但し、一単位のみが
図示されている。
形ＱＦＰ・ＩＣの製造方法においては、多連リードフレ
ームが製造される。この多連リードフレーム１は図４に
示されているように構成されている。この多連リードフ
レーム１は、鉄−ニッケル合金や燐青銅等の良好な導電
性および熱伝導性を有する材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工等の適当
な手段により一体成形されており、この多連リードフレ
ーム１の表面には錫（Ｓｎ）、金（Ａｕ）、はんだ（Ｓ
ｎ−Ｐｂ）等を用いためっき処理が、後述するバンプに
よる接続が適正に実施されるように施されている。この
多連リードフレーム１には複数の単位リードフレーム２
が横方向に１列に並設されている。但し、一単位のみが
図示されている。
【００１９】単位リードフレーム２は位置決め孔３ａが
開設されている外枠３を一対備えており、両外枠３は所
定の間隔で平行になるように配されて一連にそれぞれ延
設されている。隣り合う単位リードフレーム２、２間に
は一対のセクション枠４が両外枠３、３間に互いに平行
に配されて一体的に架設されており、これら外枠、セク
ション枠により形成される略正方形の枠体（フレーム）
内に単位リードフレーム２が構成されている。
開設されている外枠３を一対備えており、両外枠３は所
定の間隔で平行になるように配されて一連にそれぞれ延
設されている。隣り合う単位リードフレーム２、２間に
は一対のセクション枠４が両外枠３、３間に互いに平行
に配されて一体的に架設されており、これら外枠、セク
ション枠により形成される略正方形の枠体（フレーム）
内に単位リードフレーム２が構成されている。
【００２０】各単位リードフレーム（以下、リードフレ
ームということがある。）２において、外枠３およびセ
クション枠４の接続部にはダム吊り部材５が略直角方向
にそれぞれ配されて一体的に突設されており、ダム吊り
部材５には４本のダム部材６が略正方形の枠形状になる
ように配されて、一体的に吊持されている。各ダム部材
６には４本の放熱フィンリード７が４箇所のコーナ部に
それぞれ配されて、対角線方向に突出するように一体的
に突設されている。そして、４本の放熱フィンリード７
の外側先端部には放熱フィン８が一体的に突設されてお
り、この放熱フィン８は後記するリード９のアウタ部９
ｂと対応する形状および配置にそれぞれ形成されている
。各放熱フィンリード７の内側先端部には略正方形形状
の放熱用タブ１０が枠形状と同心的に配されて、これら
放熱フィンリード７により吊持されるように一体的に連
設されている。各放熱フィンリード７によって、吊持さ
れた放熱用タブ１０は後記するリード９群の面と一致す
るようになっている。
ームということがある。）２において、外枠３およびセ
クション枠４の接続部にはダム吊り部材５が略直角方向
にそれぞれ配されて一体的に突設されており、ダム吊り
部材５には４本のダム部材６が略正方形の枠形状になる
ように配されて、一体的に吊持されている。各ダム部材
６には４本の放熱フィンリード７が４箇所のコーナ部に
それぞれ配されて、対角線方向に突出するように一体的
に突設されている。そして、４本の放熱フィンリード７
の外側先端部には放熱フィン８が一体的に突設されてお
り、この放熱フィン８は後記するリード９のアウタ部９
ｂと対応する形状および配置にそれぞれ形成されている
。各放熱フィンリード７の内側先端部には略正方形形状
の放熱用タブ１０が枠形状と同心的に配されて、これら
放熱フィンリード７により吊持されるように一体的に連
設されている。各放熱フィンリード７によって、吊持さ
れた放熱用タブ１０は後記するリード９群の面と一致す
るようになっている。
【００２１】また、ダム部材６には複数本のリード９が
長手方向に等間隔に配されて、互いに平行で、ダム部材
６と直交するように一体的に突設されている。各リード
９の内側端部は先端が後記するペレットの外周辺部に対
向するように配されることにより、インナ部９ａをそれ
ぞれ構成している。他方、各リード９の外側延長部分は
、その先端が外枠３およびセクション枠４に接続されて
おり、アウタ部９ｂをそれぞれ構成している。そして、
ダム部材６における隣り合うリード９、９間の部分は、
後述するパッケージ成形時にレジンの流れをせき止める
ダム６ａを実質的に構成している。
長手方向に等間隔に配されて、互いに平行で、ダム部材
６と直交するように一体的に突設されている。各リード
９の内側端部は先端が後記するペレットの外周辺部に対
向するように配されることにより、インナ部９ａをそれ
ぞれ構成している。他方、各リード９の外側延長部分は
、その先端が外枠３およびセクション枠４に接続されて
おり、アウタ部９ｂをそれぞれ構成している。そして、
ダム部材６における隣り合うリード９、９間の部分は、
後述するパッケージ成形時にレジンの流れをせき止める
ダム６ａを実質的に構成している。
【００２２】他方、この低熱抵抗形ＱＦＰ・ＩＣの製造
方法においては、ペレットの製造工程において図５に示
されているようなペレットが形成されるとともに、ペレ
ット上に電気接続用バンプおよび放熱用バンプが形成さ
れる。ペレットおよびバンプの製造作業は、半導体装置
の製造工程における所謂前工程においてウエハの形態で
実施される。そして、図５に示されているペレットおよ
びバンプは図３に示されている工程により形成される。 以下、バンプの形成工程を主体に、ペレットの製造工程
を説明する。
方法においては、ペレットの製造工程において図５に示
されているようなペレットが形成されるとともに、ペレ
ット上に電気接続用バンプおよび放熱用バンプが形成さ
れる。ペレットおよびバンプの製造作業は、半導体装置
の製造工程における所謂前工程においてウエハの形態で
実施される。そして、図５に示されているペレットおよ
びバンプは図３に示されている工程により形成される。 以下、バンプの形成工程を主体に、ペレットの製造工程
を説明する。
【００２３】所謂、半導体装置の前工程においてはウエ
ハの形態で、所望の集積回路が各ペレットに対応するよ
うに作り込まれる。例えば、図５に示されているペレッ
ト２５においては、Ｐ基板１１にＭＯＳ構造の集積回路
１２が作り込まれる。この集積回路１２としては、例え
ば、図６に示されているようなＨブリッジ回路等が含ま
れる。図６において、４個のトランジスタＭ１、Ｍ２、
Ｍ３およびＭ４がＨ形状のブリッジ回路Ｂに接続されて
おり、このブリッジ回路Ｂの出力端子にはパワートラン
ジスタ等の比較的大出力の負荷Ａが接続されている。
ハの形態で、所望の集積回路が各ペレットに対応するよ
うに作り込まれる。例えば、図５に示されているペレッ
ト２５においては、Ｐ基板１１にＭＯＳ構造の集積回路
１２が作り込まれる。この集積回路１２としては、例え
ば、図６に示されているようなＨブリッジ回路等が含ま
れる。図６において、４個のトランジスタＭ１、Ｍ２、
Ｍ３およびＭ４がＨ形状のブリッジ回路Ｂに接続されて
おり、このブリッジ回路Ｂの出力端子にはパワートラン
ジスタ等の比較的大出力の負荷Ａが接続されている。
【００２４】次いで、集積回路１２の上には電気配線形
成工程において電気配線１３が形成される。この電気配
線１３の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。図５に示されているペレ
ット２５において、電気配線１３は第１層配線１４と第
２層配線１５とから構成されており、第１層配線と第２
層配線１５との間は層間絶縁膜１６により絶縁されてい
る。また、第２層配線１５の上にはパッシベーション膜
１７が被着されており、このパッシベーション膜１７は
シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ
）等の硬質の絶縁膜により構成されている。
成工程において電気配線１３が形成される。この電気配
線１３の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。図５に示されているペレ
ット２５において、電気配線１３は第１層配線１４と第
２層配線１５とから構成されており、第１層配線と第２
層配線１５との間は層間絶縁膜１６により絶縁されてい
る。また、第２層配線１５の上にはパッシベーション膜
１７が被着されており、このパッシベーション膜１７は
シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ
）等の硬質の絶縁膜により構成されている。
【００２５】その後、バンプ形成工程において、ペレッ
ト２５上にバンプが形成される。本実施例において、バ
ンプとしては、電気接続用バンプ（以下、第１バンプと
いうことがある。）１８と、放熱用バンプ（以下、第２
バンプということがある。）１９と、電気接続兼用放熱
用バンプ２０（以下、第３バンプということがある。）
とがある。これらバンプ１８、１９、２０は、チタン（
Ｔｉ）等から成る第１下地層２１と、パラジウム（Ｐｄ
）等から成る第２下地層２２と、金（Ａｕ）、銅（Ｃｕ
）、はんだ（Ｓｎ−Ｐｂ）等から成る本体２３とから構
成されており、次のような工程により形成される。
ト２５上にバンプが形成される。本実施例において、バ
ンプとしては、電気接続用バンプ（以下、第１バンプと
いうことがある。）１８と、放熱用バンプ（以下、第２
バンプということがある。）１９と、電気接続兼用放熱
用バンプ２０（以下、第３バンプということがある。）
とがある。これらバンプ１８、１９、２０は、チタン（
Ｔｉ）等から成る第１下地層２１と、パラジウム（Ｐｄ
）等から成る第２下地層２２と、金（Ａｕ）、銅（Ｃｕ
）、はんだ（Ｓｎ−Ｐｂ）等から成る本体２３とから構
成されており、次のような工程により形成される。
【００２６】すなわち、ウエハの形態で、ペレット２５
上にＴｉが蒸着され、Ｔｉ蒸着膜上にＰｄが蒸着される
。次いで、Ｐｄ蒸着膜上にレジストが塗布された後、レ
ジスト膜上にＡｕがめっきにより被着される。その後、
レジスト膜が除去されるとともに、Ｔｉ蒸着膜、および
、Ｐｄ蒸着膜がエッチング処理により除去される。 このような処理工程により、第１下地層２１、第２下地
層２２および本体２３を備えているバンプ１８、１９、
２０が形成される。
上にＴｉが蒸着され、Ｔｉ蒸着膜上にＰｄが蒸着される
。次いで、Ｐｄ蒸着膜上にレジストが塗布された後、レ
ジスト膜上にＡｕがめっきにより被着される。その後、
レジスト膜が除去されるとともに、Ｔｉ蒸着膜、および
、Ｐｄ蒸着膜がエッチング処理により除去される。 このような処理工程により、第１下地層２１、第２下地
層２２および本体２３を備えているバンプ１８、１９、
２０が形成される。
【００２７】第１バンプ２１は第１層配線１４上に形成
された電極パッド２４に機械的かつ電気的に接続されて
おり、この電極パッド２４および第１層配線１４を介し
て集積回路１２に電気的に接続されている。これに対し
て、第２バンプ２２はパッシベーション膜１７上に機械
的に接続されており、集積回路１２に対して電気的に絶
縁されている。また、第３バンプ２３は第１配線１４上
に形成された電極パッド２４に機械的かつ電気的に接続
されている。この領域において第１配線１４はＰ基板１
１に電気的に接続されており、したがって、第３バンプ
２３はＰ基板１１に電気的に接続されている。
された電極パッド２４に機械的かつ電気的に接続されて
おり、この電極パッド２４および第１層配線１４を介し
て集積回路１２に電気的に接続されている。これに対し
て、第２バンプ２２はパッシベーション膜１７上に機械
的に接続されており、集積回路１２に対して電気的に絶
縁されている。また、第３バンプ２３は第１配線１４上
に形成された電極パッド２４に機械的かつ電気的に接続
されている。この領域において第１配線１４はＰ基板１
１に電気的に接続されており、したがって、第３バンプ
２３はＰ基板１１に電気的に接続されている。
【００２８】そして、第１バンプ１８は複数個がペレッ
トの外周辺部に配置されており、各第１バンプ１８は前
記リードフレーム２における各リード９のインナ部９ａ
にそれぞれ対応するように構成されている。また、第２
バンプ１９は複数個がペレット２５の第１主面における
中央部に配置されており、これらはペレット２５におい
て発熱が想定されるアクティブ領域を広くカバーしてこ
れに対応するように、かつ、他方で、前記リードフレー
ム２における放熱用タブ１０の中央部領域に対応するよ
うに構成されている。さらに、第３バンプ２０は複数個
が第１バンプ１８および第２バンプ１９に干渉しない適
当な位置に配されており、これら第３バンプ２０は前記
リードフレーム２における放熱用タブ１０のコーナ部領
域に対応するように構成されている。
トの外周辺部に配置されており、各第１バンプ１８は前
記リードフレーム２における各リード９のインナ部９ａ
にそれぞれ対応するように構成されている。また、第２
バンプ１９は複数個がペレット２５の第１主面における
中央部に配置されており、これらはペレット２５におい
て発熱が想定されるアクティブ領域を広くカバーしてこ
れに対応するように、かつ、他方で、前記リードフレー
ム２における放熱用タブ１０の中央部領域に対応するよ
うに構成されている。さらに、第３バンプ２０は複数個
が第１バンプ１８および第２バンプ１９に干渉しない適
当な位置に配されており、これら第３バンプ２０は前記
リードフレーム２における放熱用タブ１０のコーナ部領
域に対応するように構成されている。
【００２９】このようにしてペレット２５およびバンプ
１８、１９、２０が形成されたウエハは、ダイシング工
程において各ペレット２５にそれぞれ分割される。ダイ
シングされたペレット２５は、前記単位リードフレーム
２における放熱用タブ１０よりも大きい略正方形の微小
な平板形状に形成されている。ペレット２５の第１主面
における周辺部には第１バンプ１８群が配設されており
、各第１バンプ１８は前記リードフレーム２における各
リード９のインナ部９ａと対向する状態になっている。 また、ペレット２５の第１主面における中央部には第２
バンプ群１９が配設されており、この第２バンプ群１９
は前記リードフレーム２における放熱用タブ１０と対向
する状態になっている。さらに、第２主面における４隅
には第３バンプ２０および／または第２バンプ１９（以
下、第３バンプ２０とする。）が配設されており、この
バンプ２０または１９は前記リードフレーム２における
４本の放熱フィンリード７に対向する状態になっている
。
１８、１９、２０が形成されたウエハは、ダイシング工
程において各ペレット２５にそれぞれ分割される。ダイ
シングされたペレット２５は、前記単位リードフレーム
２における放熱用タブ１０よりも大きい略正方形の微小
な平板形状に形成されている。ペレット２５の第１主面
における周辺部には第１バンプ１８群が配設されており
、各第１バンプ１８は前記リードフレーム２における各
リード９のインナ部９ａと対向する状態になっている。 また、ペレット２５の第１主面における中央部には第２
バンプ群１９が配設されており、この第２バンプ群１９
は前記リードフレーム２における放熱用タブ１０と対向
する状態になっている。さらに、第２主面における４隅
には第３バンプ２０および／または第２バンプ１９（以
下、第３バンプ２０とする。）が配設されており、この
バンプ２０または１９は前記リードフレーム２における
４本の放熱フィンリード７に対向する状態になっている
。
【００３０】以上のようにして製造されたペレット２５
は、ペレット接続工程において、図７および図８に示さ
れているように、前記構成に係る多連リードフレーム１
の各単位リードフレーム２にそれぞれ機械的に接続され
る。このペレット接続作業は多連リードフレーム１が横
方向にピッチ送りされることにより、各単位リードフレ
ーム２毎に順次実施される。
は、ペレット接続工程において、図７および図８に示さ
れているように、前記構成に係る多連リードフレーム１
の各単位リードフレーム２にそれぞれ機械的に接続され
る。このペレット接続作業は多連リードフレーム１が横
方向にピッチ送りされることにより、各単位リードフレ
ーム２毎に順次実施される。
【００３１】ペレット２５がリードフレーム２に接続さ
れる際、ペレット２５の各第１バンプ１８がリードフレ
ーム２における各リード９のインナ部９ａに、第２バン
プ１９群が放熱用タブ１０に、また、各コーナに位置す
る第３バンプ２０が各放熱用フィンリード７にそれぞれ
ボンディングされる。このボンディング作業はリードフ
レーム２にペレット２５が前記の通り整合された状態で
、若干の付勢力と、所定の温度（約５００°Ｃ）の熱と
が作用されることにより実施される。そして、例えば、
単位リードフレーム２の表面に被着されている錫めっき
膜と、各バンプ１８、１９、２０の本体２３における金
との間において、金−錫の共晶が形成されるため、リー
ド９のインナ部９ａ、放熱用タブ１０および放熱用フィ
ンリード７と各バンプ１８、１９、２０とが一体的に結
合されることになる。
れる際、ペレット２５の各第１バンプ１８がリードフレ
ーム２における各リード９のインナ部９ａに、第２バン
プ１９群が放熱用タブ１０に、また、各コーナに位置す
る第３バンプ２０が各放熱用フィンリード７にそれぞれ
ボンディングされる。このボンディング作業はリードフ
レーム２にペレット２５が前記の通り整合された状態で
、若干の付勢力と、所定の温度（約５００°Ｃ）の熱と
が作用されることにより実施される。そして、例えば、
単位リードフレーム２の表面に被着されている錫めっき
膜と、各バンプ１８、１９、２０の本体２３における金
との間において、金−錫の共晶が形成されるため、リー
ド９のインナ部９ａ、放熱用タブ１０および放熱用フィ
ンリード７と各バンプ１８、１９、２０とが一体的に結
合されることになる。
【００３２】図７および図８に示されているように、ペ
レット２５が単位リードフレーム２に機械的に接続され
た状態において、各リード９のインナ部９ａには各第１
バンプ１８がそれぞれ一体的に結合された状態になって
おり、この結合により各リード９は各第１バンプ１８を
介してペレット２５の集積回路１２に電気的に接続され
た状態になっている。また、放熱用タブ１０には第２バ
ルプ１９群がそれぞれ一体的に結合された状態になって
おり、この結合により、放熱用タブ１０は第２バルプ１
９群を介してペレット２５に熱的（機械的）に接続され
た状態になっている。さらに、各放熱フィンリード７に
は各第３バンプ２０がそれぞれ一体的に結合された状態
になっており、この結合によって、各放熱フィンリード
７は各第３バンプ２０を介してペレット２５にそれぞれ
電気的かつ熱的に接続された状態になっている。
レット２５が単位リードフレーム２に機械的に接続され
た状態において、各リード９のインナ部９ａには各第１
バンプ１８がそれぞれ一体的に結合された状態になって
おり、この結合により各リード９は各第１バンプ１８を
介してペレット２５の集積回路１２に電気的に接続され
た状態になっている。また、放熱用タブ１０には第２バ
ルプ１９群がそれぞれ一体的に結合された状態になって
おり、この結合により、放熱用タブ１０は第２バルプ１
９群を介してペレット２５に熱的（機械的）に接続され
た状態になっている。さらに、各放熱フィンリード７に
は各第３バンプ２０がそれぞれ一体的に結合された状態
になっており、この結合によって、各放熱フィンリード
７は各第３バンプ２０を介してペレット２５にそれぞれ
電気的かつ熱的に接続された状態になっている。
【００３３】このようにして各単位リードフレーム２に
ペレット２５が結合された多連リードフレーム１には、
各単位リードフレーム２毎に樹脂封止パッケージ２６群
が、図９に示されているようなトランスファ成形装置３
０を使用されて、図１０に示されているように、単位リ
ードフレーム群について同時成形される。
ペレット２５が結合された多連リードフレーム１には、
各単位リードフレーム２毎に樹脂封止パッケージ２６群
が、図９に示されているようなトランスファ成形装置３
０を使用されて、図１０に示されているように、単位リ
ードフレーム群について同時成形される。
【００３４】図９に示されているトランスファ成形装置
３０はシリンダ装置等（図示せず）によって互いに型締
めされる一対の上型３１と下型３２とを備えている。こ
の上型３１と下型３２との合わせ面には上型キャビティ
ー凹部３３ａと下型キャビティー凹部３３ｂとが互いに
協働してキャビティー３３を形成するようにそれぞれ複
数組没設されている。上型３１の合わせ面にはポット３
４が開設されており、ポット３４にはシリンダ装置（図
示せず）により進退されるプランジャ３５が成形材料と
しての樹脂（以下、レジンという。）を送給し得るよう
に挿入されている。下型３２の合わせ面にはカル３６が
ポット３４との対向位置に配されて没設されているとと
もに、複数条のランナ３７がポット３４にそれぞれ接続
するように放射状に配されて没設されている。各ランナ
３７の他端部は下側キャビティー凹部３３ｂにそれぞれ
接続されており、そのランナ３７とキャビティー凹部３
３ｂとの接続部にはゲート３８がレジンをキャビティー
３３内に注入し得るように形成されている。また、下型
３２の合わせ面には逃げ凹所３９が多連リードフレーム
１の厚みを逃げ得るように、その外形よりも若干大きめ
の長方形で、その厚さと略等しい寸法の一定深さに没設
されている。
３０はシリンダ装置等（図示せず）によって互いに型締
めされる一対の上型３１と下型３２とを備えている。こ
の上型３１と下型３２との合わせ面には上型キャビティ
ー凹部３３ａと下型キャビティー凹部３３ｂとが互いに
協働してキャビティー３３を形成するようにそれぞれ複
数組没設されている。上型３１の合わせ面にはポット３
４が開設されており、ポット３４にはシリンダ装置（図
示せず）により進退されるプランジャ３５が成形材料と
しての樹脂（以下、レジンという。）を送給し得るよう
に挿入されている。下型３２の合わせ面にはカル３６が
ポット３４との対向位置に配されて没設されているとと
もに、複数条のランナ３７がポット３４にそれぞれ接続
するように放射状に配されて没設されている。各ランナ
３７の他端部は下側キャビティー凹部３３ｂにそれぞれ
接続されており、そのランナ３７とキャビティー凹部３
３ｂとの接続部にはゲート３８がレジンをキャビティー
３３内に注入し得るように形成されている。また、下型
３２の合わせ面には逃げ凹所３９が多連リードフレーム
１の厚みを逃げ得るように、その外形よりも若干大きめ
の長方形で、その厚さと略等しい寸法の一定深さに没設
されている。
【００３５】前記構成に係る多連リードフレーム１を用
いられて樹脂封止パッケージがトランスファ成形される
場合、上型３１および下型３２における各キャビティー
３３は各単位リードフレーム２における４本のダム部材
６間の空間にそれぞれ対応される。
いられて樹脂封止パッケージがトランスファ成形される
場合、上型３１および下型３２における各キャビティー
３３は各単位リードフレーム２における４本のダム部材
６間の空間にそれぞれ対応される。
【００３６】トランスファ成形時において、前記構成に
係る多連リードフレーム１は、下型３２に没設されてい
る逃げ凹所３９内に、各単位リードフレーム２における
ペレット２５が各キャビティー３３内にそれぞれ収容さ
れるように配されてセットされる。
係る多連リードフレーム１は、下型３２に没設されてい
る逃げ凹所３９内に、各単位リードフレーム２における
ペレット２５が各キャビティー３３内にそれぞれ収容さ
れるように配されてセットされる。
【００３７】続いて、上型３１と下型３２とが型締めさ
れ、ポット３４からプランジャ３５により成形材料とし
てのレジン４０がランナ３７およびゲート３８を通じて
各キャビティー３３に送給されて圧入される。
れ、ポット３４からプランジャ３５により成形材料とし
てのレジン４０がランナ３７およびゲート３８を通じて
各キャビティー３３に送給されて圧入される。
【００３８】注入後、レジン４０が熱硬化されて樹脂封
止パッケージ２６が成形されると、上型３１および下型
３２は型開きされるとともに、樹脂封止パッケージ２６
がエジェクタ・ピン（図示せず）により離型される。こ
のようにして、図１０に示されているように、パッケー
ジ１９群を成形された多連リードフレーム１はトランス
ファ成形装置３０から脱装される。
止パッケージ２６が成形されると、上型３１および下型
３２は型開きされるとともに、樹脂封止パッケージ２６
がエジェクタ・ピン（図示せず）により離型される。こ
のようにして、図１０に示されているように、パッケー
ジ１９群を成形された多連リードフレーム１はトランス
ファ成形装置３０から脱装される。
【００３９】そして、このようにして樹脂成形されたパ
ッケージの内部には、図１０に示されているように、ペ
レット２５、リード９のインナ部９ａ、放熱用タブ１０
および放熱フィンリード７が樹脂封止されることになる
。また、放熱フィンリード７における外側端部側に形成
された放熱フィン８は樹脂封止パッケージ２６のコーナ
部側面からそれぞれ直角方向に突出された状態になって
いる。
ッケージの内部には、図１０に示されているように、ペ
レット２５、リード９のインナ部９ａ、放熱用タブ１０
および放熱フィンリード７が樹脂封止されることになる
。また、放熱フィンリード７における外側端部側に形成
された放熱フィン８は樹脂封止パッケージ２６のコーナ
部側面からそれぞれ直角方向に突出された状態になって
いる。
【００４０】その後、多連リードフレーム１はリード切
断成形工程において、各単位リードフレーム２毎に順次
、リード切断装置（図示せず）により、各リード９およ
び放熱フィン８から、外枠３、セクション枠４および各
ダム６ａを切り落された後、リード成形装置（図示せず
）により、リード９のアウタ部９ｂおよび放熱フィン８
をガル・ウイング形状にそれぞれ屈曲成形される。これ
により、前記構成に係る低熱抵抗形ＱＦＰ・ＩＣ２７が
製造されたことになる。
断成形工程において、各単位リードフレーム２毎に順次
、リード切断装置（図示せず）により、各リード９およ
び放熱フィン８から、外枠３、セクション枠４および各
ダム６ａを切り落された後、リード成形装置（図示せず
）により、リード９のアウタ部９ｂおよび放熱フィン８
をガル・ウイング形状にそれぞれ屈曲成形される。これ
により、前記構成に係る低熱抵抗形ＱＦＰ・ＩＣ２７が
製造されたことになる。
【００４１】以上のようにして製造された低熱抵抗形Ｑ
ＦＰ・ＩＣ２７は、図１１および図１２に示されている
ようにプリント配線基板４１に実装される。図１１およ
び図１２において、プリント配線基板４１には通電用ラ
ンド４２が複数個、実装対象物となる低熱抵抗形ＱＦＰ
・ＩＣ２７における各リード９のアウタ部９ｂに対応す
るように略正方形枠形状にそれぞれ配されて、銅等の導
電材料が用いられて略長方形かつ小形の平板形状に形成
されている。また、プリント配線基板４１には放熱フィ
ン用のランド４３が、各ランド４２群列の両端部におい
てこのＱＦＰ・ＩＣ２７の放熱フィン８に対応するよう
にそれぞれ配されて、各放熱フィン８の列に略対応する
長方形の平板形状にそれぞれ形成されている。各ランド
４２および４３上にはクリームはんだ（図示せず）がス
クリーン印刷等の適当な厚膜形成手段によりそれぞれ塗
布されている。
ＦＰ・ＩＣ２７は、図１１および図１２に示されている
ようにプリント配線基板４１に実装される。図１１およ
び図１２において、プリント配線基板４１には通電用ラ
ンド４２が複数個、実装対象物となる低熱抵抗形ＱＦＰ
・ＩＣ２７における各リード９のアウタ部９ｂに対応す
るように略正方形枠形状にそれぞれ配されて、銅等の導
電材料が用いられて略長方形かつ小形の平板形状に形成
されている。また、プリント配線基板４１には放熱フィ
ン用のランド４３が、各ランド４２群列の両端部におい
てこのＱＦＰ・ＩＣ２７の放熱フィン８に対応するよう
にそれぞれ配されて、各放熱フィン８の列に略対応する
長方形の平板形状にそれぞれ形成されている。各ランド
４２および４３上にはクリームはんだ（図示せず）がス
クリーン印刷等の適当な厚膜形成手段によりそれぞれ塗
布されている。
【００４２】前記構成に係る低熱抵抗形ＱＦＰ・ＩＣ２
７がこのプレント配線基板４１に表面実装される際、こ
のＱＦＰ・ＩＣ２７はそのリード９のアウタ部９ｂ群お
よび放熱フィン８がプリント配線基板４１上のランド４
２および４３にそれぞれ整合されて、クリームはんだに
よってそれぞれ粘着された状態で、プリント配線基板４
１上にセットされる。続いて、リフローはんだ付け処理
等の適当な手段により、クリームはんだが加熱溶融され
た後、固化されると、リード９のアウタ部９ｂ群および
放熱フィン８と、ランド２２および２３との間には、は
んだ付け部４４および４５がそれぞれ形成される。この
状態において、低熱抵抗形ＱＦＰ・ＩＣ２７はプリント
配線基板４１に電気的かつ機械的に接続され、表面実装
された状態になる。
７がこのプレント配線基板４１に表面実装される際、こ
のＱＦＰ・ＩＣ２７はそのリード９のアウタ部９ｂ群お
よび放熱フィン８がプリント配線基板４１上のランド４
２および４３にそれぞれ整合されて、クリームはんだに
よってそれぞれ粘着された状態で、プリント配線基板４
１上にセットされる。続いて、リフローはんだ付け処理
等の適当な手段により、クリームはんだが加熱溶融され
た後、固化されると、リード９のアウタ部９ｂ群および
放熱フィン８と、ランド２２および２３との間には、は
んだ付け部４４および４５がそれぞれ形成される。この
状態において、低熱抵抗形ＱＦＰ・ＩＣ２７はプリント
配線基板４１に電気的かつ機械的に接続され、表面実装
された状態になる。
【００４３】このＱＦＰ・ＩＣ２７の実装状態において
稼働中、ペレット２５が発熱すると、ペレット２５は放
熱フィンリード７に一体となった放熱用タブ１０に第２
バンプ１９群により直接ボンディングされているため、
ペレット２５で発生した熱は放熱用の第２バンプ１９群
および放熱用タブ１０を通じて放熱フィンリード７に直
接的に熱伝導され、その放熱フィンリード７に連結され
ている放熱フィン８の全体からプリント配線基板４１を
通じて効果的に放熱されることになる。つまり、ペレッ
ト２５から第２バンプ１９群および放熱用タブ１０を通
じて放熱フィンリード７に伝播された熱は、放熱フィン
リード７に一体になった放熱フィン８からランド４３を
経由してプリント配線基板４１へ放熱される。
稼働中、ペレット２５が発熱すると、ペレット２５は放
熱フィンリード７に一体となった放熱用タブ１０に第２
バンプ１９群により直接ボンディングされているため、
ペレット２５で発生した熱は放熱用の第２バンプ１９群
および放熱用タブ１０を通じて放熱フィンリード７に直
接的に熱伝導され、その放熱フィンリード７に連結され
ている放熱フィン８の全体からプリント配線基板４１を
通じて効果的に放熱されることになる。つまり、ペレッ
ト２５から第２バンプ１９群および放熱用タブ１０を通
じて放熱フィンリード７に伝播された熱は、放熱フィン
リード７に一体になった放熱フィン８からランド４３を
経由してプリント配線基板４１へ放熱される。
【００４４】このとき、第２バンプ１９群がペレット２
５のアクティブ領域に配設されているため、ペレット２
５の発熱は各第２バンプ１９によりきわめて効果的に汲
み上げられてヒートシンクとしての放熱用タブ１０に導
かれることになる。このため、放熱効果はより一層高く
なり、相対的にペレット２５は迅速かつ充分に冷却され
ることになる。
５のアクティブ領域に配設されているため、ペレット２
５の発熱は各第２バンプ１９によりきわめて効果的に汲
み上げられてヒートシンクとしての放熱用タブ１０に導
かれることになる。このため、放熱効果はより一層高く
なり、相対的にペレット２５は迅速かつ充分に冷却され
ることになる。
【００４５】また、放熱フィンリード７には第３バンプ
２０および第１層配線１４を介してＰ基板１１が電気的
に接続されているため、放熱フィンリード７はＰ基板１
１の電位になる。したがって、放熱フィン８は放熱フィ
ンリード７、第３バンプ２０の経路を介して、Ｐ基板１
１とランド２３との間をモーストネガティブ電位回路と
して利用することができる。そして、この第３バンプ２
０にも熱伝導されるため、前記経路を通じても放熱作用
が効果的に奏されることになる。
２０および第１層配線１４を介してＰ基板１１が電気的
に接続されているため、放熱フィンリード７はＰ基板１
１の電位になる。したがって、放熱フィン８は放熱フィ
ンリード７、第３バンプ２０の経路を介して、Ｐ基板１
１とランド２３との間をモーストネガティブ電位回路と
して利用することができる。そして、この第３バンプ２
０にも熱伝導されるため、前記経路を通じても放熱作用
が効果的に奏されることになる。
【００４６】ちなみに、ペレット２５の集積回路１２は
第１バンプ１８群、リード９のインナ部９ａおよびラン
ド２３群を通じて電気的に接続されて、電気的に駆動さ
れることになる。
第１バンプ１８群、リード９のインナ部９ａおよびラン
ド２３群を通じて電気的に接続されて、電気的に駆動さ
れることになる。
【００４７】前記実施例によれば次の効果が得られる。
■ 集積回路１２が作り込まれたペレット２５の第１
主面に放熱用部材としての放熱用タブ１０を放熱用バン
プ１９を介して機械的に接続することにより、ペレット
２５の集積回路１２の発熱を熱伝導により放熱用バンプ
１９を通じて放熱用タブ１０に汲み上げさせることがで
きるため、ペレット２５の発熱をきわめて効果的に放熱
させることができる。
主面に放熱用部材としての放熱用タブ１０を放熱用バン
プ１９を介して機械的に接続することにより、ペレット
２５の集積回路１２の発熱を熱伝導により放熱用バンプ
１９を通じて放熱用タブ１０に汲み上げさせることがで
きるため、ペレット２５の発熱をきわめて効果的に放熱
させることができる。
【００４８】■ ペレットにおける最も発熱し易い場
所であるアクティブ領域に対向する位置に放熱用バンプ
を配置することにより、発熱をきわめて効率的に汲み上
げることができるため、放熱効果をより一層高めること
ができる。
所であるアクティブ領域に対向する位置に放熱用バンプ
を配置することにより、発熱をきわめて効率的に汲み上
げることができるため、放熱効果をより一層高めること
ができる。
【００４９】■ 放熱用バンプ１９を介してペレット
２５に接続された放熱用部材としてのタブ１０に放熱フ
ィンリード７を介して放熱フィン８を一体的に形成し、
この放熱フィン８をプリント配線基板４１にはんだ付け
することにより、ペレット２５の発熱を基板４１に直接
的に熱伝導させることができるため、放熱効果をより一
層高めることができる。
２５に接続された放熱用部材としてのタブ１０に放熱フ
ィンリード７を介して放熱フィン８を一体的に形成し、
この放熱フィン８をプリント配線基板４１にはんだ付け
することにより、ペレット２５の発熱を基板４１に直接
的に熱伝導させることができるため、放熱効果をより一
層高めることができる。
【００５０】■ 放熱用バンプ２０をペレット２５の
Ｐ基板１１等に電気的に接続することにより、放熱用バ
ンプ２０を電気接続用バンプとして兼用することができ
るため、放熱用バンプ１９に機械的に接続された放熱用
タブ等の放熱用部材をモーストネガティブ電位を取る外
部端子として兼用することができ、その分、電気配線を
簡単化することができる。
Ｐ基板１１等に電気的に接続することにより、放熱用バ
ンプ２０を電気接続用バンプとして兼用することができ
るため、放熱用バンプ１９に機械的に接続された放熱用
タブ等の放熱用部材をモーストネガティブ電位を取る外
部端子として兼用することができ、その分、電気配線を
簡単化することができる。
【００５１】■ 放熱用部材としての放熱用タブ１０
を多連リードフレーム１に一体的に形成することにより
、ペレット２５を多連リードフレーム１におけるリード
９のインナ部９ａ群に電気接続用バンプ１８を介してボ
ンディングすると同時に、放熱用部材としての放熱用タ
ブ１０をペレット２５に機械的に結合することができる
ため、部品点数、加工工数および組立工数等を低減する
ことができ、生産性の低下を抑制することができる。
を多連リードフレーム１に一体的に形成することにより
、ペレット２５を多連リードフレーム１におけるリード
９のインナ部９ａ群に電気接続用バンプ１８を介してボ
ンディングすると同時に、放熱用部材としての放熱用タ
ブ１０をペレット２５に機械的に結合することができる
ため、部品点数、加工工数および組立工数等を低減する
ことができ、生産性の低下を抑制することができる。
【００５２】■ ペレットボンディング作業およびワ
イヤボンディング作業を省略することができるため、生
産性を高めることができる。
イヤボンディング作業を省略することができるため、生
産性を高めることができる。
【００５３】■ 各リード９および放熱用タブ１０に
ペレット２５の集積回路１２を電気接続用バンプ１８お
よび電気接続兼用の放熱用バンプ２０によって電気的に
接続することにより、配線抵抗を低減することができる
ため、半導体装置の性能を向上させることができる。
ペレット２５の集積回路１２を電気接続用バンプ１８お
よび電気接続兼用の放熱用バンプ２０によって電気的に
接続することにより、配線抵抗を低減することができる
ため、半導体装置の性能を向上させることができる。
【００５４】図１３は本発明の実施例２であるＱＦＰ・
ＩＣを示す正面断面図、図１４はその一部切断平面図で
ある。
ＩＣを示す正面断面図、図１４はその一部切断平面図で
ある。
【００５５】本実施例２が前記実施例１と異なる点は、
放熱用タブ１０が省略されており、代わりに、電極接続
用のリードが放熱用部材として兼用されているとともに
、この兼用形リードに電気接続用バンプおよび放熱用バ
ンプがそれぞれ一体的に結合されている点、にある。
放熱用タブ１０が省略されており、代わりに、電極接続
用のリードが放熱用部材として兼用されているとともに
、この兼用形リードに電気接続用バンプおよび放熱用バ
ンプがそれぞれ一体的に結合されている点、にある。
【００５６】すなわち、本実施例２において、集積回路
（図示せず）が作り込まれたペレット５０は複数個の電
気接続用バンプ（以下、第１バンプということがある。 ）５１と、複数個の放熱用バンプ（以下、第２バンプと
いうことがある。）５２とを備えている。第１バンプ５
１は集積回路に電気的に接続された電極パッド５３上に
形成されており、第２バンプ５２はパッシベーション膜
５４上に形成されている。第１バンプ５１群は原則とし
てペレット５０の周辺部に配されているが、いくつかは
ペレット５０の中央部における適当な場所に配されてい
る。また、第２バンプ５２群はペレット２５のアクティ
ブ領域に対向する位置に配されており、この領域を広く
カバーするように形成されている。
（図示せず）が作り込まれたペレット５０は複数個の電
気接続用バンプ（以下、第１バンプということがある。 ）５１と、複数個の放熱用バンプ（以下、第２バンプと
いうことがある。）５２とを備えている。第１バンプ５
１は集積回路に電気的に接続された電極パッド５３上に
形成されており、第２バンプ５２はパッシベーション膜
５４上に形成されている。第１バンプ５１群は原則とし
てペレット５０の周辺部に配されているが、いくつかは
ペレット５０の中央部における適当な場所に配されてい
る。また、第２バンプ５２群はペレット２５のアクティ
ブ領域に対向する位置に配されており、この領域を広く
カバーするように形成されている。
【００５７】他方、放熱兼用電気接続用リード（以下、
兼用リードという。）５５は複数本が、周方向に互いに
絶縁ギャップをとって十字形状の放射状にそれぞれ配線
されており、各辺の中央部に配線された兼用リード５５
の内側端部はペレット５０の中央部位置までそれぞれ延
長された状態になっている。つまり、兼用リード５５の
何本かはその先端部がペレット５０の中央部の上方に架
設された状態になっている。
兼用リードという。）５５は複数本が、周方向に互いに
絶縁ギャップをとって十字形状の放射状にそれぞれ配線
されており、各辺の中央部に配線された兼用リード５５
の内側端部はペレット５０の中央部位置までそれぞれ延
長された状態になっている。つまり、兼用リード５５の
何本かはその先端部がペレット５０の中央部の上方に架
設された状態になっている。
【００５８】そして、ペレット５０の中央部まで延長さ
れた兼用リード５５には第１バンプ５１と第２バンプ５
２とが同時にボンディングされた状態になっている。し
たがって、第１バンプ５１と第２バンプ５２とが同時に
ボンディングされた兼用リード５５は第１バンプ５１を
介してペレット５０の集積回路に電気的に接続されてい
るとともに、第２バンプ５２を介してペレット５０に熱
的に接続されていることになる。
れた兼用リード５５には第１バンプ５１と第２バンプ５
２とが同時にボンディングされた状態になっている。し
たがって、第１バンプ５１と第２バンプ５２とが同時に
ボンディングされた兼用リード５５は第１バンプ５１を
介してペレット５０の集積回路に電気的に接続されてい
るとともに、第２バンプ５２を介してペレット５０に熱
的に接続されていることになる。
【００５９】このように構成されているＱＦＰ・ＩＣ５
６が実装基板（図示せず）に表面実装されて稼働される
と、兼用リード５５が通電するとともに、兼用リード５
５を通じてペレット５０の発熱が実装基板に直接に熱伝
導される。すなわち、ペレット５０の発熱は第２バンプ
５２により汲み上げられて兼用リード５５に熱伝導され
、この兼用リード５５を通じて実装基板に放熱される。 したがって、このＱＦＰ・ＩＣ５６の放熱性能はきわめ
て良好なものとなる。
６が実装基板（図示せず）に表面実装されて稼働される
と、兼用リード５５が通電するとともに、兼用リード５
５を通じてペレット５０の発熱が実装基板に直接に熱伝
導される。すなわち、ペレット５０の発熱は第２バンプ
５２により汲み上げられて兼用リード５５に熱伝導され
、この兼用リード５５を通じて実装基板に放熱される。 したがって、このＱＦＰ・ＩＣ５６の放熱性能はきわめ
て良好なものとなる。
【００６０】本実施例２によれば、前記実施例１に加え
て、次のような効果が得られる。 ■ リード群をペレットの周囲において引き回さなく
て済むため、リードの寄生抵抗を低減することができる
。
て、次のような効果が得られる。 ■ リード群をペレットの周囲において引き回さなく
て済むため、リードの寄生抵抗を低減することができる
。
【００６１】■ 電気接続用バンプ５１をペレット５
０の中央部にも配設することにより、ペレット５０にお
ける外部端子に関するレイアウトの自由度を高めること
ができるため、ペレット５０の集積回路についてのレイ
アウトの厳格性を緩和することができる。
０の中央部にも配設することにより、ペレット５０にお
ける外部端子に関するレイアウトの自由度を高めること
ができるため、ペレット５０の集積回路についてのレイ
アウトの厳格性を緩和することができる。
【００６２】図１５は本発明の実施例３である放熱フィ
ン付ＱＦＰ・ＩＣを示す正面断面図である。本実施例３
が前記実施例１と異なる点は、放熱用タブ１０の代わり
に、多連リードフレームと別体になった放熱用部材とし
てのヒートシンク６１が放熱用バンプ１９を介してペレ
ット２５に機械的に接続されているとともに、このヒー
トシンク６１に放熱用フィン６２が機械的に接続されて
いる点、にある。
ン付ＱＦＰ・ＩＣを示す正面断面図である。本実施例３
が前記実施例１と異なる点は、放熱用タブ１０の代わり
に、多連リードフレームと別体になった放熱用部材とし
てのヒートシンク６１が放熱用バンプ１９を介してペレ
ット２５に機械的に接続されているとともに、このヒー
トシンク６１に放熱用フィン６２が機械的に接続されて
いる点、にある。
【００６３】本実施例３によれば、前記実施例１に加え
て、次のような効果が得られる。 ■ 結合前には、ヒートシンクはリードフレームと別
体になっているため、ヒートシンクだけの厚板化をきわ
めて容易に実行することができ、その結果、放熱性能を
簡単により一層向上させることができる。
て、次のような効果が得られる。 ■ 結合前には、ヒートシンクはリードフレームと別
体になっているため、ヒートシンクだけの厚板化をきわ
めて容易に実行することができ、その結果、放熱性能を
簡単により一層向上させることができる。
【００６４】■ 電気的接続用のリードとは別に、熱
伝導性の良好な材料を用いてヒートシンクを形成するこ
とにより、放熱性能をより一層高めることができる。
伝導性の良好な材料を用いてヒートシンクを形成するこ
とにより、放熱性能をより一層高めることができる。
【００６５】■ 他方、電気的接続用のリードおよび
放熱フィンはヒートシンクとは別に機械的強度の高い材
料を用いて形成することにより、リード群および放熱フ
ィンの曲がりや破損等を防止することができるとともに
、前記放熱効果により、高い放熱性能を確保することが
できる。
放熱フィンはヒートシンクとは別に機械的強度の高い材
料を用いて形成することにより、リード群および放熱フ
ィンの曲がりや破損等を防止することができるとともに
、前記放熱効果により、高い放熱性能を確保することが
できる。
【００６６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００６７】例えば、ヒートシンクを打ち抜き成形する
、または、エッチング加工により成形する場合、複数個
のヒートシンク外枠（フレーム）によって多連構造に構
成しておくと、取り扱い性を高めることができる。放熱
用タブ、兼用リードおよびヒートシンク等の放熱用部材
の形状、大きさ、構造等は、要求される放熱性能、実装
形態（例えば、押さえ具や締結ボルトの使用の有無等）
、ペレットの性能、大きさ、形状、構造等々の諸条件に
対応して選定することが望ましく、必要に応じて、外付
の放熱フィンやボルト挿通孔、雌ねじ等々を設けること
ができる。
、または、エッチング加工により成形する場合、複数個
のヒートシンク外枠（フレーム）によって多連構造に構
成しておくと、取り扱い性を高めることができる。放熱
用タブ、兼用リードおよびヒートシンク等の放熱用部材
の形状、大きさ、構造等は、要求される放熱性能、実装
形態（例えば、押さえ具や締結ボルトの使用の有無等）
、ペレットの性能、大きさ、形状、構造等々の諸条件に
対応して選定することが望ましく、必要に応じて、外付
の放熱フィンやボルト挿通孔、雌ねじ等々を設けること
ができる。
【００６８】また、放熱用部材を形成する材料としては
銅系材料を使用するに限らず、アルミニウム系等の熱伝
導性の良好な他の金属材料を使用することができる。特
に、炭化シリコン（ＳｉＣ）等のように熱伝導性に優れ
、かつ、熱膨張率がペレットの材料であるシリコンのそ
れと略等しい材料を使用することが望ましい。
銅系材料を使用するに限らず、アルミニウム系等の熱伝
導性の良好な他の金属材料を使用することができる。特
に、炭化シリコン（ＳｉＣ）等のように熱伝導性に優れ
、かつ、熱膨張率がペレットの材料であるシリコンのそ
れと略等しい材料を使用することが望ましい。
【００６９】前記実施例では各バンプがペレット側に予
め配設されている場合につき説明したが、各バンプはリ
ードフレーム側に予め配設してもよいし、電気接続用バ
ンプはペレット側に、放熱用バンプは放熱用部材側にそ
れぞれ配設してもよい。
め配設されている場合につき説明したが、各バンプはリ
ードフレーム側に予め配設してもよいし、電気接続用バ
ンプはペレット側に、放熱用バンプは放熱用部材側にそ
れぞれ配設してもよい。
【００７０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、ＳＯＰ・ＩＣ、ＱＦＪ・ＩＣ、Ｓ
ＯＪ・ＩＣ、ＱＦＩ・ＩＣ、ＳＯＩ・ＩＣ等のような表
面実装形樹脂封止パッケージを備えているＩＣ、さらに
は、樹脂封止パワートランジスタや、その他の電子装置
全般に適用することができる。特に、本発明は、取り扱
い電圧および電流が大きく、しかも、高い放熱性能が要
求される半導体装置に利用して優れた効果が得られる。
なされた発明をその背景となった利用分野であるＱＦＰ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、ＳＯＰ・ＩＣ、ＱＦＪ・ＩＣ、Ｓ
ＯＪ・ＩＣ、ＱＦＩ・ＩＣ、ＳＯＩ・ＩＣ等のような表
面実装形樹脂封止パッケージを備えているＩＣ、さらに
は、樹脂封止パワートランジスタや、その他の電子装置
全般に適用することができる。特に、本発明は、取り扱
い電圧および電流が大きく、しかも、高い放熱性能が要
求される半導体装置に利用して優れた効果が得られる。
【００７１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００７２】集積回路が作り込まれたペレットの第１主
面に放熱用部材を放熱用バンプを介して機械的に接続す
ることにより、ペレットの集積回路の発熱を熱伝導によ
り放熱用バンプを通じて放熱用部材に汲み上げさせるこ
とができるため、ペレットの発熱をきわめて効果的に放
熱させることができる。
面に放熱用部材を放熱用バンプを介して機械的に接続す
ることにより、ペレットの集積回路の発熱を熱伝導によ
り放熱用バンプを通じて放熱用部材に汲み上げさせるこ
とができるため、ペレットの発熱をきわめて効果的に放
熱させることができる。
【図１】本発明の一実施例であるＱＦＰ・ＩＣを示す図
２のＩ−Ｉ線に沿う断面図である。
２のＩ−Ｉ線に沿う断面図である。
【図２】その一部切断平面図である。
【図３】本発明の一実施例であるＱＦＰ・ＩＣの製造方
法を示す工程図である。
法を示す工程図である。
【図４】多連リードフレームを示す一部省略平面図であ
る。
る。
【図５】ペレットを示す拡大部分断面図である。
【図６】集積回路の一部を示す回路図である。
【図７】ペレットおよびワイヤ・ボンディング後を示す
拡大部分平面図である。
拡大部分平面図である。
【図８】図４のＶＩＩＩ−ＶＩＩＩ線に沿う拡大部分断
面図である。
面図である。
【図９】樹脂封止パッケージ成形工程を示す部分縦断面
図である。
図である。
【図１０】パッケージ成形後を示す一部切断平面図であ
る。
る。
【図１１】ＱＦＰ・ＩＣの実装状態を示す斜視図である
。
。
【図１２】同じく一部切断正面図である。
【図１３】本発明の実施例２であるＱＦＰ・ＩＣを示す
正面断面図である。
正面断面図である。
【図１４】その一部切断平面図である。
【図１５】本発明の実施例３であるＱＦＰ・ＩＣを示す
正面断面図である。
正面断面図である。
１…多連リードフレーム、２…単位リードフレーム、３
…外枠、４…セクション枠、５…ダム吊り部材、６…ダ
ム部材、６ａ…ダム、７…放熱フィンリード、８…放熱
フィン、９…リード、９ａ…インナ部、９ｂ…アウタ部
、１０…放熱用タブ（放熱用部材）、１１…Ｐ基板、１
２…集積回路、１３…電気配線、１４…第１配線層、１
５…第２配線層、１６…層間絶縁膜、１７…パッシベー
ション膜、１８…第１バンプ（電気接続用バンプ）、１
９…第２バンプ（放熱用バンプ）、２０…第３バンプ（
電気接続兼用放熱用バンプ）、２１…第１下地層、２２
…第２下地層、２３…バンプ本体、２４…電極パッド、
２５…ペレット、２６…樹脂封止パッケージ、２７…低
熱抵抗形ＱＦＰ・ＩＣ（半導体装置）、３０…トランス
ファ成形装置、３１…上型、３２…下型、３３…キャビ
ティー、３４…ポット、３５…プランジャ、３６…カル
、３７…ランナ、３８…ゲート、３９…凹所、４０…レ
ジン、４１…プリント配線基板、４２、４３…ランド、
４４、４５…はんだ付け部、５０…ペレット、５１…電
気接続用バンプ、５２…放熱用バンプ、５３…電極パッ
ド、５４…パッシベーション膜、５５…兼用リード、５
６…低熱抵抗形ＱＦＰ・ＩＣ（半導体装置）、６１…ヒ
ートシンク（放熱用部材）、６２…放熱用フィン。
…外枠、４…セクション枠、５…ダム吊り部材、６…ダ
ム部材、６ａ…ダム、７…放熱フィンリード、８…放熱
フィン、９…リード、９ａ…インナ部、９ｂ…アウタ部
、１０…放熱用タブ（放熱用部材）、１１…Ｐ基板、１
２…集積回路、１３…電気配線、１４…第１配線層、１
５…第２配線層、１６…層間絶縁膜、１７…パッシベー
ション膜、１８…第１バンプ（電気接続用バンプ）、１
９…第２バンプ（放熱用バンプ）、２０…第３バンプ（
電気接続兼用放熱用バンプ）、２１…第１下地層、２２
…第２下地層、２３…バンプ本体、２４…電極パッド、
２５…ペレット、２６…樹脂封止パッケージ、２７…低
熱抵抗形ＱＦＰ・ＩＣ（半導体装置）、３０…トランス
ファ成形装置、３１…上型、３２…下型、３３…キャビ
ティー、３４…ポット、３５…プランジャ、３６…カル
、３７…ランナ、３８…ゲート、３９…凹所、４０…レ
ジン、４１…プリント配線基板、４２、４３…ランド、
４４、４５…はんだ付け部、５０…ペレット、５１…電
気接続用バンプ、５２…放熱用バンプ、５３…電極パッ
ド、５４…パッシベーション膜、５５…兼用リード、５
６…低熱抵抗形ＱＦＰ・ＩＣ（半導体装置）、６１…ヒ
ートシンク（放熱用部材）、６２…放熱用フィン。
Claims (12)
- 【請求項１】 第１主面側に集積回路が作り込まれて
おり、第１主面に複数個の電極パッドが形成されている
半導体ペレットと、この半導体ペレットの各電極パッド
に電気接続用バンプを介して電気的かつ機械的にそれぞ
れ接続されており、前記集積回路を電気的に外部へ引き
出す複数本のリードと、前記半導体ペレットの第１主面
に放熱用バンプを介して少なくとも機械的に接続されて
おり、半導体ペレットの発熱を外部へ放出させる少なく
とも１以上の放熱用部材と、トランスファ成形により樹
脂成形されており、前記半導体ペレット、前記各リード
の一部および放熱用部材の一部を樹脂封止する樹脂封止
パッケージと、を備えていることを特徴とする半導体装
置。 - 【請求項２】 前記放熱用バンプが、前記半導体ペレ
ットにおける集積回路のアクティブ領域に対応するよう
に配置されていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記放熱用バンプが、前記半導体ペレ
ットにおけるパッシベーション膜の上に機械的に接続さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記放熱用バンプが、半導体ペレット
の集積回路に機械的かつ電気的に接続されていることを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記放熱用部材が、前記半導体ペレッ
トの第１主面を全体的に覆うように配設されていること
を特徴とする請求項１または請求項３または請求項４記
載の半導体装置。 - 【請求項６】 前記放熱用部材が、前記樹脂封止パッ
ケージの外側において実装基板に電気的かつ機械的に接
続されるように構成されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項７】 前記放熱用部材が、前記樹脂封止パッ
ケージの外側において外付放熱フィンを機械的に接続さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項８】 前記放熱用部材が、複数本のリード形
状に形成されて前記半導体ペレットの第１主面側に対向
されていることを特徴とする請求項１記載の半導体装置
。 - 【請求項９】 半導体ペレットの第１主面側に集積回
路が作り込まれるとともに、複数個の電極パッドが形成
される工程と、半導体ペレットの第１主面側に、前記集
積回路を電気的に外部へ引き出す電気接続用バンプ、お
よび半導体ペレットの発熱を外部へ放出させる放熱用バ
ンプがそれぞれ形成されるバンプ形成工程と、前記半導
体ペレットの第１主面に複数本のリードおよび少なくと
も単数の放熱用部材が前記電気接続用バンプおよび放熱
用バンプを介して接続される接続工程と、トランスファ
成形法により樹脂封止パッケージが、前記半導体ペレッ
ト、前記各リードの一部および放熱用部材の一部を樹脂
封止するように樹脂成形される樹脂封止パッケージ成形
工程と、を備えていることを特徴とする半導体装置の製
造方法。 - 【請求項１０】 前記リード群および放熱用部材が多
連リードフレームに一体的に成形されており、各リード
および放熱用部材が半導体ペレットに各バンプを介して
一括的に接続されることを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１１】 請求項９記載の半導体装置の製造方
法において、接続工程後、放熱用部材に外付放熱フィン
が機械的に接続される工程を備えていることを特徴とす
る半導体装置の製造方法。 - 【請求項１２】 半導体ペレットの第１主面側に集積
回路が作り込まれるとともに、複数個の電極パッドが形
成される工程と、前記ペレットの集積回路を電気的に外
部へ引き出すための複数本のリードに電気接続用バンプ
がそれぞれ形成される電気接続用バンプ形成工程と、半
導体ペレットの発熱を外部へ放出させるための放熱用部
材に放熱用バンプが形成される放熱用バンプ形成工程と
、前記半導体ペレットの第１主面に前記複数本のリード
が電気接続用バンプを介してそれぞれ接続されるととも
に、前記放熱用部材が放熱用バンプを介して接続される
接続工程と、トランスファ成形法により樹脂封止パッケ
ージが、前記半導体ペレット、前記各リードの一部およ
び法部材の一部を樹脂封止するように樹脂成形されるパ
ッケージ成形工程と、を備えていることを特徴とする半
導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082003A JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
| US07/854,028 US5299091A (en) | 1991-03-20 | 1992-03-19 | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082003A JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04293259A true JPH04293259A (ja) | 1992-10-16 |
| JP2982126B2 JP2982126B2 (ja) | 1999-11-22 |
Family
ID=13762342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082003A Expired - Lifetime JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5299091A (ja) |
| JP (1) | JP2982126B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319338A (ja) * | 2005-05-11 | 2006-11-24 | Magnachip Semiconductor Ltd | 半導体チップ及び半導体チップパッケージ |
| US10314161B2 (en) | 2016-05-02 | 2019-06-04 | Mitsubishi Electric Corporation | Circuit board and on-board structure of semiconductor integrated circuit |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| DE9300864U1 (de) * | 1993-01-22 | 1994-05-26 | Siemens Ag | Einstückiges Isolierteil, insbesondere Spritzgießteil |
| US5659950A (en) * | 1995-03-23 | 1997-08-26 | Motorola, Inc. | Method of forming a package assembly |
| KR0156622B1 (ko) * | 1995-04-27 | 1998-10-15 | 문정환 | 반도체 패키지,리드프레임 및 제조방법 |
| US6078502A (en) * | 1996-04-01 | 2000-06-20 | Lsi Logic Corporation | System having heat dissipating leadframes |
| US6046496A (en) | 1997-11-04 | 2000-04-04 | Micron Technology Inc | Chip package |
| US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
| JP2000091285A (ja) * | 1998-09-08 | 2000-03-31 | Disco Abrasive Syst Ltd | 半導体物品の研削方法 |
| US6103550A (en) * | 1998-09-28 | 2000-08-15 | St Assembly Test Services, Pte Ltd. | Molded tape support for a molded circuit package prior to dicing |
| US6246583B1 (en) | 1999-03-04 | 2001-06-12 | International Business Machines Corporation | Method and apparatus for removing heat from a semiconductor device |
| US6432809B1 (en) * | 2000-02-28 | 2002-08-13 | International Business Machines Corporation | Method for improved passive thermal flow in silicon on insulator devices |
| TW518733B (en) * | 2000-04-08 | 2003-01-21 | Advanced Semiconductor Eng | Attaching method of heat sink for chip package |
| US6875640B1 (en) | 2000-06-08 | 2005-04-05 | Micron Technology, Inc. | Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed |
| US6552275B2 (en) * | 2001-04-16 | 2003-04-22 | Intel Corporation | Surface mount component |
| US20030112710A1 (en) * | 2001-12-18 | 2003-06-19 | Eidson John C. | Reducing thermal drift in electronic components |
| US7586191B2 (en) * | 2005-08-11 | 2009-09-08 | Hall David R | Integrated circuit apparatus with heat spreader |
| US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
| RU172495U1 (ru) * | 2017-03-17 | 2017-07-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Выводная рамка мощной интегральной микросхемы |
| CN113394179B (zh) * | 2021-05-14 | 2022-05-17 | 南通华达微电子集团股份有限公司 | 具有多层载片结构的电子元件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137042A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 樹脂封止形半導体装置 |
| JPS60137041A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 樹脂封止形半導体装置 |
| JPS62194652A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 半導体装置 |
| JPS63296345A (ja) * | 1987-05-28 | 1988-12-02 | Canon Inc | フイルムキヤリア |
| JPS63307768A (ja) * | 1987-06-09 | 1988-12-15 | Hitachi Chem Co Ltd | 半導体搭載用多層回路板 |
| FR2620587B1 (fr) * | 1987-09-16 | 1993-07-02 | Telemecanique Electrique | Circuit imprime equipe d'un drain thermique |
| JPH0237756A (ja) * | 1988-07-28 | 1990-02-07 | Citizen Watch Co Ltd | 放熱板付半導体装置 |
| JPH0263143A (ja) * | 1988-08-29 | 1990-03-02 | Mitsubishi Electric Corp | 半導体素子パッケージ |
| JPH0798487B2 (ja) * | 1988-09-01 | 1995-10-25 | 株式会社東海理化電機製作所 | ロールコネクタの位置合わせ装置 |
| JPH0732215B2 (ja) * | 1988-10-25 | 1995-04-10 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-03-20 JP JP3082003A patent/JP2982126B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-19 US US07/854,028 patent/US5299091A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319338A (ja) * | 2005-05-11 | 2006-11-24 | Magnachip Semiconductor Ltd | 半導体チップ及び半導体チップパッケージ |
| US10314161B2 (en) | 2016-05-02 | 2019-06-04 | Mitsubishi Electric Corporation | Circuit board and on-board structure of semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5299091A (en) | 1994-03-29 |
| JP2982126B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US7439613B2 (en) | Substrate based unmolded package | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| KR100392713B1 (ko) | 전자장치 | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
| US7476976B2 (en) | Flip chip package with advanced electrical and thermal properties for high current designs | |
| TWI421997B (zh) | 具有下置式引腳之電子封裝件及其方法 | |
| US7944044B2 (en) | Semiconductor package structure having enhanced thermal dissipation characteristics | |
| JP2011097090A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| US20090127677A1 (en) | Multi-Terminal Package Assembly For Semiconductor Devices | |
| US11004777B2 (en) | Semiconductor device assemblies | |
| US20060038202A1 (en) | Heatsink apparatus and thermally-conductive intermediate material for dissipating heat in semiconductor packages | |
| US20240096734A1 (en) | Leadframe spacer for double-sided power module | |
| JP2593702B2 (ja) | 半導体装置の製造方法 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| US6876067B2 (en) | Semiconductor device | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| CN113451244A (zh) | 双面散热的mosfet封装结构及其制造方法 | |
| JP2660732B2 (ja) | 半導体装置 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPH03286558A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |