JPH09232473A - 半導体パッケージとその製造方法およびプリント基板 - Google Patents
半導体パッケージとその製造方法およびプリント基板Info
- Publication number
- JPH09232473A JPH09232473A JP3372796A JP3372796A JPH09232473A JP H09232473 A JPH09232473 A JP H09232473A JP 3372796 A JP3372796 A JP 3372796A JP 3372796 A JP3372796 A JP 3372796A JP H09232473 A JPH09232473 A JP H09232473A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- hole
- semiconductor package
- resin mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体パッケージから熱の発生が増加しても、
この熱を効率よく放熱することができる半導体パッケー
ジおよびその製造方法を提供することにある。 【解決手段】基板１１と、この基板１１に表面側に取付
けられた半導体チップ１２と、前記基板１１に固着され
前記半導体チップ１２を封止する樹脂モールド１４と、
前記基板１１の裏面側に形成され前記半導体チップ１２
に電気的に接続されたバンプ１６とを具備し、前記樹脂
モールド１４には、前記基板１１の表面側から裏面側に
貫通する放熱用貫通孔２０が設けられていることを特徴
とする。
この熱を効率よく放熱することができる半導体パッケー
ジおよびその製造方法を提供することにある。 【解決手段】基板１１と、この基板１１に表面側に取付
けられた半導体チップ１２と、前記基板１１に固着され
前記半導体チップ１２を封止する樹脂モールド１４と、
前記基板１１の裏面側に形成され前記半導体チップ１２
に電気的に接続されたバンプ１６とを具備し、前記樹脂
モールド１４には、前記基板１１の表面側から裏面側に
貫通する放熱用貫通孔２０が設けられていることを特徴
とする。
Description
【発明の属する技術分野】この発明は、例えばプラスチ
ック・ボールグリッド・アレイ（Ｐ−ＢＧＡ）等の面配
置接合半導体パッケージとその製造方法およびプリント
基板に関する。
ック・ボールグリッド・アレイ（Ｐ−ＢＧＡ）等の面配
置接合半導体パッケージとその製造方法およびプリント
基板に関する。
【従来の技術】Ｐ−ＢＧＡ等の面配置接合半導体パッケ
ージは、図７に示すように、ＢＧＡ基板１の上面の略中
央部に半導体チップ２が搭載され、この半導体チップ２
とＢＧＡ基板１とはワイヤボンディングによって電気的
に接続されている。さらに、半導体チップ２をＢＧＡ基
板１とは樹脂モールド３によって一体に形成され、半導
体パッケージ本体４が構成されている。また、ＢＧＡ基
板１の裏面にはＸＹ方向に整列状態に多数のはんだバン
プ５が形成されており、このはんだバンプ５は前記半導
体チップ２と電気的に接続されていると共に、プリント
基板６に実装したときにはプリント基板６のパッド（図
示しない）に電気的に接続されるようになっている。
ージは、図７に示すように、ＢＧＡ基板１の上面の略中
央部に半導体チップ２が搭載され、この半導体チップ２
とＢＧＡ基板１とはワイヤボンディングによって電気的
に接続されている。さらに、半導体チップ２をＢＧＡ基
板１とは樹脂モールド３によって一体に形成され、半導
体パッケージ本体４が構成されている。また、ＢＧＡ基
板１の裏面にはＸＹ方向に整列状態に多数のはんだバン
プ５が形成されており、このはんだバンプ５は前記半導
体チップ２と電気的に接続されていると共に、プリント
基板６に実装したときにはプリント基板６のパッド（図
示しない）に電気的に接続されるようになっている。
【発明が解決しようとする課題】ところで、ＢＧＡ等の
面配置接合半導体パッケージは、多ピン化が容易である
が、多ピン化すると、ＢＧＡから熱の発生が増加するた
め、この熱を効率よく放熱する必要がある。従来、ＢＧ
Ａからの熱は樹脂モールド３の表面やはんだバンプ５を
介してプリント基板６に放熱していたが、十分な放熱効
果が得られない。そこで、半導体チップ２の直下に位置
するＢＧＡ基板１にサーマルバイア７を形成し、プリン
ト基板６に熱放散する放熱対策をとっているが、サーマ
ルバイア７は限られた狭いスペースにしか設けることは
できず、パッケージ温度が上昇し、性能劣化やパッケー
ジ破壊あるいはバンプ接合部にクラックが発生するなど
の問題が発生していた。この発明は、前記事情に着目し
てなされたもので、その目的とするところは、多ピン化
に伴って半導体パッケージから熱の発生が増加しても、
この熱を効率よく放熱することができ、性能劣化やパッ
ケージ破壊あるいはバンプ接合部にクラックを未然に防
止できる半導体パッケージとその製造方法およびプリン
ト基板を提供することにある。
面配置接合半導体パッケージは、多ピン化が容易である
が、多ピン化すると、ＢＧＡから熱の発生が増加するた
め、この熱を効率よく放熱する必要がある。従来、ＢＧ
Ａからの熱は樹脂モールド３の表面やはんだバンプ５を
介してプリント基板６に放熱していたが、十分な放熱効
果が得られない。そこで、半導体チップ２の直下に位置
するＢＧＡ基板１にサーマルバイア７を形成し、プリン
ト基板６に熱放散する放熱対策をとっているが、サーマ
ルバイア７は限られた狭いスペースにしか設けることは
できず、パッケージ温度が上昇し、性能劣化やパッケー
ジ破壊あるいはバンプ接合部にクラックが発生するなど
の問題が発生していた。この発明は、前記事情に着目し
てなされたもので、その目的とするところは、多ピン化
に伴って半導体パッケージから熱の発生が増加しても、
この熱を効率よく放熱することができ、性能劣化やパッ
ケージ破壊あるいはバンプ接合部にクラックを未然に防
止できる半導体パッケージとその製造方法およびプリン
ト基板を提供することにある。
【課題を解決するための手段】この発明は前記目的を達
成するために、請求項１は、基板と、この基板に表面側
に取付けられた半導体チップと、前記基板に固着され前
記半導体チップを封止する樹脂モールドと、前記基板の
裏面側に形成され前記半導体チップに電気的に接続され
たバンプとを具備し、前記樹脂モールドには、前記基板
の表面側から裏面側に貫通する放熱用貫通孔が設けられ
ていることを特徴とする半導体パッケージにある。請求
項２は、請求項１の貫通孔の内壁面には、金属層が形成
されていることを特徴とする。請求項３は、請求項１の
基板の半導体チップが取付けられている部位にはサーマ
ルバイアが設けられていることを特徴とする。請求項４
は、基板と、この基板に表面側に取付けられた半導体チ
ップと、前記基板に固着され前記半導体チップを封止す
る樹脂モールドと、前記基板の裏面側に形成され前記半
導体チップに電気的に接続されたバンプとを具備し、前
記樹脂モールドには、前記基板の表面側から裏面側に貫
通する放熱用貫通孔が設けられている半導体パッケージ
を搭載し、かつ前記放熱用貫通孔に対向する位置に空気
流通孔が設けられていることを特徴とするプリント基板
にある。請求項５は、基板と、この基板に表面側に取付
けられた半導体チップと、前記基板に固着され前記半導
体チップを封止する樹脂モールドと、前記基板の裏面側
に形成され前記半導体チップに電気的に接続されたバン
プとを具備し、前記樹脂モールドには、前記基板の表面
側から裏面側に貫通する放熱用貫通孔が設けられている
半導体パッケージを前記基板に前記半導体チップを取付
ける半導体チップ装着工程と、前記基板に固着して前記
半導体チップを封止する樹脂モールドを形成する樹脂モ
ールド工程とにより製造することを特徴とする半導体パ
ッケージの製造方法にある。請求項６は、請求項５の放
熱用貫通孔は、樹脂モールド工程にて樹脂モールドと同
時に形成することを特徴とする。請求項７は、請求項５
の放熱用貫通孔は、樹脂モールド工程にて樹脂モールド
を形成した後にドリル穴明けまたはレーザ光穴明けによ
り形成することを特徴とする。請求項８は、請求項６ま
たは７において、放熱用貫通孔を形成した後、前記放熱
用貫通孔の内壁面に金属層を形成する金属層形成工程と
を具備することを特徴とする。樹脂モールドに放熱用貫
通孔を設けることによって放熱用貫通孔を空気が流通す
るため、半導体パッケージから発生する熱は放熱用貫通
孔を介して放熱して半導体パッケージの温度上昇を抑制
できる。
成するために、請求項１は、基板と、この基板に表面側
に取付けられた半導体チップと、前記基板に固着され前
記半導体チップを封止する樹脂モールドと、前記基板の
裏面側に形成され前記半導体チップに電気的に接続され
たバンプとを具備し、前記樹脂モールドには、前記基板
の表面側から裏面側に貫通する放熱用貫通孔が設けられ
ていることを特徴とする半導体パッケージにある。請求
項２は、請求項１の貫通孔の内壁面には、金属層が形成
されていることを特徴とする。請求項３は、請求項１の
基板の半導体チップが取付けられている部位にはサーマ
ルバイアが設けられていることを特徴とする。請求項４
は、基板と、この基板に表面側に取付けられた半導体チ
ップと、前記基板に固着され前記半導体チップを封止す
る樹脂モールドと、前記基板の裏面側に形成され前記半
導体チップに電気的に接続されたバンプとを具備し、前
記樹脂モールドには、前記基板の表面側から裏面側に貫
通する放熱用貫通孔が設けられている半導体パッケージ
を搭載し、かつ前記放熱用貫通孔に対向する位置に空気
流通孔が設けられていることを特徴とするプリント基板
にある。請求項５は、基板と、この基板に表面側に取付
けられた半導体チップと、前記基板に固着され前記半導
体チップを封止する樹脂モールドと、前記基板の裏面側
に形成され前記半導体チップに電気的に接続されたバン
プとを具備し、前記樹脂モールドには、前記基板の表面
側から裏面側に貫通する放熱用貫通孔が設けられている
半導体パッケージを前記基板に前記半導体チップを取付
ける半導体チップ装着工程と、前記基板に固着して前記
半導体チップを封止する樹脂モールドを形成する樹脂モ
ールド工程とにより製造することを特徴とする半導体パ
ッケージの製造方法にある。請求項６は、請求項５の放
熱用貫通孔は、樹脂モールド工程にて樹脂モールドと同
時に形成することを特徴とする。請求項７は、請求項５
の放熱用貫通孔は、樹脂モールド工程にて樹脂モールド
を形成した後にドリル穴明けまたはレーザ光穴明けによ
り形成することを特徴とする。請求項８は、請求項６ま
たは７において、放熱用貫通孔を形成した後、前記放熱
用貫通孔の内壁面に金属層を形成する金属層形成工程と
を具備することを特徴とする。樹脂モールドに放熱用貫
通孔を設けることによって放熱用貫通孔を空気が流通す
るため、半導体パッケージから発生する熱は放熱用貫通
孔を介して放熱して半導体パッケージの温度上昇を抑制
できる。
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図１〜図３は第１の実施形態を
示し、図１および図２はＰ−ＢＧＡ等の面配置接合半導
体パッケージを示す。プリント配線されたＢＧＡ基板１
１は矩形状をなし、この上面の略中央部にはＩＣチップ
等の半導体チップ１２が搭載されている。この半導体チ
ップ１２とＢＧＡ基板１１とは細線１３によってワイヤ
ボンディングされ電気的に接続されている。さらに、半
導体チップ１２とＢＧＡ基板１１とは樹脂モールド１４
によって一体に形成され、半導体パッケージ本体１５が
構成されている。樹脂モールド１４は、ワイヤボンディ
ングされた半導体チップ１２をＢＧＡ基板１１と共にト
ランスファー金型内に収納し、熱硬化性樹脂を注入する
ことにより成形されている。また、ＢＧＡ基板１１の裏
面にはＸＹ方向に整列状態に多数のはんだバンプ１６が
形成されており、このはんだバンプ１６は前記半導体チ
ップ１２とスルホール１７を介して電気的に接続されて
いると共に、プリント基板１８に実装したときにはプリ
ント基板１８のパッド（図示しない）に電気的に接続さ
れるようになっている。また、半導体チップ１２の直下
に位置するＢＧＡ基板１１には複数のサーマルバイア１
９が設けられており、半導体チップ１２から発生する熱
を外部に放散するようになっている。さらに、前記半導
体パッケージ本体１５の周囲にはその表面から裏面に貫
通する複数の放熱用の貫通孔２０が設けられている。す
なわち、貫通孔２０は半導体パッケージ本体１５の四隅
付近に位置し、樹脂モールド１４およびＢＧＡ基板１１
を貫通しており、当然のことながらＢＧＡ基板１１のプ
リント配線、スルホール１７およびはんだバンプ１６を
避けた位置に穿設されている。貫通孔２０の内径は、半
導体パッケージのサイズによって異なるが。例えば１．
０〜５．０ｍｍである。前記貫通孔２０は空気を流通
し、半導体パッケージ本体１５から発生する熱を放熱す
る目的であり、単なる貫通孔２０でも半導体パッケージ
本体１５の温度上昇を抑制できる効果があるが、本実施
形態においては、図３に示すように、貫通孔２０の内周
面にメタルコーティングによって金属層２１が形成され
ており、熱伝導率を良くして放熱効率を一層向上させて
いる。また、金属層２１に代って金属パイプを貫通孔２
０の内周面に密着状態に挿入してもよい。また、前記プ
リント基板１８には半導体パッケージ本体１５に設けた
貫通孔２０に対向する空気流通孔２３が穿設されてお
り、空気流通孔２３を流通する空気が貫通孔２０を介し
て半導体パッケージ本体１５の上方へ流れるようになっ
ている。このように構成された半導体パッケージによれ
ば、半導体チップ１２から発生する熱は樹脂モールド１
４の表面やはんだバンプ１６を介してプリント基板１８
に放熱されると共にサーマルバイア１９を介して熱放散
されるが、同時に半導体パッケージ本体１５に設けられ
た複数の貫通孔２０を空気が流通するため、半導体パッ
ケージ本体１５から発生する熱は貫通孔２０を介して放
熱し、半導体パッケージの温度上昇を抑制できる。図４
は第２の実施形態であり、第１の実施形態と同一構成部
分は同一番号を付して説明を省略する。本実施形態は、
半導体パッケージ本体１５の周囲、すなわち、半導体パ
ッケージ本体１５の四辺付近に隣接して放熱用の貫通孔
２０を設けものである。この貫通孔２０も樹脂モールド
１４およびＢＧＡ基板１１を貫通しており、当然のこと
ながらＢＧＡ基板１１のプリント配線、スルホール１７
およびはんだバンプ１６を避けた位置に穿設されてい
る。したがって、第１の実施形態と同様の放熱効果があ
る。図５は第３の実施形態を示し、第１の実施形態と同
一構成部分に同一番号を用いて半導体パッケージの製造
方法を説明する。本実施形態は、第１の工程において、
ＢＧＡ基板１１の周囲に予めドリル等によって内径が
１．０〜５．０ｍｍの放熱用の貫通孔２０が穿設された
ものを使用している。このＢＧＡ基板１１の上面の略中
央部にＩＣチップ等の半導体チップ１２を搭載する。第
２の工程において、前記半導体チップ１２とＢＧＡ基板
１１とをワイヤボンディングによって電気的に接続す
る。第３の工程において、半導体チップ１２とＢＧＡ基
板１１とを樹脂モールド１４によって一体に形成し、半
導体パッケージ本体１５を構成する。樹脂モールド１４
は、ワイヤボンディングされた半導体チップ１２をＢＧ
Ａ基板１１と共にトランスファー金型内に収納し、熱硬
化性樹脂を注入することにより成形される。このとき、
金型のキャビティの内部には貫通孔２０を成形するため
のコアピンがＢＧＡ基板１１の貫通孔２０と対向して突
出して設けられているため、モールディングによって樹
脂モールド１４に貫通孔２０が形成される。第４の工程
において、前記貫通孔２０の内周面にメタルコーティン
グによって金属層２１を形成するか、金属パイプ２２を
貫通孔２０の内周面に密着状態に挿入する。第５の工程
において、ＢＧＡ基板１１の裏面にスルホール１７と電
気的に接続するはんだバンプ１６を形成し、最後に半導
体パッケージ本体１５をプリント基板１８に搭載し、半
田バンプ１６をプリント基板１８のパッドとはんだ付け
する。プリント基板１８には予め空気流通孔２３が穿設
されており、空気流通孔２３は半導体パッケージ本体１
５の貫通孔２０と対向する。図６は第４の実施形態を示
し、第１の実施形態と同一構成部分に同一番号を用いて
半導体パッケージの製造方法を説明する。本実施形態
は、第１の工程において、ＢＧＡ基板１１の上面の略中
央部にＩＣチップ等の半導体チップ１２を搭載する。第
２の工程において、前記半導体チップ１２とＢＧＡ基板
１１とをワイヤボンディングによって電気的に接続す
る。第３の工程において、半導体チップ１２をＢＧＡ基
板１１とを樹脂モールド１４によって一体に形成し、半
導体パッケージ本体１５を構成する。樹脂モールド１４
は、ワイヤボンディングされた半導体チップ１２をＢＧ
Ａ基板１１と共に金型内に収納し、熱硬化性樹脂を注入
することにより成形される。第４の工程において、樹脂
モールド１４の上面からドリルまたはレーザ光によって
孔明け加工を行い、樹脂モールド１４からＢＧＡ基板１
１まで貫通する放熱用の貫通孔２０を穿設する。第５の
工程において、前記貫通孔２０の内周面にメタルコーテ
ィングによって金属層２１を形成するか、金属パイプ２
２を貫通孔２０の内周面に密着状態に挿入する。なお、
この工程は省略してもよい。、第６の工程において、Ｂ
ＧＡ基板１１の裏面にスルホール１７と電気的に接続す
るはんだバンプ１６を形成し、最後に半導体パッケージ
本体１５をプリント基板１８に搭載し、半田バンプ１６
をプリント基板１８のパッドとはんだ付けする。プリン
ト基板１８には予め空気流通孔２３が穿設されており、
空気流通孔２３は半導体パッケージ本体１５の貫通孔２
０と対向する。このように半導体パッケージの製造工程
において、半導体パッケージ本体１５に対して複数の放
熱用の貫通孔２０を簡単に設けることができ、貫通孔２
０を設けることによって、多ピン化に伴って半導体パッ
ケージから熱の発生が増加しても、この熱を効率よく放
熱することができる。
面に基づいて説明する。図１〜図３は第１の実施形態を
示し、図１および図２はＰ−ＢＧＡ等の面配置接合半導
体パッケージを示す。プリント配線されたＢＧＡ基板１
１は矩形状をなし、この上面の略中央部にはＩＣチップ
等の半導体チップ１２が搭載されている。この半導体チ
ップ１２とＢＧＡ基板１１とは細線１３によってワイヤ
ボンディングされ電気的に接続されている。さらに、半
導体チップ１２とＢＧＡ基板１１とは樹脂モールド１４
によって一体に形成され、半導体パッケージ本体１５が
構成されている。樹脂モールド１４は、ワイヤボンディ
ングされた半導体チップ１２をＢＧＡ基板１１と共にト
ランスファー金型内に収納し、熱硬化性樹脂を注入する
ことにより成形されている。また、ＢＧＡ基板１１の裏
面にはＸＹ方向に整列状態に多数のはんだバンプ１６が
形成されており、このはんだバンプ１６は前記半導体チ
ップ１２とスルホール１７を介して電気的に接続されて
いると共に、プリント基板１８に実装したときにはプリ
ント基板１８のパッド（図示しない）に電気的に接続さ
れるようになっている。また、半導体チップ１２の直下
に位置するＢＧＡ基板１１には複数のサーマルバイア１
９が設けられており、半導体チップ１２から発生する熱
を外部に放散するようになっている。さらに、前記半導
体パッケージ本体１５の周囲にはその表面から裏面に貫
通する複数の放熱用の貫通孔２０が設けられている。す
なわち、貫通孔２０は半導体パッケージ本体１５の四隅
付近に位置し、樹脂モールド１４およびＢＧＡ基板１１
を貫通しており、当然のことながらＢＧＡ基板１１のプ
リント配線、スルホール１７およびはんだバンプ１６を
避けた位置に穿設されている。貫通孔２０の内径は、半
導体パッケージのサイズによって異なるが。例えば１．
０〜５．０ｍｍである。前記貫通孔２０は空気を流通
し、半導体パッケージ本体１５から発生する熱を放熱す
る目的であり、単なる貫通孔２０でも半導体パッケージ
本体１５の温度上昇を抑制できる効果があるが、本実施
形態においては、図３に示すように、貫通孔２０の内周
面にメタルコーティングによって金属層２１が形成され
ており、熱伝導率を良くして放熱効率を一層向上させて
いる。また、金属層２１に代って金属パイプを貫通孔２
０の内周面に密着状態に挿入してもよい。また、前記プ
リント基板１８には半導体パッケージ本体１５に設けた
貫通孔２０に対向する空気流通孔２３が穿設されてお
り、空気流通孔２３を流通する空気が貫通孔２０を介し
て半導体パッケージ本体１５の上方へ流れるようになっ
ている。このように構成された半導体パッケージによれ
ば、半導体チップ１２から発生する熱は樹脂モールド１
４の表面やはんだバンプ１６を介してプリント基板１８
に放熱されると共にサーマルバイア１９を介して熱放散
されるが、同時に半導体パッケージ本体１５に設けられ
た複数の貫通孔２０を空気が流通するため、半導体パッ
ケージ本体１５から発生する熱は貫通孔２０を介して放
熱し、半導体パッケージの温度上昇を抑制できる。図４
は第２の実施形態であり、第１の実施形態と同一構成部
分は同一番号を付して説明を省略する。本実施形態は、
半導体パッケージ本体１５の周囲、すなわち、半導体パ
ッケージ本体１５の四辺付近に隣接して放熱用の貫通孔
２０を設けものである。この貫通孔２０も樹脂モールド
１４およびＢＧＡ基板１１を貫通しており、当然のこと
ながらＢＧＡ基板１１のプリント配線、スルホール１７
およびはんだバンプ１６を避けた位置に穿設されてい
る。したがって、第１の実施形態と同様の放熱効果があ
る。図５は第３の実施形態を示し、第１の実施形態と同
一構成部分に同一番号を用いて半導体パッケージの製造
方法を説明する。本実施形態は、第１の工程において、
ＢＧＡ基板１１の周囲に予めドリル等によって内径が
１．０〜５．０ｍｍの放熱用の貫通孔２０が穿設された
ものを使用している。このＢＧＡ基板１１の上面の略中
央部にＩＣチップ等の半導体チップ１２を搭載する。第
２の工程において、前記半導体チップ１２とＢＧＡ基板
１１とをワイヤボンディングによって電気的に接続す
る。第３の工程において、半導体チップ１２とＢＧＡ基
板１１とを樹脂モールド１４によって一体に形成し、半
導体パッケージ本体１５を構成する。樹脂モールド１４
は、ワイヤボンディングされた半導体チップ１２をＢＧ
Ａ基板１１と共にトランスファー金型内に収納し、熱硬
化性樹脂を注入することにより成形される。このとき、
金型のキャビティの内部には貫通孔２０を成形するため
のコアピンがＢＧＡ基板１１の貫通孔２０と対向して突
出して設けられているため、モールディングによって樹
脂モールド１４に貫通孔２０が形成される。第４の工程
において、前記貫通孔２０の内周面にメタルコーティン
グによって金属層２１を形成するか、金属パイプ２２を
貫通孔２０の内周面に密着状態に挿入する。第５の工程
において、ＢＧＡ基板１１の裏面にスルホール１７と電
気的に接続するはんだバンプ１６を形成し、最後に半導
体パッケージ本体１５をプリント基板１８に搭載し、半
田バンプ１６をプリント基板１８のパッドとはんだ付け
する。プリント基板１８には予め空気流通孔２３が穿設
されており、空気流通孔２３は半導体パッケージ本体１
５の貫通孔２０と対向する。図６は第４の実施形態を示
し、第１の実施形態と同一構成部分に同一番号を用いて
半導体パッケージの製造方法を説明する。本実施形態
は、第１の工程において、ＢＧＡ基板１１の上面の略中
央部にＩＣチップ等の半導体チップ１２を搭載する。第
２の工程において、前記半導体チップ１２とＢＧＡ基板
１１とをワイヤボンディングによって電気的に接続す
る。第３の工程において、半導体チップ１２をＢＧＡ基
板１１とを樹脂モールド１４によって一体に形成し、半
導体パッケージ本体１５を構成する。樹脂モールド１４
は、ワイヤボンディングされた半導体チップ１２をＢＧ
Ａ基板１１と共に金型内に収納し、熱硬化性樹脂を注入
することにより成形される。第４の工程において、樹脂
モールド１４の上面からドリルまたはレーザ光によって
孔明け加工を行い、樹脂モールド１４からＢＧＡ基板１
１まで貫通する放熱用の貫通孔２０を穿設する。第５の
工程において、前記貫通孔２０の内周面にメタルコーテ
ィングによって金属層２１を形成するか、金属パイプ２
２を貫通孔２０の内周面に密着状態に挿入する。なお、
この工程は省略してもよい。、第６の工程において、Ｂ
ＧＡ基板１１の裏面にスルホール１７と電気的に接続す
るはんだバンプ１６を形成し、最後に半導体パッケージ
本体１５をプリント基板１８に搭載し、半田バンプ１６
をプリント基板１８のパッドとはんだ付けする。プリン
ト基板１８には予め空気流通孔２３が穿設されており、
空気流通孔２３は半導体パッケージ本体１５の貫通孔２
０と対向する。このように半導体パッケージの製造工程
において、半導体パッケージ本体１５に対して複数の放
熱用の貫通孔２０を簡単に設けることができ、貫通孔２
０を設けることによって、多ピン化に伴って半導体パッ
ケージから熱の発生が増加しても、この熱を効率よく放
熱することができる。
【発明の効果】この発明の請求項１によれば、半導体チ
ップを封止する樹脂モールドに表面から裏面に貫通する
放熱用貫通孔を設けることによって、貫通孔を空気が流
通し、半導体パッケージから熱の発生が増加しても、こ
の熱を効率よく放熱することができる。したがって、性
能劣化やパッケージ破壊あるいはバンプ接合部にクラッ
クを未然に防止できる。請求項２によれば、熱伝導によ
って一層放熱効果の向上が図れる。請求項３によれば、
基板にサーマルバイアが設けられているため、前記貫通
孔との相乗効果によって一層放熱効果の向上が図れる。
請求項４によれば、プリント基板に貫通孔と対向する空
気流通孔を設けることによって、空気の流通が一層良好
になるという効果がある。請求項５，６によれば、半導
体パッケージの製造工程の途中で、樹脂モールドに放熱
用貫通孔を簡単に設けることができるという効果があ
る。請求項７によれば、樹脂モールドの所望の位置に放
熱用貫通孔を簡単に設けることができるという効果があ
る。請求項８によれば、放熱用貫通孔の内壁面に金属層
を設けることにより、熱伝導によって一層放熱効果の向
上が図れるという効果がある。
ップを封止する樹脂モールドに表面から裏面に貫通する
放熱用貫通孔を設けることによって、貫通孔を空気が流
通し、半導体パッケージから熱の発生が増加しても、こ
の熱を効率よく放熱することができる。したがって、性
能劣化やパッケージ破壊あるいはバンプ接合部にクラッ
クを未然に防止できる。請求項２によれば、熱伝導によ
って一層放熱効果の向上が図れる。請求項３によれば、
基板にサーマルバイアが設けられているため、前記貫通
孔との相乗効果によって一層放熱効果の向上が図れる。
請求項４によれば、プリント基板に貫通孔と対向する空
気流通孔を設けることによって、空気の流通が一層良好
になるという効果がある。請求項５，６によれば、半導
体パッケージの製造工程の途中で、樹脂モールドに放熱
用貫通孔を簡単に設けることができるという効果があ
る。請求項７によれば、樹脂モールドの所望の位置に放
熱用貫通孔を簡単に設けることができるという効果があ
る。請求項８によれば、放熱用貫通孔の内壁面に金属層
を設けることにより、熱伝導によって一層放熱効果の向
上が図れるという効果がある。
【図１】この発明の第１の実施形態を示す半導体パッケ
ージの縦断側面図。
ージの縦断側面図。
【図２】同実施形態の半導体パッケージの平面図。
【図３】同実施形態の貫通孔の縦断側面図、
【図４】この発明の第２の実施形態を示す半導体パッケ
ージの平面図。
ージの平面図。
【図５】この発明の第３の実施形態を示す半導体パッケ
ージの製造工程を示す説明図。
ージの製造工程を示す説明図。
【図６】この発明の第４の実施形態を示す半導体パッケ
ージの製造工程を示す説明図。
ージの製造工程を示す説明図。
【図７】従来の半導体パッケージの縦断側面図。
１１…ＢＧＡ基板 １２…半導体チップ １４…樹脂モールド １６…はんだバンプ １９…サーマルバイア ２０…貫通孔 ２１…金属層 ２３…プリント基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 寿 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (8)
- 【請求項１】 基板と、この基板に表面側に取付けられ
た半導体チップと、前記基板に固着され前記半導体チッ
プを封止する樹脂モールドと、前記基板の裏面側に形成
され前記半導体チップに電気的に接続されたバンプとを
具備し、前記樹脂モールドには、前記基板の表面側から
裏面側に貫通する放熱用貫通孔が設けられていることを
特徴とする半導体パッケージ。 - 【請求項２】 貫通孔の内壁面には、金属層が形成され
ていることを特徴とする請求項１記載の半導体パッケー
ジ。 - 【請求項３】 基板の半導体チップが取付けられている
部位にはサーマルバイアが設けられていることを特徴と
する請求項１記載の半導体パッケージ。 - 【請求項４】 基板と、この基板に表面側に取付けられ
た半導体チップと、前記基板に固着され前記半導体チッ
プを封止する樹脂モールドと、前記基板の裏面側に形成
され前記半導体チップに電気的に接続されたバンプとを
具備し、前記樹脂モールドには、前記基板の表面側から
裏面側に貫通する放熱用貫通孔が設けられている半導体
パッケージを搭載し、かつ前記放熱用貫通孔に対向する
位置に空気流通孔が設けられていることを特徴とするプ
リント基板。 - 【請求項５】 基板と、この基板に表面側に取付けられ
た半導体チップと、前記基板に固着され前記半導体チッ
プを封止する樹脂モールドと、前記基板の裏面側に形成
され前記半導体チップに電気的に接続されたバンプとを
具備し、前記樹脂モールドには、前記基板の表面側から
裏面側に貫通する放熱用貫通孔が設けられている半導体
パッケージを前記基板に前記半導体チップを取付ける半
導体チップ装着工程と、前記基板に固着して前記半導体
チップを封止する樹脂モールドを形成する樹脂モールド
工程とにより製造することを特徴とする半導体パッケー
ジの製造方法。 - 【請求項６】 放熱用貫通孔は、樹脂モールド工程にて
樹脂モールドと同時に形成することを特徴とする請求項
５記載の半導体パッケージの製造方法。 - 【請求項７】 放熱用貫通孔は、樹脂モールド工程にて
樹脂モールドを形成した後にドリル穴明けまたはレーザ
光穴明けにより形成することを特徴とする請求項５記載
の半導体パッケージの製造方法。 - 【請求項８】 放熱用貫通孔を形成した後、前記放熱用
貫通孔の内壁面に金属層を形成する金属層形成工程とを
具備することを特徴とする請求項６または７記載の半導
体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3372796A JPH09232473A (ja) | 1996-02-21 | 1996-02-21 | 半導体パッケージとその製造方法およびプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3372796A JPH09232473A (ja) | 1996-02-21 | 1996-02-21 | 半導体パッケージとその製造方法およびプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232473A true JPH09232473A (ja) | 1997-09-05 |
Family
ID=12394442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3372796A Pending JPH09232473A (ja) | 1996-02-21 | 1996-02-21 | 半導体パッケージとその製造方法およびプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232473A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096696A (ja) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | 半導体装置 |
| WO2013086754A1 (zh) * | 2011-12-12 | 2013-06-20 | 清华大学 | 一种通用封装基板、封装结构和封装方法 |
| JP2016063203A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社デンソー | 電子装置の製造方法、及び電子装置 |
| JP2016136604A (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | 半導体装置 |
| CN107910315A (zh) * | 2017-11-10 | 2018-04-13 | 深圳市盛路物联通讯技术有限公司 | 芯片封装 |
| WO2020105075A1 (ja) * | 2018-11-19 | 2020-05-28 | 三菱電機株式会社 | 半導体装置 |
-
1996
- 1996-02-21 JP JP3372796A patent/JPH09232473A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096696A (ja) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | 半導体装置 |
| WO2013086754A1 (zh) * | 2011-12-12 | 2013-06-20 | 清华大学 | 一种通用封装基板、封装结构和封装方法 |
| JP2016063203A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社デンソー | 電子装置の製造方法、及び電子装置 |
| JP2016136604A (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | 半導体装置 |
| CN107910315A (zh) * | 2017-11-10 | 2018-04-13 | 深圳市盛路物联通讯技术有限公司 | 芯片封装 |
| WO2020105075A1 (ja) * | 2018-11-19 | 2020-05-28 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599779B2 (en) | PBGA substrate for anchoring heat sink | |
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US6146921A (en) | Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink | |
| US7759170B2 (en) | Fabrication method of semiconductor package having heat dissipation device | |
| JP2844316B2 (ja) | 半導体装置およびその実装構造 | |
| US6703698B2 (en) | Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same | |
| KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| US6933602B1 (en) | Semiconductor package having a thermally and electrically connected heatspreader | |
| KR20020057349A (ko) | 히트 싱크가 부착된 볼 그리드 어레이 패키지 | |
| US20090284932A1 (en) | Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry | |
| US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
| JPH08213525A (ja) | マイクロデバイス | |
| JPH09232473A (ja) | 半導体パッケージとその製造方法およびプリント基板 | |
| US7560309B1 (en) | Drop-in heat sink and exposed die-back for molded flip die package | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
| JP3421137B2 (ja) | ベアチップの搭載構造及び放熱板 | |
| JP2007036035A (ja) | 半導体装置 | |
| KR100676315B1 (ko) | 고 열방출 반도체 칩 패키지 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JP2003023126A (ja) | 半導体装置 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 |