JP2776551B2 - バスライン方式半導体記憶装置 - Google Patents
バスライン方式半導体記憶装置Info
- Publication number
- JP2776551B2 JP2776551B2 JP1106234A JP10623489A JP2776551B2 JP 2776551 B2 JP2776551 B2 JP 2776551B2 JP 1106234 A JP1106234 A JP 1106234A JP 10623489 A JP10623489 A JP 10623489A JP 2776551 B2 JP2776551 B2 JP 2776551B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- group
- memory device
- semiconductor memory
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶装置に関し、特にバスライン方式
半導体記憶装置に関する。
半導体記憶装置に関する。
従来、半導体記憶装置に於ては、データの入出力をコ
ントロールする周辺回路をインバータなどの素子部と信
号配線部とに分離して配置するバスライン方式を採用し
てきた。この方式には信号配線の負荷の計算が容易であ
ることに加えて、VCC配線、GND配線といった様な特定の
信号配線を除いては、同じ線幅、同じ間隔で配置するこ
とができ、レイアウトが容易であるという利点があっ
た。
ントロールする周辺回路をインバータなどの素子部と信
号配線部とに分離して配置するバスライン方式を採用し
てきた。この方式には信号配線の負荷の計算が容易であ
ることに加えて、VCC配線、GND配線といった様な特定の
信号配線を除いては、同じ線幅、同じ間隔で配置するこ
とができ、レイアウトが容易であるという利点があっ
た。
上述の従来の技術では、微細加工技術の進歩と高集積
化によって信号配線間の間隔が狭くなるにつれて、信号
配線間のカップルノイズの影響を受け易く、特に隣接す
る２本の信号配線に逆相の信号が伝達される様な場合に
は、波形の鈍化によるアクセスの遅れや、誤動作の原因
となるという欠点を有していた。
化によって信号配線間の間隔が狭くなるにつれて、信号
配線間のカップルノイズの影響を受け易く、特に隣接す
る２本の信号配線に逆相の信号が伝達される様な場合に
は、波形の鈍化によるアクセスの遅れや、誤動作の原因
となるという欠点を有していた。
また、信号配線の間隔を一様に広げると、チップサイ
ズの拡大を招くという弊害も生じていた。
ズの拡大を招くという弊害も生じていた。
本願第１の発明のバスライン方式半導体記憶装置は、
互いに同相の信号を伝達する複数の信号配線を並行配置
した第１の信号配線群及び前記第１の信号配線群の信号
とは逆相の信号を伝達する複数の信号配線を並行配置し
た第２の信号配線群を有し、前記第１の信号配線群と第
２の信号配線群間の距離が同一信号配線群内の信号配線
間距離より大きいというものである。
互いに同相の信号を伝達する複数の信号配線を並行配置
した第１の信号配線群及び前記第１の信号配線群の信号
とは逆相の信号を伝達する複数の信号配線を並行配置し
た第２の信号配線群を有し、前記第１の信号配線群と第
２の信号配線群間の距離が同一信号配線群内の信号配線
間距離より大きいというものである。
又、本願第２の発明のバスライン方式半導体記憶装置
は、互いに同相の信号を伝達する複数の信号配線を並行
配置した第１の信号配線群及び前記第１の信号配線群の
信号とは逆相の信号を伝達する複数の信号配線群を並行
配置した第２の信号配線群を有し、前記第１の信号配線
群と第２の信号配線群との間に直流電位を印加する信号
配線を配置したというものである。
は、互いに同相の信号を伝達する複数の信号配線を並行
配置した第１の信号配線群及び前記第１の信号配線群の
信号とは逆相の信号を伝達する複数の信号配線群を並行
配置した第２の信号配線群を有し、前記第１の信号配線
群と第２の信号配線群との間に直流電位を印加する信号
配線を配置したというものである。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す概念図である。
図中、１−１、１−２、１−３は同相の信号を伝達す
る信号配線からなる第１の信号配線群、２−１、２−
２、２−３は第１の信号配線群とは逆相の信号を伝達す
る信号配線からなる第２の信号配線群である。a,bはそ
れぞれ信号配線の間隔を示しており、互いに逆相の信号
を伝達する信号配線が隣り合うところ（１−３、２−
１）ではその間隔がｂであり、ｂ＞ａなる関係を満足す
る様にレイアウトしてある。
る信号配線からなる第１の信号配線群、２−１、２−
２、２−３は第１の信号配線群とは逆相の信号を伝達す
る信号配線からなる第２の信号配線群である。a,bはそ
れぞれ信号配線の間隔を示しており、互いに逆相の信号
を伝達する信号配線が隣り合うところ（１−３、２−
１）ではその間隔がｂであり、ｂ＞ａなる関係を満足す
る様にレイアウトしてある。
同じ信号配線群内では全ての信号配線に同相の信号が
伝達されるのでカップルノイズを所定レベル以下にする
には間隔ａを小さく設定できるので、全くランダムに信
号配線を配置する場合に比較してバスランインの所要面
積を小さくできる。
伝達されるのでカップルノイズを所定レベル以下にする
には間隔ａを小さく設定できるので、全くランダムに信
号配線を配置する場合に比較してバスランインの所要面
積を小さくできる。
第２図は本発明の第２の実施例を示す概念図である。
第１の信号配線群と第２の信号配線群の間に定レベル
（直流電位）を印加する信号配線、たとえば電源配線
（Vcc配線３）を挿入したものである。この電源配線は
もともと必要なものであり特に新たにもうける必要はな
い。従って第１の実施例より更に所要面積は小さくでき
る。
（直流電位）を印加する信号配線、たとえば電源配線
（Vcc配線３）を挿入したものである。この電源配線は
もともと必要なものであり特に新たにもうける必要はな
い。従って第１の実施例より更に所要面積は小さくでき
る。
以上説明した様に、本発明は同相の信号を伝達する信
号配線をまとめて群にし、互いに逆相の信号を伝達する
信号配線群間の間隔を同一群内の信号配線のそれよりも
広くすることで、限られたスペース内で最適のレイアウ
トを実現でき、回路の誤動作を防ぐことができる。また
定レベルの信号配線を互いに逆相の信号を伝達する信号
配線群間に挿入する場合も同様の効果をあげることがで
きる。従ってバスライン方式半導体記憶装置の集積度を
改善できる効果がある。
号配線をまとめて群にし、互いに逆相の信号を伝達する
信号配線群間の間隔を同一群内の信号配線のそれよりも
広くすることで、限られたスペース内で最適のレイアウ
トを実現でき、回路の誤動作を防ぐことができる。また
定レベルの信号配線を互いに逆相の信号を伝達する信号
配線群間に挿入する場合も同様の効果をあげることがで
きる。従ってバスライン方式半導体記憶装置の集積度を
改善できる効果がある。
第１図及び第２図はそれぞれ本発明の第１の実施例及び
第２の実施例を示す概念図である。 １−1,1−2,1−３……同相の信号を伝達する信号配線、
２−1,2−2,2−３……信号配線１−1,1−2,1−３とは逆
相の、互いに同相の信号を伝達する信号配線、３……Vc
c配線。
第２の実施例を示す概念図である。 １−1,1−2,1−３……同相の信号を伝達する信号配線、
２−1,2−2,2−３……信号配線１−1,1−2,1−３とは逆
相の、互いに同相の信号を伝達する信号配線、３……Vc
c配線。
Claims (2)
- 【請求項１】互いに同相の信号を伝達する複数の信号配
線を並行配置した第１の信号配線群及び前記第１の信号
配線群の信号とは逆相の信号を伝達する複数の信号配線
を並行配置した第２の信号配線群を有し、前記第１の信
号配線群と第２の信号配線群間の距離が同一信号配線群
内の信号配線間距離より大きいことを特徴とするバスラ
イン方式半導体記憶装置。 - 【請求項２】互いに同相の信号を伝達する複数の信号配
線を並行配置した第１の信号配線群及び前記第１の信号
配線群の信号とは逆相の信号を伝達する複数の信号配線
群を並行配置した第２の信号配線群を有し、前記第１の
信号配線群と第２の信号配線群との間に直流電位を印加
する信号配線を配置したことを特徴とするバスライン方
式半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106234A JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106234A JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284449A JPH02284449A (ja) | 1990-11-21 |
| JP2776551B2 true JP2776551B2 (ja) | 1998-07-16 |
Family
ID=14428433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106234A Expired - Lifetime JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776551B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3540190B2 (ja) * | 1999-03-15 | 2004-07-07 | 日本電気株式会社 | 半導体記憶装置 |
| JP6074200B2 (ja) | 2012-09-14 | 2017-02-01 | キヤノン株式会社 | 走査回路、固体撮像装置及びカメラ |
| JP6463169B2 (ja) | 2015-02-27 | 2019-01-30 | キヤノン株式会社 | 電子回路およびカメラ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128152A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体集積回路装置 |
-
1989
- 1989-04-25 JP JP1106234A patent/JP2776551B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128152A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284449A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| US7323789B2 (en) | Multiple chip package and IC chips | |
| US6501669B2 (en) | Die architecture accommodating high-speed semiconductor devices | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| JPH0578849B2 (ja) | ||
| EP0041844A2 (en) | Semiconductor integrated circuit devices | |
| US4084107A (en) | Charge transfer device | |
| JP2531503B2 (ja) | 半導体アセンブリ | |
| US6393575B1 (en) | Semiconductor device having input buffers | |
| JP2876963B2 (ja) | 半導体装置 | |
| KR100326823B1 (ko) | 반도체 장치 | |
| US6256218B1 (en) | Integrated circuit memory devices having adjacent input/output buffers and shift blocks | |
| JPH0721768A (ja) | 半導体メモリ回路 | |
| US20030067835A1 (en) | Memory device | |
| JP2575180B2 (ja) | 半導体集積回路のレイアウト方法及び半導体集積回路 | |
| US5663913A (en) | Semiconductor memory device having high speed parallel transmission line operation and a method for forming parallel transmission lines | |
| JPH0348455A (ja) | 半導体装置 | |
| JP3540190B2 (ja) | 半導体記憶装置 | |
| JP2508245B2 (ja) | 半導体メモリ装置 | |
| JPH03225697A (ja) | 半導体集積回路 | |
| JP3115743B2 (ja) | Ｌｓｉ自動レイアウト方法 | |
| JP2001143464A (ja) | 半導体記憶装置 | |
| JPS61233404A (ja) | デ−タ書込補償回路 | |
| JPS61228516A (ja) | 印刷基板の配線方式 | |
| JPS62117341A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |