JP2776365B2 - 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法 - Google Patents
多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法Info
- Publication number
- JP2776365B2 JP2776365B2 JP8082262A JP8226296A JP2776365B2 JP 2776365 B2 JP2776365 B2 JP 2776365B2 JP 8082262 A JP8082262 A JP 8082262A JP 8226296 A JP8226296 A JP 8226296A JP 2776365 B2 JP2776365 B2 JP 2776365B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- semiconductor device
- substrate
- semiconductor
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多段接続型半導体
装置用キャリヤーとそれを用いた半導体装置、及びその
半導体装置の製造方法に関するものである。
装置用キャリヤーとそれを用いた半導体装置、及びその
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の技術として、例えば、４段接続す
る半導体装置の場合について説明する。図４（ａ）〜
（ｄ）に示すように１段目用のＥ基板１１の場合は、多
段接続用パッド３とチップセレクター用パッド２〜５の
内、２番パッドのみがパターン１によって接続されたパ
ターンとなっている（図４（ａ））。同様に２段目用の
Ｆ基板１２の場合は、チップセレクター用パッド２〜５
の内、３番パッドのみがパターンにより接続されたパタ
ーンとなっており（図４（ｂ））、以下同様に３段目用
のＧ基板１３の場合は４番パッドのみが（図４
（ｃ））、４段目用のＨ基板１４の場合は５番パッドの
みが接続されたパターンとなっている（図４（ｄ））。
る半導体装置の場合について説明する。図４（ａ）〜
（ｄ）に示すように１段目用のＥ基板１１の場合は、多
段接続用パッド３とチップセレクター用パッド２〜５の
内、２番パッドのみがパターン１によって接続されたパ
ターンとなっている（図４（ａ））。同様に２段目用の
Ｆ基板１２の場合は、チップセレクター用パッド２〜５
の内、３番パッドのみがパターンにより接続されたパタ
ーンとなっており（図４（ｂ））、以下同様に３段目用
のＧ基板１３の場合は４番パッドのみが（図４
（ｃ））、４段目用のＨ基板１４の場合は５番パッドの
みが接続されたパターンとなっている（図４（ｄ））。
【０００３】つまり、従来の技術では、多段接続を行う
場合、１段目〜４段目まで各々異なった回路パターンを
有するキャリヤーを製造していた。
場合、１段目〜４段目まで各々異なった回路パターンを
有するキャリヤーを製造していた。
【０００４】
【発明が解決しようとする課題】前記のような従来技術
では、例えば４段接続する半導体装置の場合、キャリヤ
ーの回路パターンは、１段目〜４段目まで全て回路パタ
ーンが異なっていた。その為、パターン設計、ガラスマ
スク、キャリヤー、電気的特性検査等が全て４種類必要
であり、その結果コストが高くなるという欠点があっ
た。更に４種類個々の良品率に差があると、半導体装置
の完成率が一番低良品率の数量に限定されるという制約
が発生するとともに、残量については不動在庫になると
いう問題点があった。また、種類が多くなるために管理
コストが高くなるという欠点があった。
では、例えば４段接続する半導体装置の場合、キャリヤ
ーの回路パターンは、１段目〜４段目まで全て回路パタ
ーンが異なっていた。その為、パターン設計、ガラスマ
スク、キャリヤー、電気的特性検査等が全て４種類必要
であり、その結果コストが高くなるという欠点があっ
た。更に４種類個々の良品率に差があると、半導体装置
の完成率が一番低良品率の数量に限定されるという制約
が発生するとともに、残量については不動在庫になると
いう問題点があった。また、種類が多くなるために管理
コストが高くなるという欠点があった。
【０００５】
【課題を解決するための手段】本発明は、基板上に少な
くとも１以上の多段接続用パッドと、少なくとも２以上
の個々の半導体デバイスを選択するための引き出し線を
有するキャリヤーにおいて、前記引き出し線が並列に接
続されていることを特徴とする多段接続型半導体用キャ
リヤーである。つまり、個々の半導体デバイスを選択す
る為の引き出し線の配線を並列に接続した回路パターン
にすることにより、回路パターンを半導体装置の多段段
数に関係なく１種類とした。
くとも１以上の多段接続用パッドと、少なくとも２以上
の個々の半導体デバイスを選択するための引き出し線を
有するキャリヤーにおいて、前記引き出し線が並列に接
続されていることを特徴とする多段接続型半導体用キャ
リヤーである。つまり、個々の半導体デバイスを選択す
る為の引き出し線の配線を並列に接続した回路パターン
にすることにより、回路パターンを半導体装置の多段段
数に関係なく１種類とした。
【０００６】これを多段接続半導体装置とするには、個
々のキャリヤーを半導体装置として組立し、特性検査
後、電気特性の良品として認められた前記キャリヤーの
引き出し線の一部を切断し、これを多段接続する。切断
の方法は、レーザー、サンドブラスト、エッチング等の
方法により行うことができる。なお、切断する部分が絶
縁性材料によってオーバーコーティングされていない構
造となっているので、確実に切断することが可能とな
る。
々のキャリヤーを半導体装置として組立し、特性検査
後、電気特性の良品として認められた前記キャリヤーの
引き出し線の一部を切断し、これを多段接続する。切断
の方法は、レーザー、サンドブラスト、エッチング等の
方法により行うことができる。なお、切断する部分が絶
縁性材料によってオーバーコーティングされていない構
造となっているので、確実に切断することが可能とな
る。
【０００７】また、パターンの一部を切断した後、樹
脂、ガラス、アルミナセラミックス等の絶縁性材料を用
いることによって切断部分をコーティングした構造をと
れば、切断を確実にすることができる。
脂、ガラス、アルミナセラミックス等の絶縁性材料を用
いることによって切断部分をコーティングした構造をと
れば、切断を確実にすることができる。
【０００８】すなわち本発明によれば、半導体装置の多
段段数に関係なく、キャリヤーは１種類、組立工程中は
１種類、電気的良品は１種類の管理ですむ構成となって
おり、製造プロセスが大幅に簡略化され、歩留まりも上
がるという効果を有している。
段段数に関係なく、キャリヤーは１種類、組立工程中は
１種類、電気的良品は１種類の管理ですむ構成となって
おり、製造プロセスが大幅に簡略化され、歩留まりも上
がるという効果を有している。
【０００９】
【発明の実施の形態】次に本発明について、図面を参照
して説明する。
して説明する。
【００１０】（第１の実施形態）図１（ａ）〜（ｅ）
は、本発明の第１の実施形態を示す平面図である。図１
（ａ）は、４段接続する場合のキャリヤーを示す回路パ
ターン例である。共通基板２は、多段接続用パッド３が
１〜６まで形成されている。この内、多段接続した場合
のチップセレクター用パッド４は、２〜５番の多段接続
パッドとなっている。本発明の特徴は、チップセレクタ
ー用のパッド２〜５番がパターン１によって並列に接続
されている。また、電気特性検査完了後に一段目から四
段目までを特定するために、所望のパターンを切断する
が、切断性を容易にするためにパターン切断開口部５を
形成している。この開口部により、切断性を向上させる
ことが可能となる。
は、本発明の第１の実施形態を示す平面図である。図１
（ａ）は、４段接続する場合のキャリヤーを示す回路パ
ターン例である。共通基板２は、多段接続用パッド３が
１〜６まで形成されている。この内、多段接続した場合
のチップセレクター用パッド４は、２〜５番の多段接続
パッドとなっている。本発明の特徴は、チップセレクタ
ー用のパッド２〜５番がパターン１によって並列に接続
されている。また、電気特性検査完了後に一段目から四
段目までを特定するために、所望のパターンを切断する
が、切断性を容易にするためにパターン切断開口部５を
形成している。この開口部により、切断性を向上させる
ことが可能となる。
【００１１】本発明は、共通基板２を使用して組立、電
気的特性検査まで実施する。その後電気的特性検査の良
品のみをレーザー、サンドブラスト、エッチング等によ
り、所望のパターンを切断して一段目〜四段目を特定す
る。図２は、本発明の製造工程フローである。
気的特性検査まで実施する。その後電気的特性検査の良
品のみをレーザー、サンドブラスト、エッチング等によ
り、所望のパターンを切断して一段目〜四段目を特定す
る。図２は、本発明の製造工程フローである。
【００１２】図１（ｂ）は、一段目用Ａ基板７であり、
一段目の場合は、３〜５番までの多段接続用パッド３に
接続されているパターン６をカットする。同様に二段目
用Ｂ基板８は、２、４、５番に接続されているパターン
を（図１（ｃ））、三段目用Ｃ基板９は、２、３、５、
番に接続されているパターンを（図１（ｄ））、四段目
用Ｄ基板１０は、２〜４番パッドに接続されているパタ
ーンを各々切断する。（図１（ｅ））。
一段目の場合は、３〜５番までの多段接続用パッド３に
接続されているパターン６をカットする。同様に二段目
用Ｂ基板８は、２、４、５番に接続されているパターン
を（図１（ｃ））、三段目用Ｃ基板９は、２、３、５、
番に接続されているパターンを（図１（ｄ））、四段目
用Ｄ基板１０は、２〜４番パッドに接続されているパタ
ーンを各々切断する。（図１（ｅ））。
【００１３】（第２の実施形態）図３（ａ）は、切断さ
れたパターンの切断箇所を絶縁性材料でコーティングし
た平面図を示す。図３（ｂ）は、図３（ａ）の断面図を
示す。基板２に形成されたパターン１をレーザー、サン
ドブラスト、エッチング等によって切断する。切断され
たパターン６を樹脂、ガラス、アルミナセラミックス等
の絶縁性材料１５でコーティングする。このような構造
を取ることによって、パターン材料のマイグレーション
によるリークやショート不良、同様に湿気、汚染等の外
部要因による不良も防止できる。従って品質の向上が図
られ確実な切断が確保出来る。
れたパターンの切断箇所を絶縁性材料でコーティングし
た平面図を示す。図３（ｂ）は、図３（ａ）の断面図を
示す。基板２に形成されたパターン１をレーザー、サン
ドブラスト、エッチング等によって切断する。切断され
たパターン６を樹脂、ガラス、アルミナセラミックス等
の絶縁性材料１５でコーティングする。このような構造
を取ることによって、パターン材料のマイグレーション
によるリークやショート不良、同様に湿気、汚染等の外
部要因による不良も防止できる。従って品質の向上が図
られ確実な切断が確保出来る。
【００１４】
【発明の効果】以上述べたように、本発明によれば、回
路パターンを半導体装置の多段段数に関係なく１種類と
したのでパターン形成に関する設計、管理、資材等のコ
ストが低減出来る。また、半導体装置を組立、特性検査
後、電気的特性の良品のみを、並列に接続した回路パタ
ーンの一部を切断し、その切断する回路パターンによっ
てその製品の段数を特定することにした構造をとってい
るため、製造工程中の管理が容易となるばかりでなく、
各段数による良品率に左右されないため良品が有効に活
用でき、従来技術による一部段数品の不動在庫が発生し
なくなる。
路パターンを半導体装置の多段段数に関係なく１種類と
したのでパターン形成に関する設計、管理、資材等のコ
ストが低減出来る。また、半導体装置を組立、特性検査
後、電気的特性の良品のみを、並列に接続した回路パタ
ーンの一部を切断し、その切断する回路パターンによっ
てその製品の段数を特定することにした構造をとってい
るため、製造工程中の管理が容易となるばかりでなく、
各段数による良品率に左右されないため良品が有効に活
用でき、従来技術による一部段数品の不動在庫が発生し
なくなる。
【図１】本発明の実施例１を示す平面図である。
【図２】本発明の製造工程フローである。
【図３】本発明の実施例２を示す平面図と断面図であ
る。
る。
【図４】従来技術の実施例を示す平面図である。
１ パターン ２ 共通基板 ３ 多段接続用パッド ４ チップセレクター用パッド ５ パターン切断用開口部 ６ 切断されたパターン ７ Ａ基板（１段目用） ８ Ｂ基板（２段目用） ９ Ｃ基板（３段目用） １０ Ｄ基板（４段目用） １１ Ｅ基板（１段目用） １２ Ｆ基板（２段目用） １３ Ｇ基板（３段目用） １４ Ｈ基板（４段目用） １５ 絶縁性材料
Claims (5)
- 【請求項１】基板上に少なくとも１以上の多段接続用パ
ッドと、少なくとも２以上の個々の半導体デバイスを選
択するための引き出し線を有するキャリヤーにおいて、
前記引き出し線が並列に接続されていることを特徴とす
る多段接続型半導体用キャリヤー。 - 【請求項２】少なくとも前記引き出し線のうち切断する
部分を除き、キャリヤーが絶縁性材料によってオーバー
コーティングされていることを特徴とする請求項１記載
の多段接続型半導体用キャリヤー。 - 【請求項３】基板上に少なくとも１以上の多段接続用パ
ッドと、少なくとも２以上の個々の半導体デバイスを選
択するための引き出し線を有し、前記引き出し線が並列
に接続されている多段接続型半導体用キャリヤーを半導
体装置として組立し、特性検査後、電気特性の良品とし
て認められた前記キャリヤーの引き出し線の一部を切断
し、これを多段接続したことを特徴とする半導体装置。 - 【請求項４】キャリヤーのパターンの一部を切断した後
の引き出し線が、絶縁性材料によりコーティングされて
いることを特徴とする請求項３記載の半導体装置。 - 【請求項５】基板上に少なくとも１以上の多段接続用パ
ッドと、少なくとも２以上の個々の半導体デバイスを選
択するための引き出し線を有し、前記引き出し線が並列
に接続されている多段接続型半導体用キャリヤーを半導
体装置として組立する工程と、前記キャリヤーの電気特
性を検査する工程と、電気特性の良品として認められた
前記キャリヤーの引き出し線の一部を切断する工程と、
これを多段接続する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8082262A JP2776365B2 (ja) | 1996-04-04 | 1996-04-04 | 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法 |
| EP97105046A EP0800208A3 (en) | 1996-04-04 | 1997-03-25 | Multistage coupling semiconductor carrier, semiconductor device using the semiconductor carrier, and manufacturing method of the semiconductor device |
| TW086104162A TW412913B (en) | 1996-04-04 | 1997-04-01 | Multistage coupling semiconductor carrier semiconductor device using the semiconductor carrier, and manufacturing method of the semiconductor device |
| KR1019970012344A KR100236254B1 (ko) | 1996-04-04 | 1997-04-03 | 다단 결합 반도체 캐리어, 그 캐리어를 사용하는 반도체 장치, 및 그 장치의 제조 방법 |
| US08/833,159 US6194787B1 (en) | 1996-04-04 | 1997-04-04 | Multistage coupling semiconductor carrier, semiconductor device using the semiconductor carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8082262A JP2776365B2 (ja) | 1996-04-04 | 1996-04-04 | 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275252A JPH09275252A (ja) | 1997-10-21 |
| JP2776365B2 true JP2776365B2 (ja) | 1998-07-16 |
Family
ID=13769560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8082262A Expired - Fee Related JP2776365B2 (ja) | 1996-04-04 | 1996-04-04 | 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6194787B1 (ja) |
| EP (1) | EP0800208A3 (ja) |
| JP (1) | JP2776365B2 (ja) |
| KR (1) | KR100236254B1 (ja) |
| TW (1) | TW412913B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745557B1 (ko) * | 1999-02-17 | 2007-08-02 | 가부시키가이샤 히타치세이사쿠쇼 | Ｉｇｂｔ 및 전력변환 장치 |
| US6544902B1 (en) * | 1999-02-26 | 2003-04-08 | Micron Technology, Inc. | Energy beam patterning of protective layers for semiconductor devices |
| JP2001339123A (ja) * | 2000-05-26 | 2001-12-07 | Sony Corp | フレキシブル基板、および情報処理装置 |
| FR2818404B1 (fr) * | 2000-12-19 | 2003-03-21 | Valeo Climatisation | Procede de programmation de l'adresse d'un peripherique et peripherique pour sa mise en oeuvre |
| US7266823B2 (en) * | 2002-02-21 | 2007-09-04 | International Business Machines Corporation | Apparatus and method of dynamically repartitioning a computer system in response to partition workloads |
| JP2005072523A (ja) | 2003-08-28 | 2005-03-17 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2012171596A1 (de) * | 2011-04-09 | 2012-12-20 | Johnson Controls Gmbh | Leiterbahnanordnung für ein kraftfahrzeug-ausstattungsteil |
| CN113630974A (zh) * | 2021-06-22 | 2021-11-09 | 广州美维电子有限公司 | Pcb板电镀硬金渗金的返工方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104993U (ja) * | 1982-01-12 | 1983-07-16 | セイコーエプソン株式会社 | 時計用回路ユニツト |
| JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
| JPS63318795A (ja) | 1987-06-22 | 1988-12-27 | Nec Corp | 混成集積回路装置の製造方法 |
| JPS6444040A (en) | 1987-08-11 | 1989-02-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
-
1996
- 1996-04-04 JP JP8082262A patent/JP2776365B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-25 EP EP97105046A patent/EP0800208A3/en not_active Withdrawn
- 1997-04-01 TW TW086104162A patent/TW412913B/zh not_active IP Right Cessation
- 1997-04-03 KR KR1019970012344A patent/KR100236254B1/ko not_active IP Right Cessation
- 1997-04-04 US US08/833,159 patent/US6194787B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100236254B1 (ko) | 1999-12-15 |
| TW412913B (en) | 2000-11-21 |
| EP0800208A3 (en) | 1998-12-09 |
| JPH09275252A (ja) | 1997-10-21 |
| US6194787B1 (en) | 2001-02-27 |
| EP0800208A2 (en) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339279B2 (en) | Chip-size package structure and method of the same | |
| KR100188620B1 (ko) | 전자적 패키지 | |
| KR100908946B1 (ko) | 박막 커패시터 구조를 갖는 집적 회로 패키지 기판 | |
| US6084312A (en) | Semiconductor devices having double pad structure | |
| JP2776365B2 (ja) | 多段接続型半導体用キャリヤーとそれを用いた半導体装置、及びその製造方法 | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| CN1170961A (zh) | 盖片的空气跨接线 | |
| JPH0330357A (ja) | 半導体チップの製造方法 | |
| EP0149923A2 (en) | Microcircuit substrate and method of making same | |
| TW202145385A (zh) | 內埋元件的基板結構及其製造方法 | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| SE525830C2 (sv) | Keramiskt flerskiktssubstrat och förfarande för tillverkning av detsamma | |
| US6278618B1 (en) | Substrate strips for use in integrated circuit packaging | |
| US7648912B1 (en) | ASIC customization with predefined via mask | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| US5998872A (en) | Semiconductor device for avoiding cracks in insulating spaces between metal wiring patterns | |
| JP2001035950A (ja) | 多層回路基板及び半導体装置 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPS6149452A (ja) | 半導体素子 | |
| JPH1187558A (ja) | 外部接続端子付半導体素子 | |
| EP0063408A1 (en) | Semiconductor chip carrier | |
| JPS62147746A (ja) | 集積回路構造 | |
| JPS61108147A (ja) | 半導体装置 | |
| EP0225333B1 (en) | Mini chip carrier slotted array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |