JPS62147746A - 集積回路構造 - Google Patents
集積回路構造Info
- Publication number
- JPS62147746A JPS62147746A JP28883385A JP28883385A JPS62147746A JP S62147746 A JPS62147746 A JP S62147746A JP 28883385 A JP28883385 A JP 28883385A JP 28883385 A JP28883385 A JP 28883385A JP S62147746 A JPS62147746 A JP S62147746A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wafer
- groups
- circuit
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野〕
本発明は集積回路構造に関し、特に大規模論理横道を持
つシステムに使用される一ウェーハ集積回路構造に関す
る。
つシステムに使用される一ウェーハ集積回路構造に関す
る。
従来、例えば大規模論理構造システムに使用される集積
回路構造として接続点を減少し信頼性を向上し、近接配
線が可能になり高速化、高密度。
回路構造として接続点を減少し信頼性を向上し、近接配
線が可能になり高速化、高密度。
小型化を達成する方式として−ウェーハで一集積回路を
構成するというアイディアは出されているがいまだ実用
に供されていない。
構成するというアイディアは出されているがいまだ実用
に供されていない。
（発明が解決しようとする問題点：）
上述し、た従来の一ウェーハー集積回路という技術は、
−ウェーハ内に従来多数の集積回路チップとして構成し
た回路機能を一枚のウェーハに作り込んだものである。
−ウェーハ内に従来多数の集積回路チップとして構成し
た回路機能を一枚のウェーハに作り込んだものである。
従ってウェーハに内在する結晶欠陥の存在及び、集積回
路作り込みの段階での不具合の発生により、−ウェーハ
全体が良品になる確立が極めて低いという欠点があり、
実用が困難であった。
路作り込みの段階での不具合の発生により、−ウェーハ
全体が良品になる確立が極めて低いという欠点があり、
実用が困難であった。
本発明の目的は、従来の欠点を除去し、歩留りよく形成
でき、実用に供し得るーウェーハー集積回路の集積回路
構造を提供することにある。
でき、実用に供し得るーウェーハー集積回路の集積回路
構造を提供することにある。
本発明の集積回路構造は一枚のウェーハ内に、ウェーハ
上面から下面に貫通ずる穴を有し、該穴以外のウェーハ
内は外部端子をもつ独立した複数の集積回路群を有し、
前記穴部分には集積回路をはめ込んな一ウェーハ集積回
路群と、該−ウェーハ集積回路群の上面に形成した一ウ
ェーハ集積回路群中の各集積回路の外部端子同志を結ぶ
一層または多層の配線とを含んで構成される。
上面から下面に貫通ずる穴を有し、該穴以外のウェーハ
内は外部端子をもつ独立した複数の集積回路群を有し、
前記穴部分には集積回路をはめ込んな一ウェーハ集積回
路群と、該−ウェーハ集積回路群の上面に形成した一ウ
ェーハ集積回路群中の各集積回路の外部端子同志を結ぶ
一層または多層の配線とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。第１図（ａ）、（ｂ）乃至第３図（ａ＞、（ｂ）は、
本発明の一実施例の構造並びにその製造方法を説明する
なめに、工程順に示した平面図及びその断面図である。
。第１図（ａ）、（ｂ）乃至第３図（ａ＞、（ｂ）は、
本発明の一実施例の構造並びにその製造方法を説明する
なめに、工程順に示した平面図及びその断面図である。
まず、第１図（ａ＞、（ｂ）に示すように、つ工−ハ１
上に、上面に外部Ｊ１匈子３を有する集積回路群Ａ、Ｂ
、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈを形成し、各集積回路の特性
をチェ・ツクし良否を決める。本実施例ではその中で集
積回路りが不具合である為、集積回路り部分をウェーハ
１から切断し去った状態を示すもので、４はウェーハ上
面から下面に貫通する貫通穴である。なお、各集積回路
は独立した外部端子３が形成されている。また５は後の
工程で不良集積回路部分を除去するために予めダイシン
グソー等で形成した区画分離用溝である。
上に、上面に外部Ｊ１匈子３を有する集積回路群Ａ、Ｂ
、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈを形成し、各集積回路の特性
をチェ・ツクし良否を決める。本実施例ではその中で集
積回路りが不具合である為、集積回路り部分をウェーハ
１から切断し去った状態を示すもので、４はウェーハ上
面から下面に貫通する貫通穴である。なお、各集積回路
は独立した外部端子３が形成されている。また５は後の
工程で不良集積回路部分を除去するために予めダイシン
グソー等で形成した区画分離用溝である。
次に、第２図（ａ）、（ｂ）に示すように、ウェーハ１
の切断し去った集積回路り部分に集積回路Ｄ６をはめ込
む。ウェーハ１と集積回路Ｄ６の間は、導電性コンパウ
ンド７を充填し、固定する。
の切断し去った集積回路り部分に集積回路Ｄ６をはめ込
む。ウェーハ１と集積回路Ｄ６の間は、導電性コンパウ
ンド７を充填し、固定する。
次に、第３図（ａ＞、（ｂ）に示すように、第２図（ａ
）、（ｂ）にて示したーウェーハー集積回路群の上面に
、層間絶縁膜１１．第１層配線１３、第２層配線１４．
上下配線を結ぶスルーホール１２．引き出し線９．電源
バス１０．入出力バッド８が構成され、ウェーハ全体で
大規模回路を持つ集積回路を形成している。
）、（ｂ）にて示したーウェーハー集積回路群の上面に
、層間絶縁膜１１．第１層配線１３、第２層配線１４．
上下配線を結ぶスルーホール１２．引き出し線９．電源
バス１０．入出力バッド８が構成され、ウェーハ全体で
大規模回路を持つ集積回路を形成している。
以上説明したように本発明は、ウェーハ内に複数の集積
回路群を形成し、集積回路群のうち不具合が生じた集積
回路部分を、正常な集積回路と交換した後ウェーハ上面
に集積回路群を結ぶ配線を施す事により、−ウェーハ集
積回路を実現可能にできる効果がある。
回路群を形成し、集積回路群のうち不具合が生じた集積
回路部分を、正常な集積回路と交換した後ウェーハ上面
に集積回路群を結ぶ配線を施す事により、−ウェーハ集
積回路を実現可能にできる効果がある。
第１図（ａ＞、（ｂ）乃至第３図（ａ）、（ｂ）は本発
明の一実施例の構造並びに製造法を説明するなめに工程
順に示した平面図及び模式的断面図である。 １・・・ウェーハ、２・・・独立集積回路、３・・・独
立集積回路上の外部端子、４・・・貫通穴、５・・・区
画分離用溝、６・・・はめ込まれた集積回路Ｄ、７・・
・導電性コンパウンド、８・・・入出力パッド、９・・
・引き出し線、１０・・・電源バス、１１・・・層間絶
縁膜、１２・・・スルーホール、１３・・・第１層配線
、１４・・・第２層配線。 第 ／ 圀 ＄ ３ 図
明の一実施例の構造並びに製造法を説明するなめに工程
順に示した平面図及び模式的断面図である。 １・・・ウェーハ、２・・・独立集積回路、３・・・独
立集積回路上の外部端子、４・・・貫通穴、５・・・区
画分離用溝、６・・・はめ込まれた集積回路Ｄ、７・・
・導電性コンパウンド、８・・・入出力パッド、９・・
・引き出し線、１０・・・電源バス、１１・・・層間絶
縁膜、１２・・・スルーホール、１３・・・第１層配線
、１４・・・第２層配線。 第 ／ 圀 ＄ ３ 図
Claims (1)
- 一枚のウェーハ内に、ウェーハ上面から下面に貫通する
穴を有し、該穴以外のウェーハ内は外部端子をもつ独立
した複数の集積回路群を有し、前記穴部分には集積回路
をはめ込んだ一ウェーハ集積回路群と、該一ウェーハ集
積回路群の上面に形成した一ウェーハ集積回路群中の各
集積回路の外部端子同志を結ぶ一層または多層の配線と
を含むことを特徴とする集積回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28883385A JPS62147746A (ja) | 1985-12-20 | 1985-12-20 | 集積回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28883385A JPS62147746A (ja) | 1985-12-20 | 1985-12-20 | 集積回路構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147746A true JPS62147746A (ja) | 1987-07-01 |
Family
ID=17735336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28883385A Pending JPS62147746A (ja) | 1985-12-20 | 1985-12-20 | 集積回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147746A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153700A (en) * | 1988-07-22 | 1992-10-06 | Nippondenso Co., Ltd. | Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate |
| US5208178A (en) * | 1990-08-02 | 1993-05-04 | Hitachi, Ltd. | Manufacturing a semiconductor integrated circuit device having on chip logic correction |
| US5909052A (en) * | 1986-03-12 | 1999-06-01 | Hitachi, Ltd. | Semiconductor device having plural chips with the sides of the chips in face-to-face contact with each other in the same crystal plane |
| US5968150A (en) * | 1986-03-12 | 1999-10-19 | Hitachi, Ltd. | Processor element having a plurality of CPUs for use in a multiple processor system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143435A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1985
- 1985-12-20 JP JP28883385A patent/JPS62147746A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143435A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909052A (en) * | 1986-03-12 | 1999-06-01 | Hitachi, Ltd. | Semiconductor device having plural chips with the sides of the chips in face-to-face contact with each other in the same crystal plane |
| US5968150A (en) * | 1986-03-12 | 1999-10-19 | Hitachi, Ltd. | Processor element having a plurality of CPUs for use in a multiple processor system |
| US6379998B1 (en) * | 1986-03-12 | 2002-04-30 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
| US5153700A (en) * | 1988-07-22 | 1992-10-06 | Nippondenso Co., Ltd. | Crystal-etched matching faces on semiconductor chip and supporting semiconductor substrate |
| US5208178A (en) * | 1990-08-02 | 1993-05-04 | Hitachi, Ltd. | Manufacturing a semiconductor integrated circuit device having on chip logic correction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448511A (en) | Memory stack with an integrated interconnect and mounting structure | |
| CN1314117C (zh) | 集成电路封装结构及集成电路封装方法 | |
| EP0614220B1 (en) | Multichip module and method of fabrication therefor | |
| KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| JP2012221998A (ja) | 半導体装置ならびにその製造方法 | |
| US6946747B1 (en) | Semiconductor device and its manufacturing method | |
| JPS621247A (ja) | 半導体装置の製造方法 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPS62147746A (ja) | 集積回路構造 | |
| JPH01225137A (ja) | 半導体集積回路装置 | |
| EP0073721A2 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JPS60145641A (ja) | 半導体集積回路装置 | |
| JPH04118968A (ja) | 半導体集積回路装置 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| US6560760B1 (en) | Automatic cell placement method | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS59143342A (ja) | 論理変更可能な半導体装置 | |
| JP2003124276A (ja) | 半導体集積回路および半導体装置の製造方法 | |
| JPS63308371A (ja) | 半導体記憶装置 | |
| JPH11330257A (ja) | 半導体装置およびその製造方法 | |
| JPH0786715A (ja) | 回路基板および複合回路基板 | |
| JPS59215743A (ja) | 大規模集積回路装置 |