JP2748775B2 - データ回線の障害検出回路 - Google Patents
データ回線の障害検出回路Info
- Publication number
- JP2748775B2 JP2748775B2 JP4134517A JP13451792A JP2748775B2 JP 2748775 B2 JP2748775 B2 JP 2748775B2 JP 4134517 A JP4134517 A JP 4134517A JP 13451792 A JP13451792 A JP 13451792A JP 2748775 B2 JP2748775 B2 JP 2748775B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control unit
- unit
- failure
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ通信に用いられる
データ回線に関し、特にデータ回線における障害を検出
するための回路に関する。
データ回線に関し、特にデータ回線における障害を検出
するための回路に関する。
【０００２】
【従来の技術】従来のデータ回線の障害検出回路は、図
２に示すように制御部２と、制御部２からのデータバス
９によって接続されたデータ送受信部３と、制御部２に
一定時間毎の割り込みを与えるためのタイマ部１１とか
らなる。そして、データ送受信部３には送信データ７と
受信データ８が接続され、制御部２には外部装置とのイ
ンターフェース用バス１０が接続されている。タイマ部
１１は一定時間ｔ1 毎に割り込みが発生するようになっ
ている。
２に示すように制御部２と、制御部２からのデータバス
９によって接続されたデータ送受信部３と、制御部２に
一定時間毎の割り込みを与えるためのタイマ部１１とか
らなる。そして、データ送受信部３には送信データ７と
受信データ８が接続され、制御部２には外部装置とのイ
ンターフェース用バス１０が接続されている。タイマ部
１１は一定時間ｔ1 毎に割り込みが発生するようになっ
ている。
【０００３】この回路構成において、データ送信要求を
インターフェース用バス１０から制御部２が受け取る
と、制御部２では必要によりデータの編集等の処理を
し、データバス９を通してデータ送受信部３にデータ送
信を指示する。データ送受信部３ではデータ回線のプロ
トコルに従って送信データ７を作り、相手装置へ送信す
る。相手装置では受信データ８を受けるとデータ送受信
部３にてプロトコルに従ってデータを抽出しデータバス
９を通して制御部２へデータを渡す。制御部２ではデー
タの解析をし、必要によりインターフェース用バス１０
を通して外部へデータを渡す。
インターフェース用バス１０から制御部２が受け取る
と、制御部２では必要によりデータの編集等の処理を
し、データバス９を通してデータ送受信部３にデータ送
信を指示する。データ送受信部３ではデータ回線のプロ
トコルに従って送信データ７を作り、相手装置へ送信す
る。相手装置では受信データ８を受けるとデータ送受信
部３にてプロトコルに従ってデータを抽出しデータバス
９を通して制御部２へデータを渡す。制御部２ではデー
タの解析をし、必要によりインターフェース用バス１０
を通して外部へデータを渡す。
【０００４】制御部２は送信すべきデータが発生すると
タイマ部１１をリセットすることにより、送信すべきデ
ータがない状態が一定時間ｔ1 以上あると、タイマ部１
１より割り込みが発生し、制御部２に対して試験信号の
送信を要求する。制御部２では試験信号を作成しデータ
送受信部３を通して試験信号を送信することにより、送
信データ７に送信データがない時間はｔ1 以下となるよ
うにしている。正常な相手装置では、タイマ部１１は一
定時間ｔ2 毎に割り込みが発生するようになっている。
ｔ2 はｔ1 より長く設定される。受信データ８はデータ
送受信部３及びデータバス９を通り制御部２に渡され、
制御部２ではデータ受信をする毎にタイマ部１１をリセ
ットする。データ受信がｔ2 以上ないとタイマ部１１は
制御部２に割り込みをかけ、制御部２は相手装置からデ
ータが送信されていないと判断し相手装置を含むデータ
回線の異常と判断し警報を出すと共にデータ回線を閉塞
する。
タイマ部１１をリセットすることにより、送信すべきデ
ータがない状態が一定時間ｔ1 以上あると、タイマ部１
１より割り込みが発生し、制御部２に対して試験信号の
送信を要求する。制御部２では試験信号を作成しデータ
送受信部３を通して試験信号を送信することにより、送
信データ７に送信データがない時間はｔ1 以下となるよ
うにしている。正常な相手装置では、タイマ部１１は一
定時間ｔ2 毎に割り込みが発生するようになっている。
ｔ2 はｔ1 より長く設定される。受信データ８はデータ
送受信部３及びデータバス９を通り制御部２に渡され、
制御部２ではデータ受信をする毎にタイマ部１１をリセ
ットする。データ受信がｔ2 以上ないとタイマ部１１は
制御部２に割り込みをかけ、制御部２は相手装置からデ
ータが送信されていないと判断し相手装置を含むデータ
回線の異常と判断し警報を出すと共にデータ回線を閉塞
する。
【０００５】
【発明が解決しようとする課題】この従来のデータ回線
の障害検出回路は、相手装置からのデータが一定時間に
渡って来ないということで障害の検出を行っているた
め、データ送信側で試験信号を送ることとなっている
が、有効な信号の妨げにならないように試験信号の間隔
ｔ1 を短くすることはできない。したがって、障害検出
までの時間ｔ2 も短くできず障害のある装置を含むデー
タ回線の障害検出の時間が遅くなり、回線閉塞が遅くな
るという問題点があった。本発明の目的は、データ回線
の障害検出を迅速に検出するようにした障害検出回路を
提供することにある。
の障害検出回路は、相手装置からのデータが一定時間に
渡って来ないということで障害の検出を行っているた
め、データ送信側で試験信号を送ることとなっている
が、有効な信号の妨げにならないように試験信号の間隔
ｔ1 を短くすることはできない。したがって、障害検出
までの時間ｔ2 も短くできず障害のある装置を含むデー
タ回線の障害検出の時間が遅くなり、回線閉塞が遅くな
るという問題点があった。本発明の目的は、データ回線
の障害検出を迅速に検出するようにした障害検出回路を
提供することにある。
【０００６】
【課題を解決するための手段】本発明は、フラグ信号で
同期をとる同期方式のシリアルデータ伝送装置におい
て、受信データのフラグ断を検出する手段と、制御部の
障害を検出する手段と、制御部の障害を検出した時に送
信データのフラグを強制的に断とする手段とを備える。
同期をとる同期方式のシリアルデータ伝送装置におい
て、受信データのフラグ断を検出する手段と、制御部の
障害を検出する手段と、制御部の障害を検出した時に送
信データのフラグを強制的に断とする手段とを備える。
【０００７】
【作用】受信データのフラグ断を検出することで、障害
のある装置を含めた回線障害を正常な相手装置により直
ちに検出できる。
のある装置を含めた回線障害を正常な相手装置により直
ちに検出できる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、障害
検出回路はシリアルデータ伝送装置に設けられる。同図
において、１は障害検出部、２は制御部、３はデータ送
受信部、４はフラグ断検出部、５はインバータ、６はア
ンドゲートである。前記制御部２は外部からのインター
フェース用バス１０からのデータを受けてデータ編集等
の処理及びシリアルデータ伝送装置全体を制御する。制
御部２によって処理されたデータはデータバス９を通り
データ送受信部３にデータ送信を指示する。データ送受
信部３ではデータ回線のプロトコルに従って送信データ
を作り、アンドゲート６を通り送信データ７を送信す
る。受信データ８はデータ送受信部３とフラグ断検出部
４に渡され、データ送受信部３ではプロトコルに従って
データを抽出し、データバス９を通り制御部２へデータ
を渡す。制御部２ではデータの解析を行い、必要により
インターフェース用バス１０を通して外部へデータを渡
す。
る。図１は本発明の一実施例のブロック図であり、障害
検出回路はシリアルデータ伝送装置に設けられる。同図
において、１は障害検出部、２は制御部、３はデータ送
受信部、４はフラグ断検出部、５はインバータ、６はア
ンドゲートである。前記制御部２は外部からのインター
フェース用バス１０からのデータを受けてデータ編集等
の処理及びシリアルデータ伝送装置全体を制御する。制
御部２によって処理されたデータはデータバス９を通り
データ送受信部３にデータ送信を指示する。データ送受
信部３ではデータ回線のプロトコルに従って送信データ
を作り、アンドゲート６を通り送信データ７を送信す
る。受信データ８はデータ送受信部３とフラグ断検出部
４に渡され、データ送受信部３ではプロトコルに従って
データを抽出し、データバス９を通り制御部２へデータ
を渡す。制御部２ではデータの解析を行い、必要により
インターフェース用バス１０を通して外部へデータを渡
す。
【０００９】前記 フラグ断検出部４はフラグが連続で
一定時間にわたり断になるのを検出し、制御部２へ通報
する。制御部２ではフラグ断の検出をすると相手装置を
含めたデータ回線の障害と判断し警報を出すと共にデー
タ回線を閉塞とする。制御部２には障害検出部１が接続
され、制御部２の異常を検出する。例えば、制御部２の
クロック断，プログラム領域以外からの命令フェッチ，
ＲＡＭのパリティエラー又は命令コード以外の命令フェ
ッチ等の検出，又はこれらの組み合わせの検出により制
御部２の障害を検出する。障害が検出されるとインバー
タ５を通して論理“０”がアンドゲート６へ送られ送信
データをオール“０”の信号とすることにより正常な相
手装置でフラグ断が検出される。
一定時間にわたり断になるのを検出し、制御部２へ通報
する。制御部２ではフラグ断の検出をすると相手装置を
含めたデータ回線の障害と判断し警報を出すと共にデー
タ回線を閉塞とする。制御部２には障害検出部１が接続
され、制御部２の異常を検出する。例えば、制御部２の
クロック断，プログラム領域以外からの命令フェッチ，
ＲＡＭのパリティエラー又は命令コード以外の命令フェ
ッチ等の検出，又はこれらの組み合わせの検出により制
御部２の障害を検出する。障害が検出されるとインバー
タ５を通して論理“０”がアンドゲート６へ送られ送信
データをオール“０”の信号とすることにより正常な相
手装置でフラグ断が検出される。
【００１０】
【発明の効果】以上説明したように本発明はシリアルデ
ータ伝送装置の障害を障害検出部で検出し、送信データ
に含まれるフラグを断とし、障害発生をフラグ断という
形で正常な相手装置に伝え、正常な相手装置ではフラグ
断の検出をすることにより、障害のある相手装置を含む
データ回線の障害を迅速に検出することができる。
ータ伝送装置の障害を障害検出部で検出し、送信データ
に含まれるフラグを断とし、障害発生をフラグ断という
形で正常な相手装置に伝え、正常な相手装置ではフラグ
断の検出をすることにより、障害のある相手装置を含む
データ回線の障害を迅速に検出することができる。
【図１】本発明の一実施例のブロック図である。
【図２】従来の障害検出回路の一例のブロック図であ
る。
る。
１ 障害検出回路 ２ 制御部 ３ データ送受信部 ４ フラグ断検出部 ５ インバータ ６ アンドゲート
Claims (1)
- 【請求項１】 フラグ信号で同期をとる同期方式のシリ
アルデータ伝送装置において、受信データのフラグ断を
検出する手段と、制御部の障害を検出する手段と、制御
部の障害を検出した時に送信データのフラグを強制的に
断とする手段とを備えることを特徴とするデータ回線の
障害検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134517A JP2748775B2 (ja) | 1992-04-28 | 1992-04-28 | データ回線の障害検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134517A JP2748775B2 (ja) | 1992-04-28 | 1992-04-28 | データ回線の障害検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308397A JPH05308397A (ja) | 1993-11-19 |
| JP2748775B2 true JP2748775B2 (ja) | 1998-05-13 |
Family
ID=15130180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134517A Expired - Lifetime JP2748775B2 (ja) | 1992-04-28 | 1992-04-28 | データ回線の障害検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748775B2 (ja) |
-
1992
- 1992-04-28 JP JP4134517A patent/JP2748775B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308397A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5218600A (en) | Process for networking computers and/or computer networks and networking systems | |
| JP2748775B2 (ja) | データ回線の障害検出回路 | |
| JPH06202764A (ja) | 電源切断装置 | |
| US7003696B1 (en) | Fault management system for switching equipment | |
| JP3052646B2 (ja) | 多重通信装置 | |
| JPH02223248A (ja) | コマンド・レスポンス方式データバス端末装置 | |
| JP2513121B2 (ja) | シリアルバス用伝送装置 | |
| JPH0524761A (ja) | エレベータの遠隔監視装置 | |
| JPH0879171A (ja) | 装置内監視方式 | |
| JPH04275661A (ja) | データ転送装置 | |
| JPS6124345A (ja) | 信号出力ゲ−ト制御方式 | |
| JPH10207745A (ja) | プロセッサ間生存確認方法 | |
| JPH01282939A (ja) | 通信端末装置 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2687800B2 (ja) | 通信異常検出装置 | |
| JPH05236639A (ja) | 伝送線路補償装置 | |
| JPH0338937A (ja) | ネットワークモジュール | |
| JPH0523529B2 (ja) | ||
| JPS5912657A (ja) | マルチドロツプ式情報伝送システムの伝送路保護方式 | |
| JPH01112851A (ja) | データ通信システム | |
| JPS6120437A (ja) | 送信装置自動制御方式 | |
| JPH0685770A (ja) | 伝送予備回路の不良検出方式 | |
| JPH06175869A (ja) | 二重化計算機システム | |
| JPH07264182A (ja) | 通信データの確認方法 | |
| JPH1084352A (ja) | 異常状態伝送方法及びその装置 |