JP2737255B2 - アルミニウム系配線の保護膜形成方法 - Google Patents
アルミニウム系配線の保護膜形成方法Info
- Publication number
- JP2737255B2 JP2737255B2 JP14754489A JP14754489A JP2737255B2 JP 2737255 B2 JP2737255 B2 JP 2737255B2 JP 14754489 A JP14754489 A JP 14754489A JP 14754489 A JP14754489 A JP 14754489A JP 2737255 B2 JP2737255 B2 JP 2737255B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- protective film
- based wiring
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置等に用いるアルミニウム系配線の
保護膜の形成方法に関する。
保護膜の形成方法に関する。
（従来の技術） 従来、半導体集積回路のアルミニウム系配線には保護
膜の一つとして酸化珪素系ガラス及びその表面に窒化珪
素膜が形成されている。
膜の一つとして酸化珪素系ガラス及びその表面に窒化珪
素膜が形成されている。
（発明が解決しようとする課題） 上記のようなアルミニウム系配線を用いた半導体集積
回路では、セラミックパッケージに封止する際のように
400℃以上の温度に晒されると、配線中にボイドが発生
し断線が生じるという問題がある。
回路では、セラミックパッケージに封止する際のように
400℃以上の温度に晒されると、配線中にボイドが発生
し断線が生じるという問題がある。
この問題の解決策として、1986年インスティテュート
オブエレクトリカルアンドエレクトロニクスエンジニア
（Institute of Electrical and Electronics Engineer
s）社発行の刊行物「第24回アニュアル・プロシーディ
ングズ・オブ・リライアビリティ・フィジックス・1986
（24th annual proceedings of reliability physics 1
986）」第24〜29頁に、紫外線を照射することによって
ボイドの発生を抑制する方法が報告されている。しかし
20時間にも及ぶ照射が必要であることから、半導体装置
の大量生産に適用するには不適当である。
オブエレクトリカルアンドエレクトロニクスエンジニア
（Institute of Electrical and Electronics Engineer
s）社発行の刊行物「第24回アニュアル・プロシーディ
ングズ・オブ・リライアビリティ・フィジックス・1986
（24th annual proceedings of reliability physics 1
986）」第24〜29頁に、紫外線を照射することによって
ボイドの発生を抑制する方法が報告されている。しかし
20時間にも及ぶ照射が必要であることから、半導体装置
の大量生産に適用するには不適当である。
本発明の目的は、上記問題点を解消した半導体装置の
アルミニウム系配線の保護膜の形成方法を提供すること
にある。
アルミニウム系配線の保護膜の形成方法を提供すること
にある。
（課題を解決するための手段） 上記目的を達成するため、本発明によるアルミニウム
系配線の保護膜の形成方法においては、窒化珪素と酸化
珪素系ガラスとの２層保護膜に電子線を照射する工程を
含むことを特徴とする。
系配線の保護膜の形成方法においては、窒化珪素と酸化
珪素系ガラスとの２層保護膜に電子線を照射する工程を
含むことを特徴とする。
（作用） CVDで堆積した保護膜の酸化珪素系ガラスの表面にプ
ラズマCVDで窒化珪素膜を堆積する場合、ひび割れを防
止するために圧縮性の内部応力を持つ窒化珪素膜が堆積
される。そのため、酸化珪素系ガラスは窒化珪素膜から
引っ張り応力（109dny/cm2台）を受けることになる。引
っ張り応力を受けた酸化珪素系ガラスはアルミニウム配
線に引っ張り応力を及ぼし、アルミニウム配線にボイド
を作る原因となる。
ラズマCVDで窒化珪素膜を堆積する場合、ひび割れを防
止するために圧縮性の内部応力を持つ窒化珪素膜が堆積
される。そのため、酸化珪素系ガラスは窒化珪素膜から
引っ張り応力（109dny/cm2台）を受けることになる。引
っ張り応力を受けた酸化珪素系ガラスはアルミニウム配
線に引っ張り応力を及ぼし、アルミニウム配線にボイド
を作る原因となる。
本発明においては、保護膜に電子線を照射することに
よって、保護膜に何等かの構造緩和が生じその結果窒化
珪素膜が及ぼす引っ張り応力が緩和されている可能性が
あり、そのためにアルミニウム系配線でのボイド発生が
防止されるものと推測される。
よって、保護膜に何等かの構造緩和が生じその結果窒化
珪素膜が及ぼす引っ張り応力が緩和されている可能性が
あり、そのためにアルミニウム系配線でのボイド発生が
防止されるものと推測される。
（実施例） 以下に本発明の一実施例を第１図を用いて説明する。
絶縁膜１を上面に有するSi基板２上に、Al−１％Si膜を
形成し、フォトレジスト工程とドライエッチング工程に
よってアルミニウム系配線３を形成する。その後CVD法
によって燐ガラス４を0.5μｍ及びその上にプラズマCVD
法によって窒化珪素膜５を0.2μｍ堆積する。その後、
上面より加速電圧20kVの電子線６を１×1018電子/cm2照
射する。大電流電子ビームアニール装置を使えば照射は
数分間で終了する。
絶縁膜１を上面に有するSi基板２上に、Al−１％Si膜を
形成し、フォトレジスト工程とドライエッチング工程に
よってアルミニウム系配線３を形成する。その後CVD法
によって燐ガラス４を0.5μｍ及びその上にプラズマCVD
法によって窒化珪素膜５を0.2μｍ堆積する。その後、
上面より加速電圧20kVの電子線６を１×1018電子/cm2照
射する。大電流電子ビームアニール装置を使えば照射は
数分間で終了する。
上記のような処理を施したアルミニウム系配線は、50
0℃程度の熱処理ではボイドの発生が見られなかった。
0℃程度の熱処理ではボイドの発生が見られなかった。
電子線の加速電圧は3,5,10,20,40,2000kVいずれでも
同様の効果があった。また、保護膜の燐ガラスを他の酸
化珪素系ガラス、例えば、不純物を添加していない酸化
珪素ガラスやホウ素と燐を添加したホウ素・燐ガラス、
あるいは酸窒化ガラスにした場合及びAl−１％Si膜を他
のアルミニウム系膜、例えば、純アルミニウム膜やAl−
Si−Cu合金膜にした場合も、同様の効果があった。
同様の効果があった。また、保護膜の燐ガラスを他の酸
化珪素系ガラス、例えば、不純物を添加していない酸化
珪素ガラスやホウ素と燐を添加したホウ素・燐ガラス、
あるいは酸窒化ガラスにした場合及びAl−１％Si膜を他
のアルミニウム系膜、例えば、純アルミニウム膜やAl−
Si−Cu合金膜にした場合も、同様の効果があった。
（発明の効果） 以上のように本発明によれば、400〜500℃の温度に晒
されてもボイド発生のないアルミニウム系配線を短時間
で得ることができる。
されてもボイド発生のないアルミニウム系配線を短時間
で得ることができる。
第１図は本発明を説明する模式的断面図である。 １……絶縁膜、２……Si基板、 ３……アルミニウム系配線、４……燐ガラス、 ５……窒化珪素膜、６……電子線
Claims (1)
- 【請求項１】窒化珪素と酸化珪素系ガラスとの２層保護
膜に電子線を照射する工程を含むことを特徴とするアル
ミニウム系配線の保護膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14754489A JP2737255B2 (ja) | 1989-06-09 | 1989-06-09 | アルミニウム系配線の保護膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14754489A JP2737255B2 (ja) | 1989-06-09 | 1989-06-09 | アルミニウム系配線の保護膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311753A JPH0311753A (ja) | 1991-01-21 |
| JP2737255B2 true JP2737255B2 (ja) | 1998-04-08 |
Family
ID=15432723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14754489A Expired - Lifetime JP2737255B2 (ja) | 1989-06-09 | 1989-06-09 | アルミニウム系配線の保護膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737255B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150126805A (ko) * | 2008-03-05 | 2015-11-13 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법 |
-
1989
- 1989-06-09 JP JP14754489A patent/JP2737255B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150126805A (ko) * | 2008-03-05 | 2015-11-13 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법 |
| KR101664975B1 (ko) | 2008-03-05 | 2016-10-11 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법 |
| US10276623B2 (en) | 2008-03-05 | 2019-04-30 | Sony Corporation | Solid-state image pickup device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311753A (ja) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| US4224084A (en) | Method and structure for passivating a semiconductor device | |
| US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
| US3540925A (en) | Ion bombardment of insulated gate semiconductor devices | |
| Sugano et al. | Ordered structure and ion migration in silicon dioxide films | |
| JP2737255B2 (ja) | アルミニウム系配線の保護膜形成方法 | |
| US3447975A (en) | Bilayer protective coating for exposed p-n junction surfaces | |
| EP0114106A2 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH06103691B2 (ja) | 薄膜の形成方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS61290740A (ja) | 半導体装置の製造方法 | |
| JPS59114841A (ja) | 半導体装置の製造方法 | |
| JPH02206120A (ja) | アルミニウム系配線 | |
| JPS6216022B2 (ja) | ||
| KR100909757B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| JPS6153858B2 (ja) | ||
| KR970053163A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| RU1519452C (ru) | Способ изготовления мдп бис | |
| JPH0132194B2 (ja) | ||
| JPH02222538A (ja) | アルミニウム系配線のカバー膜形成方法 | |
| KR100374230B1 (ko) | 전자속조사를이용한금속배선간절연막형성방법 | |
| KR0121562B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| JPS60127737A (ja) | 半導体装置の製造方法 | |
| DD146877A1 (de) | Verfahren zur herstellung einer halbleiteranordnung |