JP2721927B2 - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JP2721927B2 JP2721927B2 JP2083049A JP8304990A JP2721927B2 JP 2721927 B2 JP2721927 B2 JP 2721927B2 JP 2083049 A JP2083049 A JP 2083049A JP 8304990 A JP8304990 A JP 8304990A JP 2721927 B2 JP2721927 B2 JP 2721927B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- oscillator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
関する。
応用されており、例えば、第5図に示す構成を備えてい
る。
振信号は基準となる参照信号とともに位相比較器2に入
力され、その誤差信号が直流増幅器3で増幅されてルー
プフィルタ4に入力され、ループフィルタ4からの制御
信号によりVCO1の周波数および位相は参照信号と同期す
る方向に制御される。
に同期した状態でその周波数変化に追従する。
させる場合、VCO1自身の電圧対自走周波数特性(以下VF
特性と記す)の傾きが全帯域で一定であることが望まし
い。
に、高域側ほど傾きが小さくなる傾向を有しており、そ
の制御電圧の微小な変化に対する利得係数(dF/dV)は
第7図に示すように周波数領域によって変化する。
ゲインが周波数領域によって大きく変化することにな
り、ループ応答特性等を最適化することができない。
利得を外部から可変(第5図に示しているように入力抵
抗Riに対する期間抵抗Rfの大きさを変える)して、VCO1
の見かけ上の利得係数が一定となるように補正してい
る。
路を有する広帯域なPLL回路では、高域周波数側でのSSB
位相雑音を十分に抑圧できないという問題があった。
数を中心として所定の広がりを有しており、第8図のよ
うにキャリア周波数がF1のときの特性(イ)と2F1のと
きの特性(ロ)とでは6dBの差をもつことが知られてい
る。
えばオフセット周波数(キャリア周波数からの偏差)10
kHzで−120dBc/Hzの位相雑音をキャリア周波数F1で実現
するためには20dBのループゲインを必要とし、このルー
プゲインが確保されているときの出力信号のSSB位相雑
音は、同図の(ハ)のように抑圧される。
示すように利得が高くなる程カットオフ周波数が低下し
てしまい、利得係数の補正のために高い利得が必要な周
波数領域で十分な利得が得られず、キャリア周波数2F1
のときに必要な26dBのループゲインを実現することが困
難になる。
8図の(ニ)に示すようにオフセット周波数の高域周波
数側(この場合100kHz以上)で抑圧されないで、信号の
純度が著しく低下してしまう。
域に出力できるPLL回路を提供することを目的としてい
る。
が可変される発振器(21)と、該発振器からの信号と参
照信号との位相を比較し、その位相差に対応する誤差信
号を出力する位相比較器(22)と、該位相比較器からの
誤差信号を制御信号として前記発振器に与えるループフ
ィルタ(24)とを備え、前記発振器の出力信号を前記参
照信号に位相同期させるPLL回路において、 前記位相比較器とループフィルタとの間に挿入され、
前記位相比較器が出力する誤差信号を積分して前記ルー
プフィルタに出力する積分器(23)と、 受動素子からなり前記位相比較器が出力する誤差信号
の交流成分のみを前記制御信号に加えて前記発振器に入
力する交流結合回路(30)と、 利得補正用の抵抗と位相補償用のコンデンサとを並列
接続してなる複数の並列回路と、該複数の並列回路を選
択的に組合せて前記交流結合回路の交流成分の信号経路
に挿入するためのスイッチとからなる補正回路(31)
と、 前記発振器の前記交流成分に対する利得係数が前記所
定周波数範囲の全域にわたってほぼ均一となりSSB位相
雑音が一定レベルに抑圧されるように、前記発振器の発
振周波数に応じて前記補正回路のスイッチを開閉制御す
る制御回路(10)とを備えている。
比較器から出力される誤差信号の交流成分が、発振器の
発振周波数の帯域に応じて補正されて発振器に加えら
れ、発振器の交流成分に対する利得係数が所定周波数範
囲の全域にわたってほぼ均一となる。
ザの構成を示すブロック図である。
波数制御回路であり、後述する周波数粗調回路25に対す
る分周比の切換えおよび補正回路31の切換えを行う。
7図に示した特性を有しているものとする。
2に入力されている。この参照信号は、周波数制御回路1
0に設定されている周波数データに等しい周波数Frの信
号を発生する他回路から入力される。
出力する積分器であり、演算増幅器による積分回路で構
成されている。
グリード型のループフィルタであり、VCO21に対する制
御電圧を出力する。
発振周波数を粗調するための回路であり、VCO21の出力
を分周器26で分周し、その分周出力と基準信号(周波数
Fz)とを周波数比較器27へ入力して、両者の周波数差
が、所定値以下となるように積分器23の出力を充放電制
御している。
ンサ(C2、C3)結合して位相比較器22の誤差信号に含ま
れる交流信号成分のみをループフィルタ24を介してVCO2
1に伝達する交流結合回路であり、コンデンサC2、C3の
間には、ループ内におけるVCO21の交流成分に対する利
得係数を均一に補正するための補正回路31が設けられて
いる。
てなされ、例えば所望周波数Frが第6図でFaからFbの範
囲に設定されている場合には両スイッチSb、Scとも開い
たままで、FbからFcの範囲ではスイッチSbが閉じられ、
FcからFdの範囲ではスイッチSb、Scがともに閉じられ
る。
VCO21の上限および下限付近の交流信号成分に対する利
得係数が中央部と同一になる値に設定されている。
ンサCa、Cb、Ccは、ループ内の位相を安定させるための
位相補償用のコンデンサである。
第3図に(ホ)で示した積分器23側の通過特性に対して
同図の(ヘ)に示すようにより高域側の交流成分を通す
ように各コンデンサC1、C2、C3の値が決められている。
信号通過帯域は、積分器23側のカットオフ周波数を越え
た広い範囲にわたってほぼ一定となる(同図(ト))。
る。周波数制御回路10に対して周波数Fr(例えばFc<Fr
<Fd)が設定されると、周波数粗調回路25の分周器26に
例えばFr=N・Fzとなるような分周比Nが設定される。
−1)Fzから(N+1)Fzの範囲に制御され、周波数Fr
の参照信号と位相比較器22で位相比較され、PLLループ
の引込みによって参照信号の周波数Frにロックされる。
にオンするため、ループ内におけるVCO21の交流信号成
分に対する見かけ上の利得係数が抵抗Ra、Rb、Rcの並列
抵抗値(RaRbRc)によって増大し、中央領域と同等
に補正される(第2図)。
右されず交流結合回路30側の交流ループによりオフセッ
ト周波数に対して広帯域にわたってほぼ一定であり、第
4図に示すように1オクターブ以上変化するVCO21の自
走時におけるSSB位相雑音特性(イ)、(ロ)は、
(ハ)に示すように、ともに十分且つ一定レベルに抑圧
され、高純度な信号が出力されることになる。
の補正抵抗Ra、Rb、Rcを用いていたが、これは、実際の
VCOのVF特性を3つの折線で近似したものであり、より
細かく利得係数の補正を行う場合には、さらに周波数領
域を細分化してそれぞれの領域毎抵抗の切換えを行えば
よい。
列に抵抗を接続しないで、それぞれの周波数領域毎に独
立した抵抗を接続するようにしてもよい。
ド型のフィルタを用いていたが他の形式のフィルタを用
いてもよい。
出力を同期させるために周波数粗調回路25を用いていた
が、これは本発明に必要な構成ではなく他の方式を用い
てもよい。
器22に入力していたが、VCO21の出力をヘテロダイン変
換して位相比較器22に入力するPLL回路についても本発
明を同様に適用することができる。
器から出力される誤差信号を積分器で積分してループフ
ィルタに与えるとともに、誤差信号の交流成分を受動素
子からなる交流結合回路を介して発振器へ与え、その交
流結合回路の利得を利得補正用の抵抗と位相補償用のコ
ンデンサとを並列接続してなる複数の並列回路を、発振
器の発振周波数の帯域に応じて選択的に組合せて交流結
合回路に挿入することにより、発振器の交流成分に対す
る利得係数が発振器の周波数可変範囲の全域にわたって
ほぼ均一となるようにしている。
制帯域を、系全体のループゲインが一様な状態で容易に
広帯域化することができ、広い周波数可変範囲にわたっ
てループの応答が最適化された高純度な信号を出力する
ことができる。
2図および第3図は、一実施例の要部の特性を示す図、
第4図は一実施例による雑音抑圧を説明する図である。 第5図は従来回路を示すブロック図、第6図、第7図は
VCOの一般的な特性を示す図である。 第8図は従来回路による雑音抑圧を説明する図、第9図
は従来回路の要部の特性を示す図である。 20……PLL回路、21……VCO、22……位相比較器、23……
積分器、24……ループフィルタ、25……周波数粗調回
路、30……交流結合回路、31……補正回路。
Claims (1)
- 【請求項1】制御信号により所定周波数範囲にわたって
発振周波数が可変される発振器(21)と、該発振器から
の信号と参照信号との位相を比較し、その位相差に対応
する誤差信号を出力する位相比較器(22)と、該位相比
較器からの誤差信号を制御信号として前記発振器に与え
るループフィルタ(24)とを備え、前記発振器の出力信
号を前記参照信号に位相同期させるPLL回路において、 前記位相比較器とループフィルタとの間に挿入され、前
記位相比較器が出力する誤差信号を積分して前記ループ
フィルタに出力する積分器(23)と、 受動素子からなり前記位相比較器が出力する誤差信号の
交流成分のみを前記制御信号に加えて前記発振器に入力
する交流結合回路(30)と、 利得補正用の抵抗と位相補償用のコンデンサとを並列接
続してなる複数の並列回路と、該複数の並列回路を選択
的に組合せて前記交流結合回路の交流成分の信号経路に
挿入するためのスイッチとからなる補正回路(31)と、 前記発振器の前記交流成分に対する利得係数が前記所定
周波数範囲の全域にわたってほぼ均一となりSSB位相雑
音が一定レベルに抑圧されるように、前記発振器の発振
周波数に応じて前記補正回路のスイッチを開閉制御する
制御回路(10)とを備えたことを特徴とするPLL回路。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2083049A JP2721927B2 (ja) | 1990-03-30 | 1990-03-30 | Pll回路 |
US07/570,048 US5122763A (en) | 1989-08-25 | 1990-08-20 | Frequency snythesizer for implementing generator of highly pure signals and circuit devices, such as vcq, bll and sg, used therein |
DE69031134T DE69031134T2 (de) | 1989-08-25 | 1990-08-24 | Phasenregelkreisschaltung |
EP93117167A EP0583800B1 (en) | 1989-08-25 | 1990-08-24 | A voltage controlled oscillator |
EP90116261A EP0414260B1 (en) | 1989-08-25 | 1990-08-24 | Frequency synthesizer for implementing generator of highly pure signals and circuit devices, such as VCO, PLL and SG, used therein |
DE69031738T DE69031738T2 (de) | 1989-08-25 | 1990-08-24 | Spannungsgesteuerter Oszillator |
DE69033013T DE69033013T2 (de) | 1989-08-25 | 1990-08-24 | Signalgenerator zur Verwendung in einem Frequenzsynthetisierer |
EP93117197A EP0583804B1 (en) | 1989-08-25 | 1990-08-24 | A phase locked loop circuit |
DE69030794T DE69030794T2 (de) | 1989-08-25 | 1990-08-24 | Frequenzsynthetisierer für einen Generator zur Erzeugung von Signalen hoher Reinheit sowie dazugehörige Schaltungselemente wie VCO, PLL und Signalgenerator |
EP93117188A EP0583802B1 (en) | 1989-08-25 | 1990-08-24 | A signal generator suitable for use in a frequency synthesizer |
EP93117172A EP0583801A1 (en) | 1989-08-25 | 1990-08-24 | A phase locked loop circuit including a frequency detection function |
US07/727,840 US5254955A (en) | 1989-08-25 | 1991-07-09 | Advanced phase locked loop circuit |
US07/727,839 US5160902A (en) | 1989-08-25 | 1991-07-09 | Voltage controlled oscillator with controlled capacitance ratio in positive feedback loop to broaden bandwidth |
US07/767,012 US5218313A (en) | 1989-08-25 | 1991-09-27 | Frequency synthesizer for implementing generator of highly pure signals and circuit devices, such as VCO, PLL and SG used therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2083049A JP2721927B2 (ja) | 1990-03-30 | 1990-03-30 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03283820A JPH03283820A (ja) | 1991-12-13 |
JP2721927B2 true JP2721927B2 (ja) | 1998-03-04 |
Family
ID=13791342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2083049A Expired - Fee Related JP2721927B2 (ja) | 1989-08-25 | 1990-03-30 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721927B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6952644B2 (ja) | 2018-05-14 | 2021-10-20 | 株式会社東芝 | 半導体集積回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138127A (ja) * | 1983-01-28 | 1984-08-08 | Nec Corp | 位相制御発振回路 |
JPS61224641A (ja) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | 周波数安定化回路 |
-
1990
- 1990-03-30 JP JP2083049A patent/JP2721927B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03283820A (ja) | 1991-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0583804B1 (en) | A phase locked loop circuit | |
KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
US4952889A (en) | Loop filter modulated synthesizer | |
JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
JPH0447812A (ja) | 周波数シンセサイザ | |
JPS62231548A (ja) | 周波数被変調信号用受信機 | |
JPH07170176A (ja) | Pll回路の同調周波数をセットアップする装置およびその方法 | |
US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
JPH0693594B2 (ja) | アナログフィルタの自動調整回路 | |
JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
US5281930A (en) | Frequency modulator | |
JP2721927B2 (ja) | Pll回路 | |
US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
EP0361746B1 (en) | Automatic phase controlling circuit | |
JPH0156580B2 (ja) | ||
US6519008B1 (en) | Filter circuit | |
JPH0459808B2 (ja) | ||
JPS59138127A (ja) | 位相制御発振回路 | |
JP3152929B2 (ja) | Fm信号の復調方法およびfm検波器 | |
KR100362879B1 (ko) | 고속위상 고착을 위한 위상동기루프 제어회로 | |
KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
JP2000188544A (ja) | 位相同期回路 | |
JPH01238223A (ja) | Pll回路 | |
JPH0998084A (ja) | 位相同期発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |