JP2719868B2 - Semiconductor substrate and method of manufacturing the same - Google Patents
Semiconductor substrate and method of manufacturing the sameInfo
- Publication number
- JP2719868B2 JP2719868B2 JP10964092A JP10964092A JP2719868B2 JP 2719868 B2 JP2719868 B2 JP 2719868B2 JP 10964092 A JP10964092 A JP 10964092A JP 10964092 A JP10964092 A JP 10964092A JP 2719868 B2 JP2719868 B2 JP 2719868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal
- oxide film
- substrate
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子デバイスや光デバ
イス等の半導体デバイス、及びその複合または集積デバ
イスの作製に使用される半導体基体及びその製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as an electronic device or an optical device, a semiconductor substrate used for manufacturing a composite or integrated device thereof, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】光電子集積回路は、同一基板上に光デバ
イス及び電子デバイスが作製されたものである。したが
って、光電子集積回路を実現するためには、適当な基板
上に任意の半導体層を成長させる技術が必要となる。2. Description of the Related Art An optoelectronic integrated circuit is one in which an optical device and an electronic device are manufactured on the same substrate. Therefore, in order to realize an optoelectronic integrated circuit, a technique for growing an arbitrary semiconductor layer on an appropriate substrate is required.
【０００３】現在までに、Ｓｉ、ＧａＡｓ、ＧａＰ等の
半導体について、様々な積層構造のエピタキシャル成長
に関する研究が盛んに行われている。例えば、Ｓｉ基板
上にＧａＡｓ層を成長させると、ＳｉとＧａＡｓとの間
の格子不整合や熱膨張係数の違いによって、ＧａＡｓ膜
厚約３μｍで表面に〜１０8 cm-2程度の転位が誘起され
る。しかし、光デバイス及び電子デバイスとして利用す
るためには、高品質の半導体材料が望まれるため、この
転位を低減させなければならない。そこで、この転位を
低減する様々な試みが行われている。[0003] Up to the present, studies on epitaxial growth of various stacked structures for semiconductors such as Si, GaAs, and GaP have been actively conducted. For example, when a GaAs layer is grown on a Si substrate, a dislocation of about 10 8 cm −2 is induced on the surface at a GaAs film thickness of about 3 μm due to a lattice mismatch between Si and GaAs and a difference in thermal expansion coefficient. Is done. However, in order to use the semiconductor device as an optical device and an electronic device, a high-quality semiconductor material is desired. Therefore, the dislocation must be reduced. Therefore, various attempts have been made to reduce the dislocation.
【０００４】従来、この様な格子不整合や熱膨張係数の
違いによって生じる転位を低減する方法として、以下の
ような方法が知られている。Conventionally, the following methods have been known as methods for reducing dislocations caused by such lattice mismatch and differences in thermal expansion coefficients.
【０００５】（１）基板上に化合物半導体薄膜を結晶成
長した後、成長温度よりも高い温度で熱処理をし、成長
膜中の転位を熱運動させることによりバーガース・ベク
トルが保存されるような転位ループを形成させて、膜表
面での転位密度の減少をはかる方法（ポストアニール
法）。(1) After crystal growth of a compound semiconductor thin film on a substrate, a heat treatment is performed at a temperature higher than the growth temperature, and the dislocations in the grown film are thermally moved to maintain the Burgers vector. A method of forming a loop to reduce the dislocation density on the film surface (post-annealing method).
【０００６】（２）化合物半導体薄膜の結晶成長を途中
で中断し、Ｉｎx Ｇａ1-x Ａｓ／ＧａＡｓ等の歪超格子
を形成し、その後、再び、化合物半導体薄膜の結晶成長
を行うことで、化合物半導体薄膜中に応力場を導入し、
転位線の方向を界面方向に変化させることにより、転位
を基板側部へと導き、転位の先端が膜表面に出現しない
ようにする方法（歪超格子挿入法）。(2) The crystal growth of the compound semiconductor thin film is interrupted on the way to form a strained superlattice such as In x Ga 1 -x As / GaAs, and then the crystal growth of the compound semiconductor thin film is performed again. , By introducing a stress field into the compound semiconductor thin film,
A method in which dislocation lines are changed in the direction of the interface to guide dislocations to the side of the substrate so that the tips of the dislocations do not appear on the film surface (strain superlattice insertion method).
【０００７】（３）化合物半導体薄膜の結晶成長を行っ
ている最中に、成長温度を数回上下させ、成長膜中に発
生した転位の運動を制御し転位ループを形成させたり、
基板側部へ転位を導いて、成長膜表面での転位密度を低
減させる方法（熱サイクル法）。(3) During the crystal growth of the compound semiconductor thin film, the growth temperature is raised and lowered several times to control the movement of the dislocation generated in the grown film to form a dislocation loop,
A method of introducing dislocations to the side of the substrate to reduce the dislocation density on the surface of the grown film (thermal cycle method).
【０００８】従来、上記の方法を、ＭＢＥ法、ＭＯＣＶ
Ｄ法等を用いた２段階成長法（成長初期段階で低温バッ
ファ層を形成する方法）と適宜組み合わせて転位密度の
低減をはかっている。[0008] Conventionally, the above-mentioned methods are referred to as MBE method, MOCV
The dislocation density is reduced by appropriately combining with a two-stage growth method using a D method or the like (a method of forming a low-temperature buffer layer in an initial stage of growth).
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、ポスト
アニール法や熱サイクル法などのように、熱履歴により
成長膜中の転位を運動させ、転位ループを形成したり、
転位を基板側部へ逃がす方法では、転位の密度がある程
度以下になると転位同志の出会う確率が減少するため
に、それ以上の転位の低減は期待できない。現在のとこ
ろ、その下限はＳｉ基板上のＧａＡｓ膜の場合で、〜１
０6 cm-2程度であるといわれている。However, as in the case of the post-annealing method or the thermal cycling method, dislocations in the grown film are moved by the thermal history to form dislocation loops.
In the method in which dislocations are released to the side of the substrate, when the density of the dislocations becomes lower than a certain level, the probability that the dislocations meet each other is reduced, so that further reduction of the dislocations cannot be expected. At present, the lower limit is for a GaAs film on a Si substrate,
It is said to be about 6 cm -2 .
【００１０】また、歪超格子挿入法では、界面における
歪場のために、転位はその方向を界面方向に変えるが、
例えば、ＩｎＧａＡｓとＧａＡｓとの歪超格子を考える
と、双方の膜中での転位の振る舞い（転位の伝播速度、
転位の発生臨界応力等）が非常によく似ており、転位は
歪場の揺動によって、容易に伝播方向を変え、膜表面に
向かってしまう。したがって、この方法でもある程度以
上の転位密度の低減は望めない。In the strain superlattice insertion method, the dislocation changes its direction toward the interface due to the strain field at the interface.
For example, considering the strained superlattice of InGaAs and GaAs, the dislocation behavior (dislocation propagation speed,
Dislocation generation critical stress and the like are very similar, and the dislocation easily changes its propagation direction due to the fluctuation of the strain field and moves toward the film surface. Therefore, even with this method, a reduction in the dislocation density beyond a certain level cannot be expected.
【００１１】本発明は、基板上に転位密度の小さい化合
物半導体を成長させる方法を提供することを目的とす
る。An object of the present invention is to provide a method for growing a compound semiconductor having a low dislocation density on a substrate.
【００１２】[0012]
【課題を解決するための手段】本発明によれば、基板表
面上に酸化膜を形成する第１の工程と、前記酸化膜を局
部的に除去し前記基板表面を露出させる第２の工程と、
所定の原料を供給することにより、前記酸化膜上では層
状結晶となり前記局部的に露出した基板表面上では前記
層状結晶とは異なる結晶形の結晶層となる結晶層を形成
する第３の工程と、前記層状結晶とは異なる結晶形の結
晶層上に化合物半導体を成長させたあと横方向エピタキ
シー技術を用いて前記結晶層上全面に第１の化合物半導
体層を形成する第４の工程と、前記第１の化合物半導体
層上に前記第１の化合物半導体層と同じ組成の第２の化
合物半導体層を形成する第５の工程とを含むことを特徴
とする半導体基体の製造方法が得られる。According to the present invention, there is provided a first step of forming an oxide film on a substrate surface, and a second step of locally removing the oxide film to expose the substrate surface. ,
A third step of forming a crystal layer which becomes a layer crystal on the oxide film and becomes a crystal layer having a crystal form different from the layer crystal on the locally exposed substrate surface by supplying a predetermined raw material; A fourth step of growing a compound semiconductor on a crystal layer having a crystal form different from the layered crystal, and thereafter forming a first compound semiconductor layer over the entire surface of the crystal layer using a lateral epitaxy technique; And a fifth step of forming a second compound semiconductor layer having the same composition as the first compound semiconductor layer on the first compound semiconductor layer.
【００１３】また、本発明によれば、基板上に形成され
た第１の化合物半導体層の表面に酸化膜を形成する第１
の工程と、前記酸化膜及び前記第１の化合物半導体層を
局部的に除去して前記基板表面を露出させる第２の工程
と、所定の原料を供給することにより、前記酸化膜上で
は層状結晶となり前記局部的に露出した基板表面上では
前記層状結晶とは異なる結晶形の結晶層となる結晶層を
形成する第３の工程と、前記層状結晶とは異なる結晶形
の結晶層上に化合物半導体を成長させたあと横方向エピ
タキシー技術を用いて前記結晶層上全面に第２の化合物
半導体層を形成する第４の工程と、前記第２の化合物半
導体層上に当該第２の化合物半導体層と同じ組成の第３
の化合物半導体層を形成する第５の工程とを含むことを
特徴とする半導体基体の製造方法が得られる。Further, according to the present invention, there is provided a method for forming an oxide film on a surface of a first compound semiconductor layer formed on a substrate.
A second step of locally removing the oxide film and the first compound semiconductor layer to expose the substrate surface; and supplying a predetermined material to form a layered crystal on the oxide film. A third step of forming a crystal layer to be a crystal layer having a different crystal form from the layered crystal on the locally exposed substrate surface; and forming a compound semiconductor on the crystal layer having a different crystal form from the layered crystal. Growing a second compound semiconductor layer over the entire surface of the crystal layer using lateral epitaxy, and forming the second compound semiconductor layer on the second compound semiconductor layer. Third of the same composition
And a fifth step of forming the compound semiconductor layer.
【００１４】[0014]
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の第１の実施例の工程図を示す。こ
こでは、Ｓｉ基板上にＧａＡｓ層を形成する場合につい
て説明する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a process chart of the first embodiment of the present invention. Here, a case where a GaAs layer is formed on a Si substrate will be described.
【００１５】まず、Ｓｉ（１００）基板１１の表面を熱
処理等により清浄化する。続いて、酸素雰囲気中におい
て、水銀ランプ等の光を照射して数時間放置することに
より、図１（ａ）に示すように、Ｓｉ（１００）基板１
１表面に均一で薄い酸化膜１２を形成する。この酸化膜
１２の厚みはおよそ数十オングストローム程度である。First, the surface of the Si (100) substrate 11 is cleaned by heat treatment or the like. Subsequently, by irradiating light from a mercury lamp or the like in an oxygen atmosphere and leaving it to stand for several hours, as shown in FIG.
A uniform and thin oxide film 12 is formed on one surface. The thickness of this oxide film 12 is about several tens angstroms.
【００１６】次に、Ｃｌ2 ガス雰囲気中で、酸化膜１２
が形成された基板１１に収束させた電子ビームを照射す
る。すると、図１（ｂ）に示すように、電子ビームが照
射された範囲の酸化膜１２は、基板１１から脱離する。
こうして、酸化膜１２の任意の位置に窓１３を形成する
ことができる。窓１３の内部では、基板１１の表面１４
が露出し、その表面はＣｌ2 ガスと電子ビームとの相互
作用によりエッチングされ、清浄化される。Next, the oxide film 12 is formed in a Cl 2 gas atmosphere.
The converged electron beam is irradiated on the substrate 11 on which is formed. Then, as shown in FIG. 1B, the oxide film 12 in the range irradiated with the electron beam is detached from the substrate 11.
Thus, the window 13 can be formed at an arbitrary position on the oxide film 12. Inside the window 13, the surface 14 of the substrate 11
Are exposed, and the surface thereof is etched and cleaned by the interaction between the Cl 2 gas and the electron beam.
【００１７】次に、窓１３が形成された酸化膜１２を有
する基板１１の表面に、ＧａとＳｅとを照射する。この
とき、適当な成長条件を選択すると、図１（ｃ）に示す
ように、酸化膜１２上では層状結晶のＧａＳｅ層１５が
成長し、基板表面１４上では閃亜鉛鉱型結晶のＧａ2 Ｓ
ｅ3 層１６が成長する。Next, the surface of the substrate 11 having the oxide film 12 in which the window 13 is formed is irradiated with Ga and Se. At this time, if an appropriate growth condition is selected, as shown in FIG. 1C, a layered crystal GaSe layer 15 grows on the oxide film 12 and a zinc blende type crystal Ga 2 S
e 3-layer 16 is grown.
【００１８】その次に、ＭＯＭＢＥ法等の方法を用いて
ＧａＡｓの成長を行う。このとき層状結晶のＧａＳｅ層
１５の表面は、不活性化されており、ＧａＡｓは結晶成
長しない。一方、閃亜鉛鉱型結晶のＧａ2 Ｓｅ3 層１６
上には、同じ閃亜鉛鉱型結晶であるＧａＡｓが結晶成長
する。そこで、Ｇａ2 Ｓｅ3 層１６上にＧａＡｓ層１７
を成長させた後、横方向エピタキシー技術を用いて、Ｇ
ａＳｅ層１５上にもＧａＡｓ層１８を形成する。Next, GaAs is grown using a method such as the MOMBE method. At this time, the surface of the layered crystal GaSe layer 15 is inactivated, and GaAs does not grow. On the other hand, a Ga 2 Se 3 layer 16 of zinc blende type crystal is used.
Above, GaAs, which is the same zinc blende type crystal, grows. Therefore, the GaAs layer 17 is formed on the Ga 2 Se 3 layer 16.
Is grown, and G is grown using lateral epitaxy.
The GaAs layer 18 is also formed on the aSe layer 15.
【００１９】最後に、図１（ｄ）に示すようにＧａＡｓ
層１７及び１８上に、通常のエピタキシー技術を用いて
ＧａＡｓ層１９を成長させる。Finally, as shown in FIG.
A GaAs layer 19 is grown on layers 17 and 18 using conventional epitaxy techniques.
【００２０】上述のようにして得られたＧａＡｓ層１９
は、層状結晶のＧａＳｅ層１５によって実質的に基板１
１と遮断される。したがって、ＧａＡｓ層１９は、基板
１１との格子定数差による影響や、熱膨張係数差による
影響をほとんど受けず、極めて転位の少ない高品質の結
晶となる。The GaAs layer 19 obtained as described above
Is substantially formed on the substrate 1 by the layered crystal GaSe layer 15.
Blocked from 1. Therefore, the GaAs layer 19 is almost unaffected by the lattice constant difference from the substrate 11 and the thermal expansion coefficient difference, and is a high-quality crystal with extremely few dislocations.
【００２１】次に図２を参照して第２の実施例を説明す
る。ここでも、第１の実施例と同様に、Ｓｉ基板上にＧ
ａＡｓを形成する場合について説明する。Next, a second embodiment will be described with reference to FIG. Here also, as in the first embodiment, G on the Si substrate.
The case of forming aAs will be described.
【００２２】まず、図２（ａ）に示すように、Ｓｉ基板
２１上に２段階成長法を用いてＧａＡｓ層２２を形成す
る。そして、第１の実施例と同様の手法を用いて、酸化
膜２３を形成する。First, as shown in FIG. 2A, a GaAs layer 22 is formed on a Si substrate 21 by using a two-step growth method. Then, an oxide film 23 is formed using the same method as in the first embodiment.
【００２３】次に、Ｃｌガスと収束電子ビームを用い
て、図２（ｂ）に示すように、酸化膜２３に窓を設ける
と共に、窓内のＧａＡｓ層２２をエッチングしてＳｉ基
板の表面２４を露出させる。Next, as shown in FIG. 2B, a window is formed in the oxide film 23 by using Cl gas and a focused electron beam, and the GaAs layer 22 in the window is etched to form a surface 24 of the Si substrate. To expose.
【００２４】以降、第１の実施例と同様にして、図２
（ｃ）に示すように、酸化膜２３上に層状結晶のＧａＳ
ｅ層２５を、基板表面２４上では閃亜鉛鉱型結晶のＧａ
2 Ｓｅ3 層２６を形成する。そして、図２（ｄ）に示す
ように、Ｇａ2 Ｓｅ3 層２６上に、ＧａＡｓ層２７を成
長させて、横方向エピタキシー技術を用いて、ＧａＳｅ
層２５上にもＧａＡｓ層２８を形成し、ＧａＡｓ層２７
及び２８上に、ＧａＡｓ層２９を成長させる。Thereafter, as in the first embodiment, FIG.
As shown in FIG. 3C, the layered crystal GaS is formed on the oxide film 23.
The e-layer 25 is formed on the substrate surface 24 by Ga-sphalerite type crystal.
A 2 Se 3 layer 26 is formed. Then, as shown in FIG. 2D, a GaAs layer 27 is grown on the Ga 2 Se 3 layer 26, and GaSe is grown by using a lateral epitaxy technique.
A GaAs layer 28 is also formed on the layer 25 and a GaAs layer 27 is formed.
, A GaAs layer 29 is grown.
【００２５】本実施例におけるＧａＡｓ層２２には、基
板との格子定数差及び熱膨張計数差等による影響を受け
て多数の貫通転位が発生する。しかしながら、これらの
転位は、ファンデルワース力のみでつながっている層状
結晶のＧａＳｅ層２５によって、伝播が遮られ、ＧａＡ
ｓ層２８及び２９には伝播しない。また、ＧａＳｅ層２
５は、熱膨張差による歪も吸収するため、貫通転位の極
めて少ない高品質のＧａＡｓ層２９を得ることができ
る。In the GaAs layer 22 in this embodiment, a large number of threading dislocations are generated under the influence of the lattice constant difference from the substrate and the thermal expansion coefficient difference. However, these dislocations are blocked from propagating by the layered crystal GaSe layer 25 connected only by van der Waals force, and the GaAs
It does not propagate to the s layers 28 and 29. GaSe layer 2
5 absorbs the strain due to the difference in thermal expansion, so that a high-quality GaAs layer 29 with very few threading dislocations can be obtained.
【００２６】なお、上記実施例では、Ｓｉ基板上にＧａ
Ａｓ層を形成する方法について説明したが、これに限ら
れるものではなく、任意の結晶質及び非晶質基板や任意
の結晶層上に、格子不整合の薄膜を形成するのに適用で
きる。It should be noted that in the above embodiment, Ga was placed on the Si substrate.
Although the method of forming the As layer has been described, the present invention is not limited to this, and can be applied to forming a lattice-mismatched thin film on any crystalline or amorphous substrate or any crystalline layer.
【００２７】[0027]
【発明の効果】本発明によれば、基板上あるいは基板上
に形成された結晶層上に酸化膜を設け、酸化膜に窓を設
けて基板を露出させ、酸化膜上に層状結晶層を、基板上
に層状結晶とは異なる結晶系の結晶層形成し、その上
に、半導体結晶層を形成するようにしたことで、層状結
晶層が格子定数差及び熱膨張係数等による影響を遮断ま
たは吸収するので、転位の少ない高品質の半導体結晶層
を得ることができる。According to the present invention, an oxide film is provided on a substrate or a crystal layer formed on the substrate, a window is provided in the oxide film to expose the substrate, and a layered crystal layer is formed on the oxide film. By forming a crystal layer of a different crystal system from the layered crystal on the substrate and forming a semiconductor crystal layer on it, the layered crystal layer blocks or absorbs the effects of lattice constant difference, thermal expansion coefficient, etc. Therefore, a high-quality semiconductor crystal layer with few dislocations can be obtained.
【図１】本発明の第１の実施例を説明するための工程図
である。FIG. 1 is a process chart for explaining a first embodiment of the present invention.
【図２】本発明の第２の実施例を説明するための工程図
である。FIG. 2 is a process chart for explaining a second embodiment of the present invention.
１１ Ｓｉ（１００）基板 １２ 酸化膜 １３ 窓 １４ 基板表面 １５ ＧａＳｅ層 １６ Ｇａ2 Ｓｅ3 層 １７ ＧａＡｓ層 １８ ＧａＡｓ層 １９ ＧａＡｓ層 ２１ Ｓｉ基板 ２２ ＧａＡｓ層 ２３ 酸化膜 ２４ 基板表面 ２５ ＧａＳｅ層 ２６ Ｇａ2 Ｓｅ3 層 ２７ ＧａＡｓ層 ２８ ＧａＡｓ層 ２９ ＧａＡｓ層Reference Signs List 11 Si (100) substrate 12 Oxide film 13 Window 14 Substrate surface 15 GaSe layer 16 Ga 2 Se 3 layer 17 GaAs layer 18 GaAs layer 19 GaAs layer 21 Si substrate 22 GaAs layer 23 Oxide film 24 Substrate surface 25 GaSe layer 26 Ga 2 Se 3 layer 27 GaAs layer 28 GaAs layer 29 GaAs layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 誠男 埼玉県所沢市中新井５−17−６ (56)参考文献 特開 昭63−111610（ＪＰ，Ａ) 特開 平５−251339（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Masao Tamura 5-17-6 Nakaarai, Tokorozawa-shi, Saitama (56) References JP-A-63-111610 (JP, A) JP-A-5-251339 (JP) , A)
Claims (5)
て形成された酸化膜と、該酸化膜上では層状を呈する第
１の組成比の層となり、前記所定部分では前記層状とは
異なる結晶形を呈する第２の組成比の層となる、所定の
元素で構成された結晶層と、該結晶層上に形成された第
１の半導体成長層と、該第１の半導体成長層上に形成さ
れた第２の半導体結晶成長層を有することを特徴とする
半導体基体。1. A substrate, an oxide film formed on the surface of the substrate except for a predetermined portion, and a first layer having a layer shape on the oxide film .
Becomes a layer of 1 composition ratio, wherein the predetermined portion a layer of a second composition ratio exhibit <br/> different crystal forms and the layered, have been crystalline layer composed of predetermined elements, the crystal layer A first semiconductor growth layer formed on the first semiconductor growth layer, and a second semiconductor crystal growth layer formed on the first semiconductor growth layer.
成された第１の半導体結晶層と、該第１の半導体結晶層
上に形成された酸化膜と、該酸化膜上では層状を呈する
第１の組成比の層となり、前記所定部分では前記層状と
は異なる結晶形を呈する第２の組成比の層となる、所定
の元素で構成された結晶層と、該結晶層上に形成された
第２の半導体成長層と、該第２の半導体成長層上に形成
された第３の半導体結晶層を有することを特徴とする半
導体基体。2. A substrate, a first semiconductor crystal layer formed on the substrate except for a predetermined portion, and the first semiconductor crystal layer
Oxide film formed on it and presents a layer on the oxide film
It becomes a layer of a first composition ratio, the predetermined portion and the layered
Is a crystal layer composed of a predetermined element, which is a layer having a second composition ratio exhibiting a different crystal form, a second semiconductor growth layer formed on the crystal layer, and a second semiconductor growth layer A semiconductor substrate having a third semiconductor crystal layer formed thereon.
程と、前記酸化膜を局部的に除去し前記基板表面を露出
させる第２の工程と、所定の原料を供給することによ
り、前記酸化膜上では層状結晶となり前記局部的に露出
した基板表面上では前記層状結晶とは異なる結晶形の結
晶層となる結晶層を形成する第３の工程と、前記層状結
晶とは異なる結晶形の結晶層上に化合物半導体を成長さ
せたあと横方向エピタキシー技術を用いて前記結晶層上
全面に第１の化合物半導体層を形成する第４の工程と、
前記第１の化合物半導体層上に前記第１の化合物半導体
層と同じ組成の第２の化合物半導体層を形成する第５の
工程とを含むことを特徴とする半導体基体の製造方法。3. A first step of forming an oxide film on a substrate surface, a second step of locally removing the oxide film and exposing the substrate surface, and supplying a predetermined raw material. A third step of forming a crystal layer that becomes a layer crystal on the oxide film and becomes a crystal layer having a crystal form different from the layer crystal on the locally exposed substrate surface; and a crystal form different from the layer crystal. A fourth step of forming a first compound semiconductor layer over the entire surface of the crystal layer by using a lateral epitaxy technique after growing a compound semiconductor on the crystal layer;
Forming a second compound semiconductor layer having the same composition as that of the first compound semiconductor layer on the first compound semiconductor layer.
層の表面に酸化膜を形成する第１の工程と、前記酸化膜
及び前記第１の化合物半導体層を局部的に除去して前記
基板表面を露出させる第２の工程と、所定の原料を供給
することにより、前記酸化膜上では層状結晶となり前記
局部的に露出した基板表面上では前記層状結晶とは異な
る結晶形の結晶層となる結晶層を形成する第３の工程
と、前記層状結晶とは異なる結晶形の結晶層上に化合物
半導体を成長させたあと横方向エピタキシー技術を用い
て前記結晶層上全面に第２の化合物半導体層を形成する
第４の工程と、前記第２の化合物半導体層上に当該第２
の化合物半導体層と同じ組成の第３の化合物半導体層を
形成する第５の工程とを含むことを特徴とする半導体基
体の製造方法。4. A first step of forming an oxide film on a surface of a first compound semiconductor layer formed on a substrate, and locally removing the oxide film and the first compound semiconductor layer to form an oxide film. A second step of exposing the substrate surface, and supplying a predetermined raw material to form a layered crystal on the oxide film and form a crystal layer having a different crystal form from the layered crystal on the locally exposed substrate surface. A third step of forming a crystal layer formed on the crystal layer, and growing a compound semiconductor on a crystal layer having a crystal form different from the layered crystal, and then using a lateral epitaxy technique to cover the entire surface of the crystal layer with a second compound semiconductor. A fourth step of forming a layer; and forming the second layer on the second compound semiconductor layer .
A fifth step of forming a third compound semiconductor layer having the same composition as the compound semiconductor layer of (i).
ガスとを照射することにより行われることを特徴とする
請求項３または請求項４の半導体基体の製造方法。5. The method according to claim 3, wherein the second step is performed by irradiating an electron beam and a reactive gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964092A JP2719868B2 (en) | 1992-04-28 | 1992-04-28 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964092A JP2719868B2 (en) | 1992-04-28 | 1992-04-28 | Semiconductor substrate and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304091A JPH05304091A (en) | 1993-11-16 |
| JP2719868B2 true JP2719868B2 (en) | 1998-02-25 |
Family
ID=14515413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10964092A Expired - Fee Related JP2719868B2 (en) | 1992-04-28 | 1992-04-28 | Semiconductor substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719868B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11384448B1 (en) * | 2018-06-06 | 2022-07-12 | United States Of America As Represented By The Secretary Of The Air Force | Optimized Heteroepitaxial growth of semiconductors |
-
1992
- 1992-04-28 JP JP10964092A patent/JP2719868B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304091A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JP2719868B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP3169057B2 (en) | Method for growing compound semiconductor layer | |
| JPH05275332A (en) | Manufacture of hetero-epitaxial film | |
| JPH0722312A (en) | Method for manufacturing strain semiconductor film | |
| JPH05267175A (en) | Compound semiconductor substrate | |
| JP2742854B2 (en) | Semiconductor thin film manufacturing method | |
| JP2560601B2 (en) | Method for manufacturing metal film / compound semiconductor laminated structure on elemental semiconductor substrate | |
| JPH0645249A (en) | Growth method of gaas layer | |
| JPH04199812A (en) | Semiconductor crystal growth method | |
| JP2522428B2 (en) | Method for crystal growth of InP layer on GaAs substrate | |
| JP3364696B2 (en) | Method for producing group III-V compound thin film | |
| JP2742855B2 (en) | Semiconductor thin film manufacturing method | |
| JPH06349733A (en) | Compound semiconductor substrate and its manufacture | |
| JP3400085B2 (en) | Method for forming compound semiconductor layer | |
| JP2560600B2 (en) | Method for manufacturing metal film / compound semiconductor laminated structure on elemental semiconductor substrate | |
| JP3441773B2 (en) | Semiconductor thin film device and method of manufacturing the same | |
| JP2853524B2 (en) | Method of forming selective strain region | |
| JPH05206026A (en) | Semiconductor substrate forming method | |
| JP2734355B2 (en) | Method of manufacturing metal film / compound semiconductor laminated structure on elemental semiconductor substrate | |
| JPH08264456A (en) | Growing method for crystal of compound semiconductor | |
| JP3084989B2 (en) | Compound semiconductor substrate and method of manufacturing the same | |
| JPH06283447A (en) | Vapor phase growth of compound semiconductor film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| LAPS | Cancellation because of no payment of annual fees |