JP2716159B2 - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JP2716159B2 JP2716159B2 JP63239233A JP23923388A JP2716159B2 JP 2716159 B2 JP2716159 B2 JP 2716159B2 JP 63239233 A JP63239233 A JP 63239233A JP 23923388 A JP23923388 A JP 23923388A JP 2716159 B2 JP2716159 B2 JP 2716159B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- protection circuit
- transistor
- collector
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は過電圧保護回路、特に、破壊保護のため、出
力段トランジスタのコレクタ−エミッタ間の電圧を制限
する過電圧保護回路に関する。
力段トランジスタのコレクタ−エミッタ間の電圧を制限
する過電圧保護回路に関する。
従来の過電圧保護回路について図面を参照して詳細に
説明する。
説明する。
第2図は従来の過電圧保護回路の一例を示す回路図で
ある。
ある。
第2図に示す過電圧保護回路は、 (A)基準電圧信号Vsを発生する基準電圧発生回路12、 (B)第1の入力端に基準電圧信号Vsが供給される誤差
増幅器3、 (C)電源母線13に一端が接続された第1のレジスタ
7、 (D)一端がレジスタ7の他端に接続された第2のレジ
スタ9、 (E)入力端がレジスタ9の他端に接続された保護回路
8、 (F)レジスタ7の他端にエミッタが接続され、誤差増
幅器3の出力端と保護回路8の出力端にベースが接続さ
れ、出力電圧V0がコレクタから取出される第1のトラン
ジスタ1、 (G)一端がトランジスタ1のコレクタに接続され、他
端が誤差増幅器3の第2の入力端に接続された第3のレ
ジスタ5、 (H)一端がレジスタ5の他端に接続され、他端が接地
母線14に接続された第4のレジスタ6、 (I)一端が保護回路8の入力端に接続された定電圧素
子11、 (J)定電圧素子11の他端に一端が接続された第5のレ
ジスタ10、 (K)レジスタ10の他端にアノードが接続され、トラン
ジスタ1のコレクタにカソードが接続されたダイオード
15、 とを含んで構成される。
増幅器3、 (C)電源母線13に一端が接続された第1のレジスタ
7、 (D)一端がレジスタ7の他端に接続された第2のレジ
スタ9、 (E)入力端がレジスタ9の他端に接続された保護回路
8、 (F)レジスタ7の他端にエミッタが接続され、誤差増
幅器3の出力端と保護回路8の出力端にベースが接続さ
れ、出力電圧V0がコレクタから取出される第1のトラン
ジスタ1、 (G)一端がトランジスタ1のコレクタに接続され、他
端が誤差増幅器3の第2の入力端に接続された第3のレ
ジスタ5、 (H)一端がレジスタ5の他端に接続され、他端が接地
母線14に接続された第4のレジスタ6、 (I)一端が保護回路8の入力端に接続された定電圧素
子11、 (J)定電圧素子11の他端に一端が接続された第5のレ
ジスタ10、 (K)レジスタ10の他端にアノードが接続され、トラン
ジスタ1のコレクタにカソードが接続されたダイオード
15、 とを含んで構成される。
電源母線13の電圧が上昇すると、ツェナーダイオード
である定電圧素子11とダイオード15が動作しはじめ、レ
ジスタ7,9に電圧が発生(主として、過電圧はレジスタ
9の電圧降下を利用して検出し、過電流はレジスタ7に
生じる電圧降下を利用して検出する)するので、保護回
路8が動作し、出力段のトランジスタ1をOFFさせ、こ
れを保護するため、第3図のようにトランジスタの動作
限界(安全動作領域)まで性能を引き出すことができ
る。
である定電圧素子11とダイオード15が動作しはじめ、レ
ジスタ7,9に電圧が発生(主として、過電圧はレジスタ
9の電圧降下を利用して検出し、過電流はレジスタ7に
生じる電圧降下を利用して検出する)するので、保護回
路8が動作し、出力段のトランジスタ1をOFFさせ、こ
れを保護するため、第3図のようにトランジスタの動作
限界(安全動作領域)まで性能を引き出すことができ
る。
しかし、電源母線13の電圧が異常に上昇し、出力端子
4に負荷を接続していない場合、トランジスタ1のコレ
クタとレジスタ5との接続点に流れ込む電流IE12は、 IE12=(Vcc−V0−VfZ11−VBE12)/(R7+R9+R10) ここに Vcc ;電源母線13の電圧 V0 ;出力端子4の電圧 VfZ11;定電圧素子11のツェナー電圧 VBE12;ダイオード15の順方向電圧 また、無負荷時で保護回路8が動作しない場合に、レ
ジスタ5,6に流れる電流IR5は、 IR5=V0/(R5+R6) いま V0=5V R5+R6=10K Ω R7+R9+R10=30K Ω VfZ11=6V VBE12=0.7V とすると IE12=(30−5−6−0.7)/30=610μA IR5 =5/10=500μA となり出力電圧V0はIE12×(R5+R6)で決まるようにな
り、第4図に示すように電源母線13の電圧がIE12>IR5
となるように過大になると、出力電圧が設定電圧よりも
上昇する。
4に負荷を接続していない場合、トランジスタ1のコレ
クタとレジスタ5との接続点に流れ込む電流IE12は、 IE12=(Vcc−V0−VfZ11−VBE12)/(R7+R9+R10) ここに Vcc ;電源母線13の電圧 V0 ;出力端子4の電圧 VfZ11;定電圧素子11のツェナー電圧 VBE12;ダイオード15の順方向電圧 また、無負荷時で保護回路8が動作しない場合に、レ
ジスタ5,6に流れる電流IR5は、 IR5=V0/(R5+R6) いま V0=5V R5+R6=10K Ω R7+R9+R10=30K Ω VfZ11=6V VBE12=0.7V とすると IE12=(30−5−6−0.7)/30=610μA IR5 =5/10=500μA となり出力電圧V0はIE12×(R5+R6)で決まるようにな
り、第4図に示すように電源母線13の電圧がIE12>IR5
となるように過大になると、出力電圧が設定電圧よりも
上昇する。
従来の過電圧保護回路は、無負荷時において過電圧に
なると、出力電圧が設定値よりも上昇するという欠点が
あった。
なると、出力電圧が設定値よりも上昇するという欠点が
あった。
本発明の過電圧保護回路は、 (A)基準電圧信号を発生する基準電圧発生回路、 (B)第1の入力端に前記基準電圧信号が供給される誤
差増幅器、 (C)電源母線に一端が接続された第1のレジスタ、 (D)一端が前記第1のレジスタの他端に接続された第
2のレジスタ、 (E)入力端が前記第2のレジスタの他端に接続された
保護回路、 (F)前記第1のレジスタの他端にエミッタが接続さ
れ、前記誤差増幅器の出力端と前記保護回路の出力端に
ベースが接続され、出力電圧がコレクタから取出される
第1のトランジスタ、 (G)一端が前記第1のトランジスタのコレクタに接続
され、他端が前記誤差増幅器の第2の入力端に接続され
た第3のレジスタ、 (H)一端が前記第3のレジスタの他端に接続され、他
端が接地母線に接続された第4のレジスタ、 (I)一端が前記保護回路の入力端に接続された定電圧
素子、 (J)前記定電圧素子の他端に一端が接続された第5の
レジスタ、 (K)前記第5のレジスタの他端にエミッタが接続さ
れ、前記第1のトランジスタのコレクタにベースが接続
された第2のトランジスタ、 (L)前記第2のトランジスタのコレクタにアノードが
接続され、前記接地母線にカソードが接続されたダイオ
ード、 とを含んで構成される。
差増幅器、 (C)電源母線に一端が接続された第1のレジスタ、 (D)一端が前記第1のレジスタの他端に接続された第
2のレジスタ、 (E)入力端が前記第2のレジスタの他端に接続された
保護回路、 (F)前記第1のレジスタの他端にエミッタが接続さ
れ、前記誤差増幅器の出力端と前記保護回路の出力端に
ベースが接続され、出力電圧がコレクタから取出される
第1のトランジスタ、 (G)一端が前記第1のトランジスタのコレクタに接続
され、他端が前記誤差増幅器の第2の入力端に接続され
た第3のレジスタ、 (H)一端が前記第3のレジスタの他端に接続され、他
端が接地母線に接続された第4のレジスタ、 (I)一端が前記保護回路の入力端に接続された定電圧
素子、 (J)前記定電圧素子の他端に一端が接続された第5の
レジスタ、 (K)前記第5のレジスタの他端にエミッタが接続さ
れ、前記第1のトランジスタのコレクタにベースが接続
された第2のトランジスタ、 (L)前記第2のトランジスタのコレクタにアノードが
接続され、前記接地母線にカソードが接続されたダイオ
ード、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示す回路図である。
第1図に示す過電圧保護回路は、 (A)基準電圧信号Vsを発生する基準電圧発生回路2、 (B)第1の入力端に基準電圧信号Vsが供給される誤差
増幅器3、 (C)電源母線13に一端が接続された第1のレジスタ
7、 (D)一端がレジスタ7の他端に接続された第2のレジ
スタ9、 (E)入力端がレジスタ9の他端に接続された保護回路
8、 (F)レジスタ7の他端にエミッタが接続され、誤差増
幅器3の出力端と保護回路8の出力端にベースが接続さ
れ、出力電圧V0がコレクタから取出される第1のトラン
ジスタ1、 (G)一端がトランジスタ1のコレクタに接続され、他
端が誤差増幅器3の第2の入力端に接続された第3のレ
ジスタ5、 (H)一端がレジスタ5の他端に接続され、他端が接地
母線14に接続された第4のレジスタ6、 (I)一端が保護回路8の入力端に接続された定電圧素
子11、 (J)定電圧素子11の他端に一端が接続された第5のレ
ジスタ10、 (K)レジスタ10の他端にエミッタが接続され、トラン
ジスタ1のコレクタにベースが接続された第2のトラン
ジスタ16、 (L)トランジスタ16のコレクタにアノードが接続さ
れ、接地母線14にカソードが接続されたダイオード15、 とを含んで構成される。
増幅器3、 (C)電源母線13に一端が接続された第1のレジスタ
7、 (D)一端がレジスタ7の他端に接続された第2のレジ
スタ9、 (E)入力端がレジスタ9の他端に接続された保護回路
8、 (F)レジスタ7の他端にエミッタが接続され、誤差増
幅器3の出力端と保護回路8の出力端にベースが接続さ
れ、出力電圧V0がコレクタから取出される第1のトラン
ジスタ1、 (G)一端がトランジスタ1のコレクタに接続され、他
端が誤差増幅器3の第2の入力端に接続された第3のレ
ジスタ5、 (H)一端がレジスタ5の他端に接続され、他端が接地
母線14に接続された第4のレジスタ6、 (I)一端が保護回路8の入力端に接続された定電圧素
子11、 (J)定電圧素子11の他端に一端が接続された第5のレ
ジスタ10、 (K)レジスタ10の他端にエミッタが接続され、トラン
ジスタ1のコレクタにベースが接続された第2のトラン
ジスタ16、 (L)トランジスタ16のコレクタにアノードが接続さ
れ、接地母線14にカソードが接続されたダイオード15、 とを含んで構成される。
トランジスタ1のコレクタ・エミッタ間に加わる電圧
が、定電圧素子11の動作開始電圧とトランジスタ16のV
BE(ベース・エミッタ間順方向電圧)との和以上になる
と、保護回路8が動作を開始する。
が、定電圧素子11の動作開始電圧とトランジスタ16のV
BE(ベース・エミッタ間順方向電圧)との和以上になる
と、保護回路8が動作を開始する。
出力端子4に流れ込む電流はトランジスタ16のエミッ
タ電流の1/電流増幅率になる。
タ電流の1/電流増幅率になる。
(hFEが100とすれば、この電流は6.1μAであり、従来
より大幅に減少できる) 〔発明の効果〕 本発明の過電圧保護回路は、無負荷時において過電圧
になっても、出力電圧が設定値よりも上昇しないという
効果がある。
より大幅に減少できる) 〔発明の効果〕 本発明の過電圧保護回路は、無負荷時において過電圧
になっても、出力電圧が設定値よりも上昇しないという
効果がある。
第1図は本発明の一実施例を示す回路図、第2図は従来
の一例を示す回路図、第3図および第4図は第2図に示
す過電圧保護回路の動作を示すグラフである。 1……トランジスタ、2……基準電圧発生回路、3……
誤差増幅器、4……出力端子、5〜7……レジスタ、8
……保護回路、9,10……レジスタ、11……定電圧素子、
13……電源母線、14……接地母線、15……ダイオード、
16……トランジスタ。
の一例を示す回路図、第3図および第4図は第2図に示
す過電圧保護回路の動作を示すグラフである。 1……トランジスタ、2……基準電圧発生回路、3……
誤差増幅器、4……出力端子、5〜7……レジスタ、8
……保護回路、9,10……レジスタ、11……定電圧素子、
13……電源母線、14……接地母線、15……ダイオード、
16……トランジスタ。
Claims (1)
- 【請求項1】(A)基準電圧信号を発生する基準電圧発
生回路、 (B)第1の入力端に前記基準電圧信号が供給される誤
差増幅器、 (C)電源母線に一端が接続された第1のレジスタ、 (D)一端が前記第1のレジスタの他端に接続された第
2のレジスタ、 (E)入力端が前記第2のレジスタの他端に接続された
保護回路、 (F)前記第1のレジスタの他端にエミッタが接続さ
れ、前記誤差増幅器の出力端と前記保護回路の出力端に
ベースが接続され、出力電圧がコレクタから取出される
第1のトランジスタ、 (G)一端が前記第1のトランジスタのコレクタに接続
され、他端が前記誤差増幅器の第2の入力端に接続され
た第3のレジスタ、 (H)一端が前記第3のレジスタの他端に接続され、他
端が接地母線に接続された第4のレジスタ、 (I)一端が前記保護回路の入力端に接続された定電圧
素子、 (J)前記定電圧素子の他端に一端が接続された第5の
レジスタ、 (K)前記第5のレジスタの他端にエミッタが接続さ
れ、前記第1のトランジスタのコレクタにベースが接続
された第2のトランジスタ、 (L)前記第2のトランジスタのコレクタにアノードが
接続され、前記接地母線にカソードが接続されたダイオ
ード、 とを含むことを特徴とする過電圧保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63239233A JP2716159B2 (ja) | 1988-09-22 | 1988-09-22 | 過電圧保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63239233A JP2716159B2 (ja) | 1988-09-22 | 1988-09-22 | 過電圧保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0287924A JPH0287924A (ja) | 1990-03-28 |
JP2716159B2 true JP2716159B2 (ja) | 1998-02-18 |
Family
ID=17041728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63239233A Expired - Fee Related JP2716159B2 (ja) | 1988-09-22 | 1988-09-22 | 過電圧保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2716159B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793361B1 (ko) * | 2007-11-22 | 2008-01-11 | 주식회사 룩센테크놀러지 | 에러 증폭기 및 그 증폭 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5113533U (ja) * | 1974-07-19 | 1976-01-31 |
-
1988
- 1988-09-22 JP JP63239233A patent/JP2716159B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0287924A (ja) | 1990-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2716159B2 (ja) | 過電圧保護回路 | |
US4158179A (en) | Amplifier circuit | |
JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
JPH03100814A (ja) | 定電圧回路 | |
JP2001161068A (ja) | 供給電力制限機能付きdc−dcコンバータ | |
JPH09508247A (ja) | 集積回路 | |
JPS5937854Y2 (ja) | 定電圧電源回路 | |
JPH0724907Y2 (ja) | 入力保護回路 | |
JP2690521B2 (ja) | 減電圧検出回路 | |
JPH0641381Y2 (ja) | 電流制限形帰還増幅回路 | |
JP2901284B2 (ja) | 過電流保護回路 | |
JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
JPS5922564Y2 (ja) | 直流安定化電源装置 | |
JP3074036B2 (ja) | 定電圧回路 | |
JPH0210677Y2 (ja) | ||
JPS586012Y2 (ja) | 定電圧電源回路 | |
JP3183410B2 (ja) | 定電流回路 | |
JPS6119536Y2 (ja) | ||
JPH029377Y2 (ja) | ||
JPS595746A (ja) | コイル駆動回路 | |
JP2702146B2 (ja) | 増幅回路 | |
JPH01115224A (ja) | 入力保護装置 | |
JPS60173910A (ja) | 電力増巾器 | |
JPH05259750A (ja) | 過電圧保護回路 | |
JPH02170213A (ja) | 安定化直流電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |