JPH03100814A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH03100814A JPH03100814A JP23864589A JP23864589A JPH03100814A JP H03100814 A JPH03100814 A JP H03100814A JP 23864589 A JP23864589 A JP 23864589A JP 23864589 A JP23864589 A JP 23864589A JP H03100814 A JPH03100814 A JP H03100814A
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- voltage
- resistor
- shunt regulator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御用素子にＦＥＴ（電界効果トランジスタ）
を用いて消費電力の低減及び入出力電圧差の低減を図っ
た定電圧回路に関する。
を用いて消費電力の低減及び入出力電圧差の低減を図っ
た定電圧回路に関する。
従来、この種の定電圧回路として、第２図に示すように
制御素子にバイポーラトランジスタ８を用いた回路が提
案されている。この回路はバイポーラトランジスタ１１
．１２． ツェナーダイオード１３及び抵抗器１４〜１
７で構成されており、抵抗器１６．１７で出力電圧■。
制御素子にバイポーラトランジスタ８を用いた回路が提
案されている。この回路はバイポーラトランジスタ１１
．１２． ツェナーダイオード１３及び抵抗器１４〜１
７で構成されており、抵抗器１６．１７で出力電圧■。
０．を検出し、この電圧と内部回路に設けられたツェナ
ーダイオード１３における基準電圧とを比較する。そし
て、その誤差信号をトランジスタ１２で増幅し、抵抗器
１４．１５を流れる電流を制御することにより、トラン
ジスタ１１を駆動して出力電圧■。Ｕ？を定電圧制御す
るように構成されている。
ーダイオード１３における基準電圧とを比較する。そし
て、その誤差信号をトランジスタ１２で増幅し、抵抗器
１４．１５を流れる電流を制御することにより、トラン
ジスタ１１を駆動して出力電圧■。Ｕ？を定電圧制御す
るように構成されている。
上述した従来の定電圧回路は、制御用素子にバイポーラ
トランジスタを用いているので、定電圧回路の出力電流
に応じてバイポーラトランジスタの駆動電流を増加させ
なければならない。そのため、回路自身の消費電力が出
力電流に応じて増加することになる。また、制御用素子
であるバイポーラトランジスタは、素子固有のサチュレ
ーション電圧をもっているため、入力・出力量電圧差が
サチュレーション電圧以下に下げられないという問題が
ある。特に、定電圧回路の出力電流が大きい場合は、バ
イポーラトランジスタ１１にダーリントントランジスタ
を用い、駆動電流を減らす工夫がとられている。ところ
が、この回路はより入力・出力量電圧を広げることにな
り、好ましくない。
トランジスタを用いているので、定電圧回路の出力電流
に応じてバイポーラトランジスタの駆動電流を増加させ
なければならない。そのため、回路自身の消費電力が出
力電流に応じて増加することになる。また、制御用素子
であるバイポーラトランジスタは、素子固有のサチュレ
ーション電圧をもっているため、入力・出力量電圧差が
サチュレーション電圧以下に下げられないという問題が
ある。特に、定電圧回路の出力電流が大きい場合は、バ
イポーラトランジスタ１１にダーリントントランジスタ
を用い、駆動電流を減らす工夫がとられている。ところ
が、この回路はより入力・出力量電圧を広げることにな
り、好ましくない。
本発明の目的は、消費電力を低減し、かつ回路の入出力
電圧差を低減する定電圧回路を提供することにある。
電圧差を低減する定電圧回路を提供することにある。
本発明の定電圧回路は、電界効果トランジスタのゲート
にはフォトカプラのコレクタを接続するとともにこれを
抵抗器を介して接地し、かつ前記電界効果トランジスタ
のソースには前記フォトカプラのエミッタを接続すると
ともにこれを入力端子に接続し、前記電界効果トランジ
スタのドレインには出力端子を接続するとともにシャン
トレギュレータＩＣ，抵抗及び前記フォトカプラのダイ
オードを介して接地し、かっこのシャントレギュレータ
ＩＣのリファレンスには前記出力端子の分圧電圧を印加
するように構成している。
にはフォトカプラのコレクタを接続するとともにこれを
抵抗器を介して接地し、かつ前記電界効果トランジスタ
のソースには前記フォトカプラのエミッタを接続すると
ともにこれを入力端子に接続し、前記電界効果トランジ
スタのドレインには出力端子を接続するとともにシャン
トレギュレータＩＣ，抵抗及び前記フォトカプラのダイ
オードを介して接地し、かっこのシャントレギュレータ
ＩＣのリファレンスには前記出力端子の分圧電圧を印加
するように構成している。
このように構成すれば、フォトカプラのダイオードに流
れる駆動電流を、シャントレギュレータＩＣが出力電圧
に応じて増減させ、この駆動電流に基づいてフォトカプ
ラのトランジスタを駆動することで、電界効果トランジ
スタによる出力電圧の定電圧制御が実行される。
れる駆動電流を、シャントレギュレータＩＣが出力電圧
に応じて増減させ、この駆動電流に基づいてフォトカプ
ラのトランジスタを駆動することで、電界効果トランジ
スタによる出力電圧の定電圧制御が実行される。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の回路図である。図において
、ｌはＦＥＴであり、そのゲートにはフォトカプラ２の
トランジスタのコレクタを接続し、かつその接続点は抵
抗器４を介してグランドに接地している。また、前記Ｆ
ＥＴＩのソースには前記フォトカプラ２のトランジスタ
のエミッタを接続し、ここに入力電圧ｖｌＮを印加して
いる。更に、前記ＦＥＴＩのドレインには誤差電圧増幅
用のシャントレギュレータＩＣ３のアノードを接続し、
この接続点から出力電圧ｖ ｏｕｔを取り出している。
、ｌはＦＥＴであり、そのゲートにはフォトカプラ２の
トランジスタのコレクタを接続し、かつその接続点は抵
抗器４を介してグランドに接地している。また、前記Ｆ
ＥＴＩのソースには前記フォトカプラ２のトランジスタ
のエミッタを接続し、ここに入力電圧ｖｌＮを印加して
いる。更に、前記ＦＥＴＩのドレインには誤差電圧増幅
用のシャントレギュレータＩＣ３のアノードを接続し、
この接続点から出力電圧ｖ ｏｕｔを取り出している。
このシャントレギュレータＩＣ３のカソードに抵抗器５
を接続し、抵抗器５の他端を前記フォトカプラ２のダイ
オードのカソードに接続し、かつアノードをグランドに
接地している。また、出力端子と接地との間に抵抗器６
及び抵抗器７を接続し、これらの接続点に前記シャント
レギュレータＩＣ３のリファレンスを接続している。
を接続し、抵抗器５の他端を前記フォトカプラ２のダイ
オードのカソードに接続し、かつアノードをグランドに
接地している。また、出力端子と接地との間に抵抗器６
及び抵抗器７を接続し、これらの接続点に前記シャント
レギュレータＩＣ３のリファレンスを接続している。
この構成において、以下ｖ０から接地に対して負の不安
定な電圧が入力されるものとして、その動作を説明する
。
定な電圧が入力されるものとして、その動作を説明する
。
ＶＩＮから電圧が入力された瞬間は、フォトカプラ２の
ダイオード側に電流が流れていないので、フォトカプラ
２のコレクタ、エミッタ間はオープン状態である。その
とき、ＦＥＴＩのゲート電圧は抵抗器４を通してグラン
ドレベルになっている。
ダイオード側に電流が流れていないので、フォトカプラ
２のコレクタ、エミッタ間はオープン状態である。その
とき、ＦＥＴＩのゲート電圧は抵抗器４を通してグラン
ドレベルになっている。
次の瞬間にＦＥＴＩは導通状態となり、ＶＯＵアに電圧
を発生する。■。ＬＩＴに発生した電圧は、抵抗器６及
び７により分圧されてシャントレギュレータＩＣ３のリ
ファレンスに入力される。ＦＥＴ１は完全に導通状態に
なっているため、シャントレギュレータＩＣ３のリファ
レンス電圧はシャントレギュレータＩＣ３内部にある基
準電圧より大きくなろうとする。しかし、僅かでもリフ
ァレンス電圧が基準電圧より太き（なろうとすると、シ
ャントレギュレータＩＣ３のカソード、アノード間が導
通し、抵抗器５を介してフォトカプラ２のダイオードに
電流が流れてその電流はＣＴＲ（電流伝達率）倍され、
フォトカプラ２のトランジスタに電流を流そうとする。
を発生する。■。ＬＩＴに発生した電圧は、抵抗器６及
び７により分圧されてシャントレギュレータＩＣ３のリ
ファレンスに入力される。ＦＥＴ１は完全に導通状態に
なっているため、シャントレギュレータＩＣ３のリファ
レンス電圧はシャントレギュレータＩＣ３内部にある基
準電圧より大きくなろうとする。しかし、僅かでもリフ
ァレンス電圧が基準電圧より太き（なろうとすると、シ
ャントレギュレータＩＣ３のカソード、アノード間が導
通し、抵抗器５を介してフォトカプラ２のダイオードに
電流が流れてその電流はＣＴＲ（電流伝達率）倍され、
フォトカプラ２のトランジスタに電流を流そうとする。
フォトカプラ２のコレクタには、抵抗器４が接続されて
いるので、コレクタに流れる電流は抵抗器４にも流れる
ことになる。抵抗器４にグランドから電流が流れると、
電圧降下を起こし、ＦＥＴ１のゲートとソース間の電圧
を小さくするように働く。ＦＥＴＩのゲートとソース間
の電圧が小さくなれば、ＦＥＴＩのドレインとソース間
の抵抗値が上がり、■。ｕ７の電圧が下がる。これによ
り、ｖｏｌ、の電圧が必要以上に高くなるのを防ぐ。
いるので、コレクタに流れる電流は抵抗器４にも流れる
ことになる。抵抗器４にグランドから電流が流れると、
電圧降下を起こし、ＦＥＴ１のゲートとソース間の電圧
を小さくするように働く。ＦＥＴＩのゲートとソース間
の電圧が小さくなれば、ＦＥＴＩのドレインとソース間
の抵抗値が上がり、■。ｕ７の電圧が下がる。これによ
り、ｖｏｌ、の電圧が必要以上に高くなるのを防ぐ。
また、僅かでもシャントレギュレータＩＣ３のリファレ
ンス電圧が基準電圧より小さくなる場合は、フォトカプ
ラ２のダイオードに電流を流さないように働き、フォト
カプラのトランジスタにも電流は流れない。その場合は
、ＦＥＴＩのドレインとソース間の抵抗値が下がり、■
。ｕｔの電圧は上がる。
ンス電圧が基準電圧より小さくなる場合は、フォトカプ
ラ２のダイオードに電流を流さないように働き、フォト
カプラのトランジスタにも電流は流れない。その場合は
、ＦＥＴＩのドレインとソース間の抵抗値が下がり、■
。ｕｔの電圧は上がる。
ＦＥＴＩのドレインとソース間の最小の抵抗値は素子の
特性で決まり、通常特性の良いものを使えばバイポーラ
トランジスタを使用したときより回路の最低必要な入力
・出力量電圧差を小さくすることができる。抵抗器４の
値が大きい程、ＦＥＴ１及びフォトカプラ２の駆動電流
が小さくなるし、フォトカプラ２のＣＴＲのばらつきや
変動の影響を避けることができる。
特性で決まり、通常特性の良いものを使えばバイポーラ
トランジスタを使用したときより回路の最低必要な入力
・出力量電圧差を小さくすることができる。抵抗器４の
値が大きい程、ＦＥＴ１及びフォトカプラ２の駆動電流
が小さくなるし、フォトカプラ２のＣＴＲのばらつきや
変動の影響を避けることができる。
この結果、出力電圧Ｖ。ｕｌを安定化することが可能と
なる。
なる。
以上説明したように本発明は、制御素子にＦＥＴを使用
し、これとフォトカプラ、抵抗器、及びシャントレギュ
レータで定電圧回路を構成しているので、出力電圧に応
じてフォトカプラのダイオードに流れる電流が増減され
、この電流に基づいてフォトカプラのトランジスタが駆
動されて電界効果トランジスタによる出力電圧の定電圧
制御が実行されるので、消費電力が小さく、しかも回路
の入出力電位差が小さい定電圧回路が実現できる。
し、これとフォトカプラ、抵抗器、及びシャントレギュ
レータで定電圧回路を構成しているので、出力電圧に応
じてフォトカプラのダイオードに流れる電流が増減され
、この電流に基づいてフォトカプラのトランジスタが駆
動されて電界効果トランジスタによる出力電圧の定電圧
制御が実行されるので、消費電力が小さく、しかも回路
の入出力電位差が小さい定電圧回路が実現できる。
第１図は本発明の一実施例の回路図、第２図は従来の定
電圧回路の回路図である。 １・・・ＦＥＴ、２・・・フォトカプラ、３・・・シャ
ントレギュレータＩＣ１４〜７・・・抵抗器、１１．１
２・・・バイポーラトランジスタ、１３・・・ツェナー
ダイオード、１４〜１７・・・抵抗器。
電圧回路の回路図である。 １・・・ＦＥＴ、２・・・フォトカプラ、３・・・シャ
ントレギュレータＩＣ１４〜７・・・抵抗器、１１．１
２・・・バイポーラトランジスタ、１３・・・ツェナー
ダイオード、１４〜１７・・・抵抗器。
Claims (1)
- １、電界効果トランジスタ、フォトカプラ、シャントレ
ギュレータＩＣ及び複数の抵抗器で構成され、前記電界
効果トランジスタのゲートにはフォトカプラのコレクタ
を接続するとともにこれを抵抗器を介して接地し、かつ
前記電界効果トランジスタのソースには前記フォトカプ
ラのエミッタを接続するとともにこれを入力端子に接続
し、前記電界効果トランジスタのドレインには出力端子
を接続するとともにシャントレギュレータＩＣ、抵抗及
び前記フォトカプラのダイオードを介して接地し、かつ
このシャントレギュレータＩＣのリファレンスには前記
出力端子の分圧電圧を印加するように構成したことを特
徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23864589A JPH03100814A (ja) | 1989-09-14 | 1989-09-14 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23864589A JPH03100814A (ja) | 1989-09-14 | 1989-09-14 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03100814A true JPH03100814A (ja) | 1991-04-25 |
Family
ID=17033214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23864589A Pending JPH03100814A (ja) | 1989-09-14 | 1989-09-14 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03100814A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115135A (ja) * | 1994-10-18 | 1996-05-07 | Nec Eng Ltd | 過電流検出回路 |
| WO2021055923A1 (en) * | 2019-09-20 | 2021-03-25 | Texas Instruments Incorporated | Pre-regulator for an ldo |
| US11361644B2 (en) | 2019-12-18 | 2022-06-14 | Texas Instruments Incorporated | Duty cycle tuning in self-resonant piezo buzzer |
| US11402265B2 (en) | 2019-11-05 | 2022-08-02 | Texas Instruments Incorporated | Apparatus for integrated offset voltage for photodiode current amplifier |
| US11468756B2 (en) | 2020-04-02 | 2022-10-11 | Texas Instruments Incorporated | Integrated circuit for smoke detector having compatibility with multiple power supplies |
-
1989
- 1989-09-14 JP JP23864589A patent/JPH03100814A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115135A (ja) * | 1994-10-18 | 1996-05-07 | Nec Eng Ltd | 過電流検出回路 |
| WO2021055923A1 (en) * | 2019-09-20 | 2021-03-25 | Texas Instruments Incorporated | Pre-regulator for an ldo |
| US11402265B2 (en) | 2019-11-05 | 2022-08-02 | Texas Instruments Incorporated | Apparatus for integrated offset voltage for photodiode current amplifier |
| US11361644B2 (en) | 2019-12-18 | 2022-06-14 | Texas Instruments Incorporated | Duty cycle tuning in self-resonant piezo buzzer |
| US11468756B2 (en) | 2020-04-02 | 2022-10-11 | Texas Instruments Incorporated | Integrated circuit for smoke detector having compatibility with multiple power supplies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03100814A (ja) | 定電圧回路 | |
| JPH0627157A (ja) | 誘導性負荷の電流検出回路 | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| JPS6015954B2 (ja) | エネルギ節約型電流源 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JP2582381B2 (ja) | 定電圧回路 | |
| JP2975381B2 (ja) | スイッチ素子の駆動回路 | |
| JP2511646B2 (ja) | 電源回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPH04407B2 (ja) | ||
| JPH08331757A (ja) | 過電流制限回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| JPH0661042A (ja) | 誘導性負荷の駆動回路 | |
| JP2697006B2 (ja) | 出力回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPS595746A (ja) | コイル駆動回路 | |
| KR890007623Y1 (ko) | 모터 제어 시스템의 파형 발생회로 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JP2000221215A (ja) | パワーｍｏｓｆｅｔの電流検出方法および電流制御方法 | |
| JPS626656Y2 (ja) | ||
| JPH0235555B2 (ja) | ||
| JPH0642246Y2 (ja) | 高耐圧電源回路 | |
| JPH03870Y2 (ja) |