JP2710777B2 - 中間制御装置のテスト回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ホスト計算機と端末装置との間にあってインタフェー
スの制御機能を有する中間制御装置のテスト回路に関
し、 外部装置のテスト機能を代行するテスト回路を有し、
内部回路のすべてに対してテスト可能な中間制御装置の
テスト回路を提供することを目的とし、 外部装置との間で外部インタフェースを介してデータ
の送受信の可否を制御する制御回路を少なくとも有する
中間制御装置において、前記制御回路に与える折返しテ
スト用のテストパターン及び前記外部インタフェースを
介して外部装置に与える外部テスト用のテストパターン
を一時保持する折返しテストと外部テスト用ライトレジ
スタと、前記折返しテスト用のテストパターンに対する
前記制御回路からの応答パターン及び外部インタフェー
スを介して入力する外部装置からの応答パターンを一時
保持する折返しテストと外部テスト用リードレジスタ
と、通常使用のオンラインモードと試験用の折返しテス
トモードの選択に従って前記外部インタフェースを介し
て入力する外部装置からの入力信号と前記ライトレジス
タからの前記折返しテスト用のテストパターンを選択し
前記制御回路に与える選択回路と、通常使用のオンライ
ンモードと試験用の外部テストモードの選択に従って、
前記制御回路からの制御信号とライトレジスタからの外
部テスト用のテストパターンを選択し前記外部インタフ
ェースを介して外部装置に与える第１の選択回路と、試
験用の折返しテストモードと外部テストモードの選択に
従って前記制御回路からの応答パターンと外部インタフ
ェースを介して入力する外部装置からの応答パターンを
選択し前記リードレジスタに与える第２の選択回路と、
前記ライトレジスタにテスト用のテストパターンをセッ
トしリードレジスタにセットされた応答パターンを読出
し期待パターンと比較するチェック手段を有するように
構成する。

〔産業上の利用分野〕

本発明は、ホスト計算機と端末装置との間にあってイ
ンタフェースの制御機能を有する中間制御装置のテスト
回路に関する。

一般に、第３図（ａ）に示されるように、中間制御装
置１は、ホスト計算機２と複数の端末装置３との中間に
あり、ホスト計算機２から与えられるデータをいずれか
の出力端末装置３に送り、あるいは、いずれかの入力端
末装置３からのデータをホスト計算機に送るため、デー
タマルチプレクサと送受信の制御を行う。

すなわち、中間制御装置１は、第３図（ｂ）に示され
るように、内部にMPU11を有し、チャネルコントローラ1
0を介してホスト計算機２と、I/Oコントローラ12との間
でデータの送受信の可否を制御するもので、外部装置に
要求信号を送り、その要求に対する応答信号を受ける制
御回路、外部装置からの要求信号を受けその要求に対す
る応答信号を外部装置に送るための制御回路を少なくと
も有する。

システム全体の信頼性を向上させるために、この中間
制御装置が正しく動作するかどうかをチェックする必要
があり、その試験は要求時に高速かつ正確に実施される
ことがきわめて重要となる。

〔従来の技術〕

従来、中間制御装置の試験は、装置内の制御回路にテ
ストパターンを与えその応答パターンを出力するテスト
回路を有し、その応答パターンと期待値パターンとを装
置内のMPUで比較する自己診断方式が利用されていた。

第４図は従来の中間制御装置におけるテスト回路の構
成図である。同図において、全体は中間制御装置１内の
チャネルコントローラ10の一部で、100はデータの送受
信の可否を制御する制御回路、101は外部のホスト計算
機あるいはI/Oコントローラと接続する外部インタフェ
ースで内部にドライバ／レシーバを有するもの、102は
制御回路に与える折返しテスト用のテストパターンを一
時保持する折返しテスト用ライトレジスタ、103はその
テストパターンに対する制御回路100からの応答パター
ンを一時保持する折返しテスト用リードレジスタ、104,
105,106は通常使用のオンラインモードと試験用の折返
しテストモードの選択に従って制御回路100への入信号
の入力ルートを切換える選択回路である。

オンライン時ではオンラインモード指定信号1040が
“1"で折返しテストモード指定信号1060が“0"であるた
め、外部インタフェース101を介して外部装置からの制
御信号1041がアンドゲート104とオアゲート105を介して
制御回路100に入力され、制御回路100からの応答信号は
外部インタフェース101を介して外部装置に送られ通常
使用となる。一方、テストモード時では、オンラインモ
ード指定信号1040が“0"で折返しテストモード指定信号
1060が“1"となるため、外部装置からの制御信号1041は
アンドゲート104の出力にゲーティングせず、ライトレ
ジスタ102からのテストパターンのテスト用制御信号106
1がアンドゲート106とオアゲート105を介して制御回路1
00に入力される。このテストパターンは、中間制御装置
内のMPU11の制御により内部メモリより読み出されてラ
イトレジスタ102にセットされる。与えられたテストパ
ターンに対する応答パターンが制御回路100から出力さ
れ、その応答パターンの出力制御信号1030がリードレジ
スタ103にセットされる。セットされた応答パターンはM
PU11に入力され、ここで期待パターンと比較され、制御
回路100の動作に対するテストが行われる。

〔発明が解決しようとする課題〕

このように、従来、中間制御装置内の制御回路は、自
己診断を行うテスト回路だけを用いて行われていたた
め、装置全体のテストが行えず、特に、外部インタフェ
ース101に関する正常性のチェックにはホスト計算機、
及び端末装置を接続してテストを行う必要があるという
問題が生じていた。また、中間制御装置内に擬似ホスト
回路や擬似端末回路を有するようにテスト回路を構成す
る考えもあるが、冗長回路が大きくなり、装置が高価に
なるといいう問題が生じていた。

本発明は、外部装置のテスト機能を代行するテスト回
路を有し、内部回路のすべてに対してテスト可能な中間
制御装置のテスト回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図（ａ）は本発明の構成図である。本発明は、デ
ータの送受信の可否を制御する制御回路100、外部装置
と接続する外部インタフェース101を少なくとも有する
中間制御装置において、制御回路100に与える折返しテ
ストパターン及び外部インタフェース101を介して外部
装置に与える外部テスト用のテストパターンを一時保持
する折返しテストと外部テスト用ライトレジスタ102′
と、折返しテスト用のテストパターンに対する制御回路
100からの応答パターン及び外部インタフェース101を介
して入力する外部装置からの応答パターンを一時保持す
る折返しテストと外部テスト用リードレジスタ103′
と、通常使用のオンラインモードと試験用の折返しテス
トモードの選択に従って外部インタフェース101を介し
て入力する外部装置からの入力信号と前記ライトレジス
タ102′からの折返しテスト用のテストパターンを選択
し制御回路100に与える選択回路15と、通常使用のオン
ラインモードと試験用の外部テストモードの選択に従っ
て、制御回路100からの制御信号とライトレジスタ102′
からの外部テスト用のテストパターンを選択し外部イン
タフェース101を介して外部装置に与える第１の選択回
路13と、試験用の折返しテストモードと外部テストモー
ドの選択に従って制御回路100からの応答パターンと外
部インタフェース101を介して入力する外部装置からの
応答パターンを選択しリードレジスタ103′に与える第
２の選択回路14と、ライトレジスタ102′にテスト用の
テストパターンをセットしリードレジスタ103′にセッ
トされた応答パターンを読み出し期待パターンと比較す
るチェック手段11を有する。

〔作用〕

本発明では中間制御装置内の自己診断機能の内部折返
しテスト機能を外部インタフェースの制御機能に変換す
ることで、外部インタフェースを含む外部接続部分のテ
ストを実行できるようにしている。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。第１
図（ｂ）は本発明の中間制御装置におけるテスト回路の
構成を示す実施例図である。同図において、第１図
（ａ）、第４図と同じものは同じ番号で示されている。
全体は中間制御装置（第３図の１）内のチャネルコント
ローラ10の一部で、100はデータの送受信の可否を制御
する制御回路、101は外部のホスト計算機あるいはI/Oコ
ントローラと接続する外部インタフェースで内部にドラ
イバ／レシーバを有するもの、102′は制御回路100に与
える折返しテスト用のテストパターン及び外部インタフ
ェース101を介して外部装置に与える外部テスト用のテ
ストパターンを一時保持する折返しテストと外部テスト
用ライトレジスタ、103′はその折返しテストパターン
に対する制御回路100からの応答パターン及び外部イン
タフェース101を介して外部装置からの応答パターンを
一時保持する折返しテストと外部テスト用リードレジス
タ、104,105,106は通常使用のオンラインモードと試験
用の折返しテストモードの選択に従って制御回路100へ
の入力信号に対する入力ルートを切換える選択回路、13
は通常使用のオンラインモードと試験用の外部テストモ
ードの選択に従って外部インタフェース101への入力信
号に対する入力ルートを切換える第１の選択回路、14は
試験用の折返しテストモードと外部テストモードの選択
に従ってリードレジスタ103′への入力信号に対する入
力ルートを切換える第２の選択回路である。

オンライン時では，オンラインモード指定信号1040が
“1"で折返しテストモード指定信号1060と外部テストモ
ード指定信号1310が共に“0"となるため、外部装置から
外部インタフェース101を介して入力する制御信号1041
はアンドゲート104とオアゲート105を介して制御回路10
0に入力され、制御回路100からの応答信号は外部インタ
フェース101を介して外部装置に送られ、通常使用とな
る。

一方、テストモード時では、オンラインモード指定信
号1040が“0"であり、折返しテストモード指定信号1060
または外部テストモード指定信号1310のいずれか一方が
“1"となる。そのため、外部装置からの制御回路1041は
アンドゲート104の出力にゲーティングしない。ところ
が、本発明では、その制御信号1041は第２の選択回路14
内のアンドゲート141に入力され、外部テストモード信
号1310が“1"であれば、オアゲート142を介してリード
レジスタ103′にその信号状態がセットできる。また、
外部テストモード信号1310が“1"であれば、ライトレジ
スタ102′からの出力信号1061が第１の選択回路13内の
アンドゲート131をゲーティングし、オアゲート132を介
して外部インタフェース101に入力され、そのため、ラ
イトレジスタ102′内のテストパターンを外部インタフ
ェース101を介して外部装置に与えることが可能とな
る。従って、中間制御装置内のMPU11は、ライトレジス
タ102′を介して外部装置にテストパターンを与え、そ
の外部装置から外部インタフェース101を介して入力さ
れる応答パターンをリードレジスタ103′を介して観測
することが可能で、期待パターンと比較することによ
り、少なくとも外部インタフェース101内のドライバと
レシーバの正常性をチェックすることが可能となる。

さらに、本発明ではテストモード時で折返しテストモ
ード指定信号1060が“1"であるならば，ライトレジスタ
102′からのテストパターンのテスト制御信号1061がア
ンドゲート106とオアゲート105を介して制御回路100に
入力される。このテストパターンは中間制御装置内のMP
U11の制御により内部メモリより読み出されてライトレ
ジスタ102′にセットされるもので、ライトパターンに
対する制御回路100からの応答パターンが制御信号1030
として出力され、第２の選択回路のアンドゲート140に
入力される。折返しテストモード指定信号1060が“1"で
あるから、制御信号1030の論理状態はアンドゲート140
とオアゲート142を介してリードレジスタ103′にセット
される。セットされた応答パターンはMPU11に入力さ
れ、ここで期待パターンと比較され、制御回路100の動
作に対する正常性もチェックすることが可能となる。

このように、本発明では特に、外部テストモード指定
信号を“1"にすることにより、ライトレジスタ102′か
らのテストパターンを外部装置に与え、その応答パター
ンをリードレジスタ103′に入力することが可能であ
る。

第２図は、本発明の外部テストモード時の中間制御装
置と外部装置とのインタフェースを示す構成図である。
同図において、第１図（ｂ）と同じものは同じ番号で示
されている。ライトレジスタ102′からのテストパター
ンを外部装置に与える場合、外部テストモード指定信号
1310を“1"にすることにより、そのテストパターンの信
号はアンドゲート131、オアゲート132を通り外部インタ
フェース101を介して外部装置２′の外部インタフェー
ス20に入力される。そして、外部装置内では、オンライ
ンモード指定信号24を“1"にしておけば、通常使用とな
り、入力されたその信号はアンドゲート21を介して制御
回路23に与えられる。制御回路23からの応答信号はアン
ドゲート22をゲーティングし、外部インタフェース20を
介して、中間制御装置側の外部インタフェース101に与
えられ、さらにアンドゲート141、オアゲート142を介し
てリードレジスタ103′に読み込まれ、装置内のMPU11で
チェックされる。従って、本発明では、外部インタフェ
ース101の出力から外部装置を介して再び外部インタフ
ェース101に入力されるルートの正常性を外部テストモ
ードの指定によりチェックすることが可能となる。

本発明では、通常の自己診断機能の内部折返しテスト
機能ももちろん有し、ライトレジスタ102′に外部イン
タフェースと同様の動作シーケンスで制御信号をテスト
パターンとしてセットし、制御回路100を動作させ、そ
の応答パターンをリードレジスタ103′に読み取り、MPU
11でその動作のチェックも実行できる。

本発明ではこの折返しテスト回路に外部インタフェー
スの制御機能に関する信号を選択する第１と第２の選択
回路13,14を追加している。そして、折返しテストと同
様に外部テスト用としても利用されるライトレジスタ10
2′に外部インタフェース101を介して外部装置への動作
シーケンスの制御信号をテストパターンとしてセット
し、その応答パターンは外部テスト用としても利用され
るリードレジスタ103′にセットされ、MPU11がそれを読
取って動作のチェックを実行する。

〔発明の効果〕

従って、本発明は、ホスト計算機及び端末装置にテス
ト機能がない場合でも中間制御装置の内部回路がそれら
を代行することができ、外部接続の部分を含み制御装置
全体のテストを簡単な回路で、しかも高速に実行できる
ことが可能となる。

【図面の簡単な説明】

第１図（ａ）は本発明の構成図、 第１図（ｂ）は本発明の中間制御装置におけるテスト回
路の構成図、 第２図は本発明の中間制御装置と外部装置とのインタフ
ェースを示す構成図、 第３図は（ａ），（ｂ）は計算機システム構成図、 第４図は従来の中間制御装置におけるテスト回路の構成
図である。 11……チェック手段、 13……第１の選択回路、 14……第２の選択回路、 15……選択回路、 100……制御回路、 101……外部インタフェース、 102′……ライトレジスタ、 103′……リードレジスタ．

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】制御装置内の自己診断機能の内部テスト機
   能で設定されたテストデータを外部装置に供給し、前記
   外部装置から戻ってきた折り返しデータと前記テストデ
   ータとを前記制御装置の自己診断機能の内部テスト機能
   で比較することにより、前記外部装置のテストを行うこ
   とを特徴とする制御装置。
2. 【請求項２】前記内部テスト機能は、折り返しテスト用
   ライトレジスタを外部インタフェース回路の制御信号に
   変換する変換手段と前記外部インタフェース回路の応答
   信号を折り返しテスト用リードレジスタに設定する設定
   手段とを備えることを特徴とする請求項１記載の制御装
   置。
3. 【請求項３】外部装置との間で外部インタフェース（10
   1）を介してデータの送受信の可否を制御する制御回路
   （100）を少なくとも有する中間制御装置において、 前記制御回路（100）に与える折返しテスト用のテスト
   パターン及び前記外部インタフェース（101）を介して
   外部装置に与える外部テスト用のテストパターンを一時
   保持する折返しテストと外部テスト用ライトレジスタ
   （102′）と、 前記折返しテスト用のテストパターンに対する前記制御
   回路（100）からの応答パターン及び外部インタフェー
   ス（101）を介して入力する外部装置からの応答パター
   ンを一時保持する折返しテストと外部テスト用リードレ
   ジスタ（103′）と、 通常使用のオンラインモードと試験用の折返しテストモ
   ードの選択に従って前記外部インタフェース（101）を
   介して入力する外部装置からの入力信号と前記ライトレ
   ジスタ（102′）からの前記折返しテスト用のテストパ
   ターンを選択し前記制御回路（100）に与える選択回路
   （15）と、通常使用のオンラインモードと試験用の外部
   テストモードの選択に従って、前記制御回路（100）か
   らの制御信号とライトレジスタ（102′）からの外部テ
   スト用のテストパターンを選択し前記外部インタフェー
   ス（101）を介して外部装置に与える第１の選択回路（1
   3）と、 試験用の折返しテストモードと外部テストモードの選択
   に従って前記制御回路（100）からの応答パターンと外
   部インタフェース（101）を介して入力する外部装置か
   らの応答パターンを選択し前記リードレジスタ（10
   3′）に与える第２の選択回路（14）と、 前記ライトレジスタ（102′）にテスト用のテストパタ
   ーンをセットしリードレジスタ（103′）にセットされ
   た応答パターンを読出し期待パターンと比較するチェッ
   ク手段（11）を有することを特徴とする中間制御装置の
   テスト回路。