JPH0376352A - 擬似試験装置 - Google Patents

擬似試験装置

Info

Publication number
JPH0376352A
JPH0376352A JP1210694A JP21069489A JPH0376352A JP H0376352 A JPH0376352 A JP H0376352A JP 1210694 A JP1210694 A JP 1210694A JP 21069489 A JP21069489 A JP 21069489A JP H0376352 A JPH0376352 A JP H0376352A
Authority
JP
Japan
Prior art keywords
test
data
control circuit
circuit
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1210694A
Other languages
English (en)
Inventor
Tatsuhiko Tanimichi
谷道 龍彦
Goichi Komatsu
吾一 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP1210694A priority Critical patent/JPH0376352A/ja
Publication of JPH0376352A publication Critical patent/JPH0376352A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ転送装置に利用する。特に、データ転
送装置に下位装置を接続することなく、上位装置から自
装置の試験が行えるデータ転送装置に関する。
〔概要〕
本発明は、データ転送装置に下位装置を接続せずに上位
装置からデータ転送装置の試験を行う手段において、 データ転送装置に擬障を発生させてこの状態をチエツク
することにより、 試験工数の削減を図ることができるようにしたものであ
る。
〔従来の技術〕
従来、データ転送装置にデータ転送を行う入出力装置ま
たは試験器などを接続してデータ転送装置の試験を行っ
ている。また、データ転送装置内にデータ折返しの手段
を設けてデータバスの試験を行っている。
〔発明が解決しようとする問題点〕
しかし、情報処理システムの規模によっては、主記憶装
置の接続されたシステムバスに入出力専用のプロセッサ
を接続し、このプロセッサの下位に数百台ものデータ転
送装置とこれに接続された入出力装置が設けられること
がある。このようなシステムの製造時に、データ転送装
置のすべてに入出力装置や試験器を接続して試験を行う
ことは、試験準備のために多大の経費と床面積とを必要
とする欠点がある。また、入出力装置などを接続して試
験を行い、障害が検出されたときにその障害がデータ転
送装置側にあるのか入出力装置側にあるのかを切り分け
ることが容易でなく、別の入出力装置または試験器など
と入れ替えての試験を要し、このためにはシステムを停
止し、電源を落としてケーブルの接続替えを行わなけれ
ばならない煩雑さがある。また、データの折返しによる
データバスの試験では、上位装置が試験モードであるこ
とを意識して毎回コマンドを発行するので、−連の動作
シーケンスの試験ができない欠点がある。
本発明は、このような欠点を除くもので、入出力装置は
閉塞中としておき、データ転送装置を折返し状態として
上位装置からのコマンドと内部に格納しているコマンド
とを実行することにより、あたかも入出力装置を接続し
てデータ転送装置を介して入出力装置と一連の動作シー
ケンスが行われているようにデータ転送装置が動作して
試験が行え、コマンドシーケンスの任意のタイミングで
擬障を発生させることができるデータ転送装置を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明は、上位装置と下位装置との間の経路に挿入され
チャネル装置を含むデータ伝送装置にかかわる擬似試験
装置において、複数個の試験用コマンドとこの試験用コ
マンドのそれぞれに対応する擬似障害発生データとを格
納する記憶領域と、上記上位装置から与えられる試験モ
ードを示す指示に応じて上記データ伝送装置と上記下位
装置との間の経路を閉塞させる指示を発行する試験モー
ド制御手段と、上記データ伝送装置と上記下位装置との
間の経路の閉塞を確認して上記記憶領域に格納された前
記試験用コマンドを順次読み出し、読み出した試験用コ
マンドを解析して上記チャネル装置に対して実行する試
験用コマンド読出制御回路と、この試験用コマンド読出
制御回路の読み出しに際して読み出される前記試験用コ
マンドに対応する擬似障害発生データが示す擬似障害を
上記チャネル装置に発生させる擬障発生制御回路とを備
えたことを特徴とする。
〔作用〕
上位装置から送られる周辺装置用のコマンドを受信する
。上位装置から試験モードの指示が与えられたときに、
周辺装置に閉塞信号を与える。主記憶装置に格納されて
いる試験用コマンド群を上位装置から与えられる先頭番
地から逐次読み出し、解析後実行する。主記憶装置にコ
マンド群とそれぞれ対応する擬障発生指示データを設け
、コマンドを読み出す際に付随して読み出し、擬障発生
の制御を行う。
〔実施例〕
以下、本発明の一実施例について図面を参照して説明す
る。
第1図はこの実施例の構成を示すブロック構成図であり
、データ転送装置が入出カプロセッサに接続されたチャ
ネル装置である場合を示す。第1図に示すように、シス
テムバスに主プロセツサ1、主記憶装置2、人出カプロ
セッサ3および診断プロセッサ4が接続され、さらに入
出カプロセッサ3には複数のチャネル装置5が接続され
、チャネル装置5のそれぞれに人出力制御装置6を介し
て入出力装置7が接続される。チャネル装置5は従来か
ら設けられているチャネル制御回路50と、システムバ
ス幅と同バイトの送信バッファ51と、送信バッファ5
1に接続されたセレクタ52と、セレクタ52に接続さ
れた1バイトの送信レジスタ53と、送信レジスタ53
の内容を入出力制御装置6との間のデータ転送線に送出
する1バイトのドライバDRと、このデータ送受線に接
続された1バイトのレシーバREと、レシーバREから
の出力を受け・る1バイトの受信レジスタ55と、受信
レジスタ55の内容をシステムバス幅と同バイト分蓄積
して出力する受信バッファ54とを有し、新たに送信バ
ッファ51への入力を並列に引込んで送信されるコマン
ドを受信するコマンド受信回路56と、主記憶装置2に
格納されている試験用コマンド群21を逐次読み出して
解析後に実行する試験用コマンド読出制御回路57と、
読み出したコマンドに対応して主記憶装置2に格納され
ている擬障発生指示データ22を読み出し、擬障発生の
制御を行う擬障発生制御回路5Aと、チャネル制御回路
50の人出力線を並列に引き込んだ試験モード制御回路
58と、レシーバREと受信レジスタ55この間に設け
られ試験モード制御回路58の制御に応じてレシーバR
Eの出力と試験用コマンド読出制御回路57からの出力
とを切替えて受信レジスタ55に出力するセレクタ59
とを有する。
なお、チャネル制御回路50は入出カプロセッサ3を介
して与えられる試験モード指定信号と試験モード解除信
号との2つの信号は無視するが、他の制御信号ならびに
制御はすべて試験モード中であっても実行する。また、
試験モード制御回路58は入出カプロセッサ3との間で
は試験モード指定信号と試験モード解除信号との2つの
信号の受信を行い、この指定と解除との期間は人出力制
御装置6へ閉塞信号(例えば、低レベル〉を送出し、入
出力制御装置6に代わってチャネル制御回路56の受信
コマンドを実行し、入出力制御装置6から入出カプロセ
ッサ3へ送られるべきコマンドを主記憶装置2から読み
出し、試験用コマンド読出制御回路57からセレクタ5
9を介して送出させたり、擬障発生指示データ22を主
記憶装置2から読み出し、通常の動作の途中であらかじ
め設定しである擬障を発生させる動作を行う。
すなわち、この実施例は、複数個の試験用コマンドとこ
の試験用コマンドのそれぞれに対応する擬似障害発生デ
ータとを格納する記憶領域である主記憶装置2と、上位
装置から与えられる試験モードを示す指示に応じてデー
タ伝送装置と下位装置との間の経路を閉塞させる指示を
発行する試験モード制御手段である試験モード制御回路
58と、上記データ伝送装置と上記下位装置との間の経
路の閉塞を確認して上記記憶領域に格納された前記試験
用コマンドを順次読み出し、読み出した試験用コマンド
を解析して上記データ伝送装置に含まれるチャネル装置
に対して実行する試験用コマンド読出制御回路57と、
この試験用コマンド読出制御回路57の読み出しに際し
て読み出される前記試験用コマンドに対応する擬似障害
発生データが示す擬似障害を上記チャネル装置に発生さ
せる擬障発生制御回路5Aとを備えたことを特徴とする
第2図は試験モード中でのデータ転送動作を示すシーケ
ンス図であり、チャネル装置と入出力装置(入出力制御
装置を含む〉との間の点線は試験モード中でない場合に
送受されることを示す。以下、第2図を参照してこの実
施例の動作を説明する。
まず、主プロセツサ1または診断プロセッサ4からチャ
ネル装置5のアドレスを指定して試験モード指定が行わ
れると、入出カプロセッサ1はこの情報を受けて指定さ
れたアドレスのチャネル装置5に制御信号線を介して試
験モード指定を行う。
試験モード制御回路58はこの指定を受けて人出力制御
装置6に閉塞信号を送出し、チャネル装置5との間のす
べての接続線を開放状態にさせる。次に主プロセツサ1
または診断プロセッサ4はデータ転送の指示を入出カプ
ロセッサ3に与える。そこで、入出カプロセッサ3は主
記憶装置2の指定された制御情報から指定されているチ
ャネル装置5のアドレスを知り、このチャネル装置5に
起動信号を送る。この起動信号はチャネル制御回路50
を介して人出力制御回路6へ送出されるが、入出力制御
回路6は受けることができず、代わりに試験モード制御
回路58が受ける。試験モード制御回路58は起動信号
を受けると、試験用コマンド読出制御回路57に指示し
てあらかじめ上位装置より与えられた試験用コマンド群
21の先頭番地をもとに主記憶装置2から試験用コマン
ドを読み出させ、セレクタ59、受信レジスタ55およ
び受信/<ツファ54を介してこのコマンドを人出カプ
ロセッサ3に割込み信号として与える。続いて、試験モ
ード制御回路58は擬障発生制御回路5Aに指示して読
み出した試験用コマンド群21に対応する擬障発生指示
データ22を主記憶装置2から読み出させ、試験モード
制御回路58内に保持する。そこで、入出カプロセッサ
3は再び通常の手順で主記憶装置2の指定された制御情
報から送受信の指定、主記憶装置2の転送データのアド
レスおよびカウントなどの情報を含んだデータコントロ
ールワードを送信する。このデータコントロールワード
はコマンド受信回路56で受信され、この信号が試験モ
ード制御回路58に伝えられると、試験モード制御回路
58は再び試験用コマンド読出制御回路57に指示して
主記憶装置2に格納されている試験用コマンド群21を
読み出させ、前回と同様にセレクタ59などを介して入
出カプロセッサ3に割込み信号として与える。その結果
、人出カプロセッサ3は通常の手順で主記憶装置2の指
定されたアドレスからのデータを送信バッファ51へ転
送する。このときにチャネル制御回路50は試験モード
制御回路58との間で制御信号の送受を行いつつ転送デ
ータを送信バッファ51に受信させ、受信されたデータ
をセレクタ52、送信レジスタ53およびドライバDR
に送出して廃棄させる。ここで、試験モード制御回路5
8内に格納されている擬障発生指示データによって擬障
発生の指示があれば、試験モード制御回路58はチャネ
ル装置5内の任意に指定された回路に擬障を発生させる
ことができ、その結果としてチャネル制御回路50でエ
ラーが検出され、転送が終了する。試験モード制御回路
58は試験用コマンド読出制御回路57に指示して終了
ステータス要求コマンドを送出させ、制御線を介してチ
ャネル制御回路50が受けたlil!認信号全信号て再
び試験用コマンド読出制御回路57に指示し、終了ステ
ータスおよび終了コマンドを前回と同様にセレクタ59
などを介して入出カプロセッサ3に送出させて一連の動
作を終了する。
なお、前述のデータ転送は入出力装置7への送信の場合
であるが、受信の試験ではあらかじめ主記憶装置2に特
定のデータを格納しておいてこれを送出してもよいし、
データコントロールワードに折返し情報を含ませ、この
折返し情報を受けた試験モード制御回路58は送信バッ
ファ51が受けたデータをドライバDRおよびレジ−/
(REを介して受信バッファ54に蓄積させ、チャネル
制御回路50に指示して返送させてもよい。
なお、この実施例では、入出カプロセッサ3とチャネル
装置5との間に送受されるコマンドはデータバスを介し
て行われるが、これらのコマンドが制御線を介して行わ
れる場合には、コマンド受信回路56、試験用コマンド
読出制御回路57および擬障発生制御回路5Aは共に入
出カプロセッサ3との間の制御線に並列に接続される。
〔発明の効果〕
本発明は、以上説明したように、データ転送装置内に入
出力装置へのコマンドを受信腰上記憶装置に格納されて
いる試験用コマンド群を逐次読み出し、これらのコマン
ドを実行し、あたかも入出力装置を接続して入出力装置
との一連の動作シーケンスを行っているようにすること
ができ、また、試験用コマンドに対応して主記憶装置に
格納されている擬障発生指示データを読み出し、チャネ
ル装置で擬障を発生させることにより障害検出手段のチ
エツクができ、データ転送装置に入出力装置または試験
器を接続せずにデータ転送装置の試験を行えるので、試
験工数を大幅に削減できる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成国。 第2図は本発明実施例によるデータ転送動作の一例を示
すシーケンス図。 l・・・主プロセツサ、2・・・主記憶装置、3・・・
入出カプロセッサ、4・・・診断プロセッサ、5・・・
チャネル装置、6・・・入出力制御装置、7・・・入出
力装置、21・・・試験用コマンド群、22・・・擬障
発生指示データ、50・・・チャネル制御装置、51・
・・送信バッファ、52.59・・・セレクタ、53・
・・送信レジスタ、54・・・受信バッファ、55・・
・受信レジスタ、56・・・コマンド受信回路、57・
・・試験用コマンド読出制御回路、58・・・試験モー
ド制御回路、5A・・・擬障発生制御回路。

Claims (1)

  1. 【特許請求の範囲】 1、上位装置と下位装置との間の経路に挿入されチャネ
    ル装置を含むデータ伝送装置にかかわる擬似試験装置に
    おいて、 複数個の試験用コマンドとこの試験用コマンドのそれぞ
    れに対応する擬似障害発生データとを格納する記憶領域
    と、 上記上位装置から与えられる試験モードを示す指示に応
    じて上記データ伝送装置と上記下位装置との間の経路を
    閉塞させる指示を発行する試験モード制御手段と、 上記データ伝送装置と上記下位装置との間の経路の閉塞
    を確認して上記記憶領域に格納された前記試験用コマン
    ドを順次読み出し、読み出した試験用コマンドを解析し
    て上記チャネル装置に対して実行する試験用コマンド読
    出制御回路と、この試験用コマンド読出制御回路の読み
    出しに際して読み出される前記試験用コマンドに対応す
    る擬似障害発生データが示す擬似障害を上記チャネル装
    置に発生させる擬障発生制御回路と を備えたことを特徴とする擬似試験装置。
JP1210694A 1989-08-17 1989-08-17 擬似試験装置 Pending JPH0376352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1210694A JPH0376352A (ja) 1989-08-17 1989-08-17 擬似試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1210694A JPH0376352A (ja) 1989-08-17 1989-08-17 擬似試験装置

Publications (1)

Publication Number Publication Date
JPH0376352A true JPH0376352A (ja) 1991-04-02

Family

ID=16593555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1210694A Pending JPH0376352A (ja) 1989-08-17 1989-08-17 擬似試験装置

Country Status (1)

Country Link
JP (1) JPH0376352A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111346A (en) * 1997-03-11 2000-08-29 Hitachi, Ltd. Color cathode ray tube having shadow mask structure with curl reduced in skirt portion
US6255765B1 (en) 1998-04-24 2001-07-03 Hitachi, Ltd. Color cathode ray tube having a shadow mask structure with curl reduced in a skirt portion thereof
US6259194B1 (en) 1998-06-26 2001-07-10 Hitachi, Ltd. Shadow mask type color cathode ray tube having a shadow mask with curls thereof reduced

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111346A (en) * 1997-03-11 2000-08-29 Hitachi, Ltd. Color cathode ray tube having shadow mask structure with curl reduced in skirt portion
US6274974B1 (en) 1997-03-11 2001-08-14 Hitachi, Ltd. Color cathode ray tube having an improved shadow mask structure
US6437497B2 (en) 1997-03-11 2002-08-20 Hitachi, Ltd. Color cathode ray tube having an improved shadow mask
US6255765B1 (en) 1998-04-24 2001-07-03 Hitachi, Ltd. Color cathode ray tube having a shadow mask structure with curl reduced in a skirt portion thereof
US6259194B1 (en) 1998-06-26 2001-07-10 Hitachi, Ltd. Shadow mask type color cathode ray tube having a shadow mask with curls thereof reduced
US6545400B2 (en) 1998-06-26 2003-04-08 Hitachi Ltd. Shadow mask type color cathode ray tube having a shadow mask with curls thereof reduced

Similar Documents

Publication Publication Date Title
JPH07181231A (ja) 回路ボード試験システム及びその方法
JPS60144851A (ja) チヤネル制御装置
JPH035626B2 (ja)
JPH0376352A (ja) 擬似試験装置
JPS583018A (ja) 第1と第2のコンピユ−タの間のインタ−フエイスおよび第1と第2のコンピユ−タをインタ−フエイスする方法
JPH0273433A (ja) データ転送装置
JPH01211043A (ja) データ転送装置
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH0319055A (ja) データ転送装置
JPH02195460A (ja) データ転送装置
JPH01140361A (ja) チャネル診断機能付データ処理システム
JPS6055457A (ja) チヤネルアダプタ診断方式
JPS5849899B2 (ja) デ−タ処理装置の試験方式
JPS61282940A (ja) イベントテ−ブルを用いた制御プログラム検査方式
JPS6027054B2 (ja) 入出力制御方式
JPH05265886A (ja) 情報処理システム
JP2851496B2 (ja) 半導体試験装置
JPS6019271A (ja) デ−タ・チヤネル装置
JPH01187660A (ja) 周辺装置のインタフェース診断方式
JPH01266649A (ja) サブチャネル試験方法
JPH05160879A (ja) データ転送装置の診断方法
JPS6123263A (ja) 試験方式
JPS62128169A (ja) 半導体装置
JPS6384344A (ja) 異常フレ−ム処理検査方式
JPH0572616B2 (ja)