JP2707161B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2707161B2 JP2707161B2 JP3051959A JP5195991A JP2707161B2 JP 2707161 B2 JP2707161 B2 JP 2707161B2 JP 3051959 A JP3051959 A JP 3051959A JP 5195991 A JP5195991 A JP 5195991A JP 2707161 B2 JP2707161 B2 JP 2707161B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- emitter region
- type
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に、バイポーラトランジスタに関するものである。
特に、バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】従来のこの種のバイポーラトランジスタ
の主要な製造工程を図２(a),(b) に順次模式的に示す。
の主要な製造工程を図２(a),(b) に順次模式的に示す。
【０００３】すなわち，これらの図２(a),(b) の構成に
おいて、従来のバイポーラトランジスタは、まず、 n型
コレクタ領域１上の所要部分にそれぞれ素子間分離酸化
膜２を形成しておき、当該素子間分離酸化膜２で区分さ
れた領域に対して、 p型の不純物，例えば、ボロンをイ
オン注入してp型ベース領域３を形成させ、ついで、こ
れらの各部の全面に絶縁膜４を堆積させると共に、写真
蝕刻技術で得たレジストパターン（図示省略）をマスク
にするエッチングにより、当該絶縁膜４の所要部分に開
口部５を選択的に開口させて p型ベース領域３の該当部
分を露出させ、かつ開口部５の開口後，マスクにしたレ
ジストパターンを適宜に除去する（図２(a))。
おいて、従来のバイポーラトランジスタは、まず、 n型
コレクタ領域１上の所要部分にそれぞれ素子間分離酸化
膜２を形成しておき、当該素子間分離酸化膜２で区分さ
れた領域に対して、 p型の不純物，例えば、ボロンをイ
オン注入してp型ベース領域３を形成させ、ついで、こ
れらの各部の全面に絶縁膜４を堆積させると共に、写真
蝕刻技術で得たレジストパターン（図示省略）をマスク
にするエッチングにより、当該絶縁膜４の所要部分に開
口部５を選択的に開口させて p型ベース領域３の該当部
分を露出させ、かつ開口部５の開口後，マスクにしたレ
ジストパターンを適宜に除去する（図２(a))。
【０００４】次に、前記絶縁膜４をマスクに用い、前記
開口部５を開口させたp型ベース領域３内に、 n型の不
純物，例えば、リンを高濃度にイオン注入して、n+型エ
ミッタ領域８を形成させ（図２(b))、その後，周知のよ
うに、これらのn+型エミッタ領域８， p型ベース領域
３，および n型コレクタ領域１に対し、それぞれの各電
極（図示省略）を設けることで、所期通りのバイポーラ
トランジスタを製造するのである。
開口部５を開口させたp型ベース領域３内に、 n型の不
純物，例えば、リンを高濃度にイオン注入して、n+型エ
ミッタ領域８を形成させ（図２(b))、その後，周知のよ
うに、これらのn+型エミッタ領域８， p型ベース領域
３，および n型コレクタ領域１に対し、それぞれの各電
極（図示省略）を設けることで、所期通りのバイポーラ
トランジスタを製造するのである。
【０００５】
【発明が解決しようとする課題】しかしながら、以上の
ように構成される従来のバイポーラトランジスタにおい
ては、ベース領域の濃度が高くなると、エミッタ・ベー
ス接合の耐圧が劣化するという不利がある。
ように構成される従来のバイポーラトランジスタにおい
ては、ベース領域の濃度が高くなると、エミッタ・ベー
ス接合の耐圧が劣化するという不利がある。
【０００６】すなわち，前記ベース領域の高濃度化につ
いては、バイポーラトランジスタの微細化に伴い、エミ
ッタ・コレクタ間耐圧を保持するのに必要とされ、一
方，ベース抵抗を低減させる必要上，ベース領域での表
面近傍の濃度が高くされることから、エミッタ・ベース
接合の耐圧が当該ベース領域での表面近傍の電界に依存
しており、これらの各点によって、エミッタ・ベース接
合の耐圧劣化を招くものであった。
いては、バイポーラトランジスタの微細化に伴い、エミ
ッタ・コレクタ間耐圧を保持するのに必要とされ、一
方，ベース抵抗を低減させる必要上，ベース領域での表
面近傍の濃度が高くされることから、エミッタ・ベース
接合の耐圧が当該ベース領域での表面近傍の電界に依存
しており、これらの各点によって、エミッタ・ベース接
合の耐圧劣化を招くものであった。
【０００７】この発明は、従来のこのような問題点を改
善するためになされたもので、その目的とするところ
は、バイポーラトランジスタにおけるエミッタ・ベース
接合の耐圧劣化を防止し得るようにした、この種の半導
体装置、ここでは、バイポーラトランジスタを提供する
ことである。
善するためになされたもので、その目的とするところ
は、バイポーラトランジスタにおけるエミッタ・ベース
接合の耐圧劣化を防止し得るようにした、この種の半導
体装置、ここでは、バイポーラトランジスタを提供する
ことである。
【０００８】
【課題を解決するための手段】この発明に従った半導体
装置は、第１導電型のベース領域が第２導電型のコレク
タ領域の表面に形成され、そのベース領域の表面に第２
導電型のエミッタ領域が形成されたバイポーラトランジ
スタを有する半導体装置において、エミッタ領域は、低
濃度の第１のエミッタ領域と高濃度の第２のエミッタ領
域とによって形成され、低濃度の第１のエミッタ領域
は、高濃度の第２のエミッタ領域とベース領域との界面
を囲んだ状態でベース領域の表面に形成され、さらに、
ベース領域の表面を覆って第１および第２のエミッタ領
域の上に開口部を有する第１の絶縁膜と、第１のエミッ
タ領域を覆って第２のエミッタ領域の上に開口部を有す
る第２の絶縁膜とを備え、第２の絶縁膜の開口部の側壁
面と第２のエミッタ領域の表面とのなす角が鈍角である
ことを特徴とする。
装置は、第１導電型のベース領域が第２導電型のコレク
タ領域の表面に形成され、そのベース領域の表面に第２
導電型のエミッタ領域が形成されたバイポーラトランジ
スタを有する半導体装置において、エミッタ領域は、低
濃度の第１のエミッタ領域と高濃度の第２のエミッタ領
域とによって形成され、低濃度の第１のエミッタ領域
は、高濃度の第２のエミッタ領域とベース領域との界面
を囲んだ状態でベース領域の表面に形成され、さらに、
ベース領域の表面を覆って第１および第２のエミッタ領
域の上に開口部を有する第１の絶縁膜と、第１のエミッ
タ領域を覆って第２のエミッタ領域の上に開口部を有す
る第２の絶縁膜とを備え、第２の絶縁膜の開口部の側壁
面と第２のエミッタ領域の表面とのなす角が鈍角である
ことを特徴とする。
【０００９】
【００１０】
【作用】この発明においては、高濃度の第２導電型の第
２のエミッタ領域の周辺部に対して、低濃度の第２導電
型の第１のエミッタ領域を自己整合的に形成することが
できる。また、エミッタ・ベース接合では不純物濃度の
分布が急峻ではなく緩やかになっているので、電界が緩
和されてその耐圧劣化を効果的に防止することができ
る。また、この発明においては、第２の絶縁膜の開口部
の側壁面と第２のエミッタ領域の表面とのなす角が鈍角
である。このため、エミッタ開口部を形成する壁面がな
だらかになり、この上に形成されるエミッタ電極材料の
被覆性が向上する。この結果、エミッタ開口部の側壁部
分におけるエミッタ電極材料の膜厚が十分得られるよう
になり、その部分における抵抗が小さくなる。さらに、
第２の絶縁膜により第１のエミッタ領域が覆われている
ので、この上に形成されるエミッタ電極が、低濃度の第
１のエミッタ領域とは接触しない。この結果、第２のエ
ミッタ領域の周辺に形成された第１のエミッタ領域のす
べてが、エミッタ・ベース間の電界緩和に有効に寄与す
る。
２のエミッタ領域の周辺部に対して、低濃度の第２導電
型の第１のエミッタ領域を自己整合的に形成することが
できる。また、エミッタ・ベース接合では不純物濃度の
分布が急峻ではなく緩やかになっているので、電界が緩
和されてその耐圧劣化を効果的に防止することができ
る。また、この発明においては、第２の絶縁膜の開口部
の側壁面と第２のエミッタ領域の表面とのなす角が鈍角
である。このため、エミッタ開口部を形成する壁面がな
だらかになり、この上に形成されるエミッタ電極材料の
被覆性が向上する。この結果、エミッタ開口部の側壁部
分におけるエミッタ電極材料の膜厚が十分得られるよう
になり、その部分における抵抗が小さくなる。さらに、
第２の絶縁膜により第１のエミッタ領域が覆われている
ので、この上に形成されるエミッタ電極が、低濃度の第
１のエミッタ領域とは接触しない。この結果、第２のエ
ミッタ領域の周辺に形成された第１のエミッタ領域のす
べてが、エミッタ・ベース間の電界緩和に有効に寄与す
る。
【００１１】
【実施例】以下，この発明に係る半導体装置の製造方法
の一実施例につき、図１(a) ないし(e) を参照して詳細
に説明する。
の一実施例につき、図１(a) ないし(e) を参照して詳細
に説明する。
【００１２】図１(a) ないし(e) はこの発明の一実施例
を適用した半導体装置，こゝでは、バイポーラトランジ
スタの主要な製造工程の概要を順次に示すそれぞれに断
面模式図である。
を適用した半導体装置，こゝでは、バイポーラトランジ
スタの主要な製造工程の概要を順次に示すそれぞれに断
面模式図である。
【００１３】すなわち，これらの図１(a) ないし(e) の
構成において、この実施例によるバイポーラトランジス
タは、まず、 n型コレクタ領域１１上の所要部分にそれ
ぞれ素子間分離酸化膜１２を形成しておき、当該素子間
分離酸化膜１２で区分された領域に対して、 p型の不純
物，例えば、ボロンをイオン注入して p型ベース領域１
３を形成させ、ついで、これらの各部の全面に第１の絶
縁膜１４を堆積させると共に、写真蝕刻技術で得たレジ
ストパターン（図示省略）をマスクにするエッチングに
より、当該第１の絶縁膜１４の所要部分に開口部１５を
選択的に開口させて p型ベース領域１３の該当部分を露
出させ、かつ開口部１５の開口後，マスクにしたレジス
トパターンを適宜に除去する（図１(a))。
構成において、この実施例によるバイポーラトランジス
タは、まず、 n型コレクタ領域１１上の所要部分にそれ
ぞれ素子間分離酸化膜１２を形成しておき、当該素子間
分離酸化膜１２で区分された領域に対して、 p型の不純
物，例えば、ボロンをイオン注入して p型ベース領域１
３を形成させ、ついで、これらの各部の全面に第１の絶
縁膜１４を堆積させると共に、写真蝕刻技術で得たレジ
ストパターン（図示省略）をマスクにするエッチングに
より、当該第１の絶縁膜１４の所要部分に開口部１５を
選択的に開口させて p型ベース領域１３の該当部分を露
出させ、かつ開口部１５の開口後，マスクにしたレジス
トパターンを適宜に除去する（図１(a))。
【００１４】また、前記第１の絶縁膜１４をマスクに用
い、前記開口部１５を開口させた p型ベース領域１３内
に対して、 n型の不純物，例えば、リンをイオン注入し
て、一旦，n-型エミッタ領域１６を形成させる（図１
(b))が、このとき、当該リンのイオン注入条件は、後に
形成されるn+型エミッタ領域と p型ベース領域１３間の
電界が緩和されるように設定する。
い、前記開口部１５を開口させた p型ベース領域１３内
に対して、 n型の不純物，例えば、リンをイオン注入し
て、一旦，n-型エミッタ領域１６を形成させる（図１
(b))が、このとき、当該リンのイオン注入条件は、後に
形成されるn+型エミッタ領域と p型ベース領域１３間の
電界が緩和されるように設定する。
【００１５】次に、前記n-型エミッタ領域１６を含む第
１の絶縁膜１４上にあって、第２の絶縁膜１７を形成す
る（図１(c))と共に、当該第２の絶縁膜１７の膜厚相当
分だけ異方性エッチングを行なうことにより、前記開口
部１５の開口内面に相当する部分，つまり、これを換言
すると、第１の絶縁膜１４の開口両内壁面に対し、各側
壁絶縁膜１７ａ，１７ａをそれぞれ自己整合的に形成さ
せる（図１(d))。
１の絶縁膜１４上にあって、第２の絶縁膜１７を形成す
る（図１(c))と共に、当該第２の絶縁膜１７の膜厚相当
分だけ異方性エッチングを行なうことにより、前記開口
部１５の開口内面に相当する部分，つまり、これを換言
すると、第１の絶縁膜１４の開口両内壁面に対し、各側
壁絶縁膜１７ａ，１７ａをそれぞれ自己整合的に形成さ
せる（図１(d))。
【００１６】続いて、前記第１の絶縁膜１４，および各
側壁絶縁膜１７ａ，１７ａをマスクに用い、前記開口部
１５を通してn-型エミッタ領域１６内の該当部分に対し
て、再度，前記と同様に、 n型の不純物，例えば、リン
を高濃度にイオン注入して、n+型エミッタ領域１８を形
成させ（図１(e))、その後，周知のように、これらのn+
型エミッタ領域１８， p型ベース領域１３，および n型
コレクタ領域１１に対し、それぞれの各電極（図示省
略）を設けることで、所期通りのバイポーラトランジス
タを製造できるのである。
側壁絶縁膜１７ａ，１７ａをマスクに用い、前記開口部
１５を通してn-型エミッタ領域１６内の該当部分に対し
て、再度，前記と同様に、 n型の不純物，例えば、リン
を高濃度にイオン注入して、n+型エミッタ領域１８を形
成させ（図１(e))、その後，周知のように、これらのn+
型エミッタ領域１８， p型ベース領域１３，および n型
コレクタ領域１１に対し、それぞれの各電極（図示省
略）を設けることで、所期通りのバイポーラトランジス
タを製造できるのである。
【００１７】従って、このようにして得られるバイポー
ラトランジスタでは、n+型エミッタ領域１８の周辺部に
あって、n-型エミッタ領域１６が自己整合的に形成され
ることになり、このために、エミッタ・ベース接合にお
ける電界が緩和されて、その耐圧劣化を防止し得るので
ある。
ラトランジスタでは、n+型エミッタ領域１８の周辺部に
あって、n-型エミッタ領域１６が自己整合的に形成され
ることになり、このために、エミッタ・ベース接合にお
ける電界が緩和されて、その耐圧劣化を防止し得るので
ある。
【００１８】なお、前記実施例方法においては、 npn型
バイポーラトランジスタの製造について述べたが、 pnp
バイポーラトランジスタであってもよく、また、実施例
方法では、第１のエミッタ領域１６を形成するためのイ
オン注入マスクとして、第１の絶縁膜１４を用いている
が、開口部１５の形成に用いるレジストパターンを、当
該開口部１５の形成後も除去しないでおき、これを当該
第１のエミッタ領域１６の形成のためのイオン注入マス
クにしてもよい。
バイポーラトランジスタの製造について述べたが、 pnp
バイポーラトランジスタであってもよく、また、実施例
方法では、第１のエミッタ領域１６を形成するためのイ
オン注入マスクとして、第１の絶縁膜１４を用いている
が、開口部１５の形成に用いるレジストパターンを、当
該開口部１５の形成後も除去しないでおき、これを当該
第１のエミッタ領域１６の形成のためのイオン注入マス
クにしてもよい。
【００１９】
【発明の効果】以上のように、この発明によれば、エミ
ッタ・ベース接合における電界が緩和されてその耐圧劣
化を効果的に防止することができる。また、エミッタ開
口部の上に形成されるエミッタ電極材料の被覆性が向上
するので、エミッタ開口部の側壁部分におけるエミッタ
電極材料の膜厚が十分得られるようになり、その部分に
おける抵抗が小さくなる。さらに、エミッタ開口部の上
に形成されるエミッタ電極が低濃度の第１のエミッタ領
域とは接触しないので、第２のエミッタ領域の周辺に形
成された第１のエミッタ領域のすべてが、エミッタ・ベ
ース間の電界緩和に有効に寄与する。
ッタ・ベース接合における電界が緩和されてその耐圧劣
化を効果的に防止することができる。また、エミッタ開
口部の上に形成されるエミッタ電極材料の被覆性が向上
するので、エミッタ開口部の側壁部分におけるエミッタ
電極材料の膜厚が十分得られるようになり、その部分に
おける抵抗が小さくなる。さらに、エミッタ開口部の上
に形成されるエミッタ電極が低濃度の第１のエミッタ領
域とは接触しないので、第２のエミッタ領域の周辺に形
成された第１のエミッタ領域のすべてが、エミッタ・ベ
ース間の電界緩和に有効に寄与する。
【図１】(a) ないし(e) はこの発明の一実施例を適用し
たバイポーラトランジスタの主要な製造工程の概要を順
次に示すそれぞれに断面模式図である。
たバイポーラトランジスタの主要な製造工程の概要を順
次に示すそれぞれに断面模式図である。
【図２】(a),(b) は従来例によるバイポーラトランジス
タの主要な製造工程の概要を順次に示すそれぞれに断面
模式図である。
タの主要な製造工程の概要を順次に示すそれぞれに断面
模式図である。
１１ n型コレクタ領域 １２ 素子間分離酸化膜 １３ p型ベース領域 １４ 第１の絶縁膜 １５ 開口部 １６ n-型エミッタ領域（第１のエミッタ領域） １７ 第２の絶縁膜 １７ａ 側壁絶縁膜 １８ n+型エミッタ領域（第２のエミッタ領域）
Claims (1)
- 【請求項１】 第１導電型のベース領域が第２導電型の
コレクタ領域の表面に形成され、そのベース領域の表面
に第２導電型のエミッタ領域が形成されたバイポーラト
ランジスタを有する半導体装置において、 前記エミッタ領域は、低濃度の第１のエミッタ領域と高
濃度の第２のエミッタ領域とによって形成され、 前記低濃度の第１のエミッタ領域は、前記高濃度の第２
のエミッタ領域と前記ベース領域との界面を囲んだ状態
で前記ベース領域の表面に形成され、さらに、 前記ベース領域の表面を覆って前記第１および第２のエ
ミッタ領域の上に開口部を有する第１の絶縁膜と、 前記第１のエミッタ領域を覆って前記第２のエミッタ領
域の上に開口部を有する第２の絶縁膜とを備え、 前記第２の絶縁膜の開口部の側壁面と前記第２のエミッ
タ領域の表面とのなす角が鈍角である、 ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051959A JP2707161B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051959A JP2707161B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312925A JPH04312925A (ja) | 1992-11-04 |
| JP2707161B2 true JP2707161B2 (ja) | 1998-01-28 |
Family
ID=12901405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051959A Expired - Lifetime JP2707161B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707161B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| DE102018112378A1 (de) * | 2018-05-23 | 2019-11-28 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504553B2 (ja) * | 1989-01-09 | 1996-06-05 | 株式会社東芝 | バイポ―ラトランジスタを有する半導体装置の製造方法 |
-
1991
- 1991-03-18 JP JP3051959A patent/JP2707161B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04312925A (ja) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06188375A (ja) | 半導体装置およびその製造方法 | |
| JP3790282B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH056963A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
| JPH08125180A (ja) | 半導体装置およびその製造方法 | |
| JP2707161B2 (ja) | 半導体装置 | |
| JP3186043B2 (ja) | 半導体装置の製造方法 | |
| JPH09116039A (ja) | ＢｉＣＭＯＳ装置の製造方法 | |
| EP0406883B1 (en) | Bipolar type semiconductor device and method of making same | |
| JPH0917897A (ja) | ＢｉＣＭＯＳ半導体装置及びその製造方法 | |
| JPH07335664A (ja) | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 | |
| JP3248305B2 (ja) | ＢｉＣＭＯＳ半導体装置の製造方法 | |
| JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0366815B2 (ja) | ||
| JP2949743B2 (ja) | 半導体装置の製造方法 | |
| JP3224320B2 (ja) | 半導体素子の製造方法 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| JP3902412B2 (ja) | 半導体装置の製造方法 | |
| JPH104142A (ja) | 半導体装置の製造方法 | |
| JPS5854503B2 (ja) | 半導体装置の製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPH04305934A (ja) | 半導体装置，およびその製造方法 | |
| JPH05145024A (ja) | バイポーラトランジスタとそのバイポーラトランジスタを搭載したＢｉ−ＣＭＯＳデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |