JP2697554B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JP2697554B2 JP2697554B2 JP5112211A JP11221193A JP2697554B2 JP 2697554 B2 JP2697554 B2 JP 2697554B2 JP 5112211 A JP5112211 A JP 5112211A JP 11221193 A JP11221193 A JP 11221193A JP 2697554 B2 JP2697554 B2 JP 2697554B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mask material
- region
- film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、互いに異なる接合深さ
の垂直電荷転送領域と水平電荷転送領域を有するＣＣＤ
型固体撮像素子の製造方法に関する。
の垂直電荷転送領域と水平電荷転送領域を有するＣＣＤ
型固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】近年、固体撮像素子では、ＨＤＴＶシス
テムに対応するための高画素化あるいはムービーシステ
ムに対応するための高画素化、小型化が進んでおりそれ
につれて垂直電荷転送領域の面積が縮小されて面積当た
りの電荷転送量が増加しており、また水平電荷転送部で
は転送の一層の高速化が要求されるようになってきてい
る。従来、例えば埋め込みチャネル型ＣＣＤを用いた固
体撮像素子では、垂直電荷転送領域を構成するｎ型半導
体領域のｐ型ウェル層との接合の深さを浅くして単位面
積当たりの電荷転送能力を向上させ、一方、水平電荷転
送部では、高速転送による転送効率低下に対処して、垂
直転送部とは逆に、水平電荷転送領域を構成するｎ型半
導体領域のｐ型ウェル層との接合の深さ深くして、フリ
ンジ電界強度を強め上記要求に応えてきた。すなわち、
高画素化した２次元固体撮像素子では、水平電荷転送領
域と垂直電荷転送領域とは互いに異なる接合深さを持つ
領域として形成されていた。
テムに対応するための高画素化あるいはムービーシステ
ムに対応するための高画素化、小型化が進んでおりそれ
につれて垂直電荷転送領域の面積が縮小されて面積当た
りの電荷転送量が増加しており、また水平電荷転送部で
は転送の一層の高速化が要求されるようになってきてい
る。従来、例えば埋め込みチャネル型ＣＣＤを用いた固
体撮像素子では、垂直電荷転送領域を構成するｎ型半導
体領域のｐ型ウェル層との接合の深さを浅くして単位面
積当たりの電荷転送能力を向上させ、一方、水平電荷転
送部では、高速転送による転送効率低下に対処して、垂
直転送部とは逆に、水平電荷転送領域を構成するｎ型半
導体領域のｐ型ウェル層との接合の深さ深くして、フリ
ンジ電界強度を強め上記要求に応えてきた。すなわち、
高画素化した２次元固体撮像素子では、水平電荷転送領
域と垂直電荷転送領域とは互いに異なる接合深さを持つ
領域として形成されていた。
【０００３】図４は、ＣＣＤ型２次元固体撮像素子の平
面図であって、同図に示される固体撮像素子において、
入射光は、マトリックス状に配置された光電変換部４１
にて光電変換される。光電変換部４１にて生成された信
号電荷は、垂直転送部４２に読み出され該垂直転送部を
介して水平転送部４３に転送され、該水平転送部を経て
出力回路部４４に転送され、出力信号として取り出され
る。
面図であって、同図に示される固体撮像素子において、
入射光は、マトリックス状に配置された光電変換部４１
にて光電変換される。光電変換部４１にて生成された信
号電荷は、垂直転送部４２に読み出され該垂直転送部を
介して水平転送部４３に転送され、該水平転送部を経て
出力回路部４４に転送され、出力信号として取り出され
る。
【０００４】図５の（ａ）〜（ｃ）は、固体撮像素子の
垂直転送部と水平転送部およびその接続部の従来の製造
方法を示す工程断面図であって、図４のＡ−Ａ′線、Ｂ
−Ｂ′線の断面における工程を示すものである。まず、
ｎ型半導体基板５０１上に膜厚約２０ｎｍのシリコン酸
化膜５０２を形成し、フォトリソグラフィ技法を用いて
膜厚約３．５μｍのフォトレジスト膜５２０ａを形成
し、これをマスクにボロン（Ｂ）を、入射角：０°、加
速エネルギー：６００ｋｅＶ、ドーズ量：７．０×１０
11ｃｍ-2の条件でイオン注入して、水平転送部用の第１
のｐ型ウェル層５０６を形成する［図５の（ａ）］。
垂直転送部と水平転送部およびその接続部の従来の製造
方法を示す工程断面図であって、図４のＡ−Ａ′線、Ｂ
−Ｂ′線の断面における工程を示すものである。まず、
ｎ型半導体基板５０１上に膜厚約２０ｎｍのシリコン酸
化膜５０２を形成し、フォトリソグラフィ技法を用いて
膜厚約３．５μｍのフォトレジスト膜５２０ａを形成
し、これをマスクにボロン（Ｂ）を、入射角：０°、加
速エネルギー：６００ｋｅＶ、ドーズ量：７．０×１０
11ｃｍ-2の条件でイオン注入して、水平転送部用の第１
のｐ型ウェル層５０６を形成する［図５の（ａ）］。
【０００５】フォトレジスト膜５２０ａを剥離、除去し
た後、再びフォトリソグラフィ技法を用いて膜厚約２．
０μｍのフォトレジスト膜５２０ｂを形成し、これをマ
スクにリン（Ｐ）を、入射角：０°、加速エネルギー：
２５０ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の条件
でイオン注入して、水平転送部となる第１のｎ型半導体
領域５０７を形成する［図５の（ｂ）］。
た後、再びフォトリソグラフィ技法を用いて膜厚約２．
０μｍのフォトレジスト膜５２０ｂを形成し、これをマ
スクにリン（Ｐ）を、入射角：０°、加速エネルギー：
２５０ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の条件
でイオン注入して、水平転送部となる第１のｎ型半導体
領域５０７を形成する［図５の（ｂ）］。
【０００６】フォトレジスト膜５２０ｂを除去した後、
新たにフォトリソグラフィ技法を適用して、少なくとも
形成すべき第２のｐ型ウェル層部分に開口を有する、膜
厚約２．０μｍのフォトレジスト膜５２０ｃを形成し、
これをマスクとしてボロンを、入射角：０°、加速エネ
ルギー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ
-2の条件でイオン注入して、垂直転送部用の第２のｐ型
ウェル層５０８を形成する。続いて、再びフォトレジス
ト膜５２０ｃをマスクとして砒素（Ａｓ）を、入射角：
０°、加速エネルギー：１５０ｋｅＶ、ドーズ量：３．
０×１０12ｃｍ-2の条件でイオン注入して、垂直転送部
となる第２のｎ型半導体領域５０９を形成する［図５の
（ｃ）］。
新たにフォトリソグラフィ技法を適用して、少なくとも
形成すべき第２のｐ型ウェル層部分に開口を有する、膜
厚約２．０μｍのフォトレジスト膜５２０ｃを形成し、
これをマスクとしてボロンを、入射角：０°、加速エネ
ルギー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ
-2の条件でイオン注入して、垂直転送部用の第２のｐ型
ウェル層５０８を形成する。続いて、再びフォトレジス
ト膜５２０ｃをマスクとして砒素（Ａｓ）を、入射角：
０°、加速エネルギー：１５０ｋｅＶ、ドーズ量：３．
０×１０12ｃｍ-2の条件でイオン注入して、垂直転送部
となる第２のｎ型半導体領域５０９を形成する［図５の
（ｃ）］。
【０００７】しかる後、フォトレジスト膜５２０ｃを除
去し、シリコン酸化膜５０２をウェットエッチング法に
て除去する。その後、周知の技術を適用して光電変換
部、電荷転送電極、遮光膜および配線用の金属膜を形成
して、従来法による固体撮像素子の製造を完了する。
去し、シリコン酸化膜５０２をウェットエッチング法に
て除去する。その後、周知の技術を適用して光電変換
部、電荷転送電極、遮光膜および配線用の金属膜を形成
して、従来法による固体撮像素子の製造を完了する。
【０００８】
【発明が解決しようとする課題】上述した従来法により
製造した固体撮像素子では、水平転送部におけるｐ型ウ
ェル層およびｎ型半導体領域と、垂直転送部におけるｐ
型ウェル層およびｎ型半導体領域とは、それぞれ別個の
フォトリソグラフィ工程により形成されたマスクを用い
て形成されるため、フォトリソグラフィ工程における位
置合わせに誤差が生じやすく、水平転送部と垂直転送部
との接続部を制御性よく形成することが困難であった。
すなわち、垂直転送部用のｐ型ウェル層５０８と水平転
送部用のｐ型ウェル層５０６との重なり量が少ないかあ
るいは離れて形成された場合には、図６の（ａ）に示す
ように、垂直電荷転送領域（第２のｎ型半導体領域５０
９）と水平電荷転送領域（第１のｎ型半導体領域５０
７）との間に深いポテンシャル井戸が形成され、逆に、
垂直転送部用のｐ型ウェル層５０８と水平転送部用のｐ
型ウェル層５０６との重なり量が大きくなった場合に
は、図６の（ｂ）に示すように、垂直電荷転送領域（５
０９）と水平電荷転送領域（５０７）との間にポテンシ
ャル障壁が形成され、いずれの場合においても垂直転送
部から水平転送部へのスムーズな電荷転送が阻害され
る。
製造した固体撮像素子では、水平転送部におけるｐ型ウ
ェル層およびｎ型半導体領域と、垂直転送部におけるｐ
型ウェル層およびｎ型半導体領域とは、それぞれ別個の
フォトリソグラフィ工程により形成されたマスクを用い
て形成されるため、フォトリソグラフィ工程における位
置合わせに誤差が生じやすく、水平転送部と垂直転送部
との接続部を制御性よく形成することが困難であった。
すなわち、垂直転送部用のｐ型ウェル層５０８と水平転
送部用のｐ型ウェル層５０６との重なり量が少ないかあ
るいは離れて形成された場合には、図６の（ａ）に示す
ように、垂直電荷転送領域（第２のｎ型半導体領域５０
９）と水平電荷転送領域（第１のｎ型半導体領域５０
７）との間に深いポテンシャル井戸が形成され、逆に、
垂直転送部用のｐ型ウェル層５０８と水平転送部用のｐ
型ウェル層５０６との重なり量が大きくなった場合に
は、図６の（ｂ）に示すように、垂直電荷転送領域（５
０９）と水平電荷転送領域（５０７）との間にポテンシ
ャル障壁が形成され、いずれの場合においても垂直転送
部から水平転送部へのスムーズな電荷転送が阻害され
る。
【０００９】よって、本発明の目的とするところは、垂
直電荷転送領域と水平電荷転送領域との接合深さを異な
らしめるものにおいて、垂直転送部用の電荷転送領域あ
るいはウェル層が水平転送部用の電荷転送領域あるいは
ウェル層に自己整合される製法を提供することであり、
このことにより両ウェル層のマスク目合わせずれによる
電荷転送領域におけるポテンシャル井戸、ポテンシャル
障壁の発生を防止し、もって、信号電荷の転送効率の低
下を抑制することである。
直電荷転送領域と水平電荷転送領域との接合深さを異な
らしめるものにおいて、垂直転送部用の電荷転送領域あ
るいはウェル層が水平転送部用の電荷転送領域あるいは
ウェル層に自己整合される製法を提供することであり、
このことにより両ウェル層のマスク目合わせずれによる
電荷転送領域におけるポテンシャル井戸、ポテンシャル
障壁の発生を防止し、もって、信号電荷の転送効率の低
下を抑制することである。
【００１０】
【課題を解決するための手段】本発明の固体撮像素子の
製造方法は、第１導電型（ｎ型）半導体基板（１０１、
２０１、３０１）上に、形成すべき第１の電荷転送領域
上に開口を有する第１のマスク材（１２０ａ、２０４、
３０４）を形成する第１の工程と、第１のマスク材をマ
スクに第２導電型（ｐ型）不純物をイオン注入して第２
導電型の第１の半導体領域（１０６、２０６、３０６）
を形成する第２の工程と、前記第１のマスク材をマスク
に第１導電型不純物をイオン注入して前記第１の半導体
領域の表面領域内に第１導電型の第２の半導体領域（１
０７、２０７、３０７）を形成する第３の工程と、前記
第１のマスク材をマスクとして熱酸化を用いない比較的
低温の成膜技術により第２のマスク材（１１１、２１
１、３１１）を形成する第４の工程と、前記第１のマス
ク材を除去し、形成すべき第２の電荷転送領域上に開口
を有する第３のマスク材（１２０ｂ，２２０ｂ，３２０
ｂ）を形成する第５の工程と、前記第２のマスク材およ
び前記第３のマスク材をマスクに第２導電型不純物をイ
オン注入して第２導電型の第３の半導体領域（１０８、
２０８、３０８）を形成する第６の工程と、前記第２の
マスク材および前記第３のマスク材をマスクに第１導電
型不純物をイオン注入して前記第３の半導体領域の表面
領域内に第１導電型の第４の半導体領域（１０９、２０
９、３０９）を形成する第７の工程と、を有するもので
ある。
製造方法は、第１導電型（ｎ型）半導体基板（１０１、
２０１、３０１）上に、形成すべき第１の電荷転送領域
上に開口を有する第１のマスク材（１２０ａ、２０４、
３０４）を形成する第１の工程と、第１のマスク材をマ
スクに第２導電型（ｐ型）不純物をイオン注入して第２
導電型の第１の半導体領域（１０６、２０６、３０６）
を形成する第２の工程と、前記第１のマスク材をマスク
に第１導電型不純物をイオン注入して前記第１の半導体
領域の表面領域内に第１導電型の第２の半導体領域（１
０７、２０７、３０７）を形成する第３の工程と、前記
第１のマスク材をマスクとして熱酸化を用いない比較的
低温の成膜技術により第２のマスク材（１１１、２１
１、３１１）を形成する第４の工程と、前記第１のマス
ク材を除去し、形成すべき第２の電荷転送領域上に開口
を有する第３のマスク材（１２０ｂ，２２０ｂ，３２０
ｂ）を形成する第５の工程と、前記第２のマスク材およ
び前記第３のマスク材をマスクに第２導電型不純物をイ
オン注入して第２導電型の第３の半導体領域（１０８、
２０８、３０８）を形成する第６の工程と、前記第２の
マスク材および前記第３のマスク材をマスクに第１導電
型不純物をイオン注入して前記第３の半導体領域の表面
領域内に第１導電型の第４の半導体領域（１０９、２０
９、３０９）を形成する第７の工程と、を有するもので
ある。
【００１１】
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）〜（ｃ）は、図４のＡ−Ａ′
線とＢ−Ｂ′線に沿った断面における、本発明の第１の
実施例の主な製造工程段階を示す工程断面図である。ま
ず、ｎ型半導体基板１０１上に膜厚約２０ｎｍのシリコ
ン酸化膜１０２を形成し、フォトリソグラフィ技法を用
いて膜厚約３．５μｍのフォトレジスト膜１２０ａを形
成し、これをマスクにボロン（Ｂ）を、入射角：９°、
加速エネルギー：６００ｋｅＶ、ドーズ量：７．０×１
０11ｃｍ-2の条件でイオン注入して、水平転送部用の第
１のｐ型ウェル層１０６を形成する［図１の（ａ）］。
ここで、ボロンのイオン注入を傾けて行っているのは、
横方向拡散により垂直転送部のｐ型ウェル層との重なり
が深くなりそのために電荷転送領域にポテンシャル障壁
が形成されるのを防ぐためである。
て説明する。図１の（ａ）〜（ｃ）は、図４のＡ−Ａ′
線とＢ−Ｂ′線に沿った断面における、本発明の第１の
実施例の主な製造工程段階を示す工程断面図である。ま
ず、ｎ型半導体基板１０１上に膜厚約２０ｎｍのシリコ
ン酸化膜１０２を形成し、フォトリソグラフィ技法を用
いて膜厚約３．５μｍのフォトレジスト膜１２０ａを形
成し、これをマスクにボロン（Ｂ）を、入射角：９°、
加速エネルギー：６００ｋｅＶ、ドーズ量：７．０×１
０11ｃｍ-2の条件でイオン注入して、水平転送部用の第
１のｐ型ウェル層１０６を形成する［図１の（ａ）］。
ここで、ボロンのイオン注入を傾けて行っているのは、
横方向拡散により垂直転送部のｐ型ウェル層との重なり
が深くなりそのために電荷転送領域にポテンシャル障壁
が形成されるのを防ぐためである。
【００１３】続いて、再びフォトレジスト膜１２０ａを
マスクとしてリン（Ｐ）を、入射角：４°、加速エネル
ギー：２５０ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2
の条件でイオン注入して、水平転送部となる第１のｎ型
半導体領域１０７を形成する［図１の（ｂ）］。ここ
で、リンのイオン注入を傾けて行っているのは、横方向
拡散により垂直転送部のｎ型半導体領域との接合部分に
高濃度領域が形成されそのために電荷転送領域にポテン
シャル井戸が形成されるのを防ぐためである。
マスクとしてリン（Ｐ）を、入射角：４°、加速エネル
ギー：２５０ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2
の条件でイオン注入して、水平転送部となる第１のｎ型
半導体領域１０７を形成する［図１の（ｂ）］。ここ
で、リンのイオン注入を傾けて行っているのは、横方向
拡散により垂直転送部のｎ型半導体領域との接合部分に
高濃度領域が形成されそのために電荷転送領域にポテン
シャル井戸が形成されるのを防ぐためである。
【００１４】次に、フォトレジスト膜１２０ａをマスク
として液相成長法により膜厚約１μｍのシリコン酸化膜
１１１を選択的に成長させる。シリコン酸化膜の液相成
長法による選択成長は、ＳｉＯ2 をＨ2 ＳｉＦ6 溶液に
溶解させて得たＳｉＯ2 の飽和水溶液に、Ｈ3 ＢＯ3 溶
液を添加してなるＳｉＯ2 の過飽和水溶液に基板を浸漬
することによって行う。その後、フォトレジスト膜１２
０ａを除去し、形成すべき垂直転送部用のｐ型ウェル層
部分に開口を有する、膜厚約２．０μｍのフォトレジス
ト膜１２０ｂを形成し、これとシリコン酸化膜１１１を
マスクとしてボロンを、入射角：０°、加速エネルギ
ー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の
条件でイオン注入して、垂直転送部用の第２のｐ型ウェ
ル層１０８を形成する。
として液相成長法により膜厚約１μｍのシリコン酸化膜
１１１を選択的に成長させる。シリコン酸化膜の液相成
長法による選択成長は、ＳｉＯ2 をＨ2 ＳｉＦ6 溶液に
溶解させて得たＳｉＯ2 の飽和水溶液に、Ｈ3 ＢＯ3 溶
液を添加してなるＳｉＯ2 の過飽和水溶液に基板を浸漬
することによって行う。その後、フォトレジスト膜１２
０ａを除去し、形成すべき垂直転送部用のｐ型ウェル層
部分に開口を有する、膜厚約２．０μｍのフォトレジス
ト膜１２０ｂを形成し、これとシリコン酸化膜１１１を
マスクとしてボロンを、入射角：０°、加速エネルギ
ー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の
条件でイオン注入して、垂直転送部用の第２のｐ型ウェ
ル層１０８を形成する。
【００１５】続いて、再びフォトレジスト膜１２０ｂお
よびシリコン酸化膜１１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部を構成する第２のｎ型半導体領域１０９
を形成する［図１の（ｃ）］。
よびシリコン酸化膜１１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部を構成する第２のｎ型半導体領域１０９
を形成する［図１の（ｃ）］。
【００１６】しかる後、フォトレジスト膜１２０ｂを除
去し、シリコン酸化膜１０２、１１１をウェットエッチ
ング法により除去する。その後、周知の技術を適用して
光電変換部、電荷転送電極、遮光膜および配線用の金属
膜を形成して、本発明の第１の実施例による固体撮像素
子の製造を完了する。
去し、シリコン酸化膜１０２、１１１をウェットエッチ
ング法により除去する。その後、周知の技術を適用して
光電変換部、電荷転送電極、遮光膜および配線用の金属
膜を形成して、本発明の第１の実施例による固体撮像素
子の製造を完了する。
【００１７】上記製造方法により形成された固体撮像素
子では、垂直転送部の第２のｐ型ウェル層１０８と第２
のｎ型半導体領域１０９の端部が、水平転送部の第１の
ｐ型ウェル層１０６と第１のｎ型半導体領域１０７の側
面に自己整合されているため、これらの各領域を、マス
ク目合わせずれによる領域間の重なり過ぎやオフセット
の発生を防止して、制御性よく形成することができる。
従って、垂直電荷転送領域から水平電荷転送領域にかけ
てポテンシャル井戸やポテンシャル障壁が発生するのを
抑制することができ、電荷転送効率の低下を防止するこ
とができる。なお、図１の（ａ）、（ｂ）に示すイオン
注入工程において、イオン入射角は、両電荷転送領域の
接合部にポテンシャル井戸やポテンシャル障壁の生じさ
せない値に設定される。
子では、垂直転送部の第２のｐ型ウェル層１０８と第２
のｎ型半導体領域１０９の端部が、水平転送部の第１の
ｐ型ウェル層１０６と第１のｎ型半導体領域１０７の側
面に自己整合されているため、これらの各領域を、マス
ク目合わせずれによる領域間の重なり過ぎやオフセット
の発生を防止して、制御性よく形成することができる。
従って、垂直電荷転送領域から水平電荷転送領域にかけ
てポテンシャル井戸やポテンシャル障壁が発生するのを
抑制することができ、電荷転送効率の低下を防止するこ
とができる。なお、図１の（ａ）、（ｂ）に示すイオン
注入工程において、イオン入射角は、両電荷転送領域の
接合部にポテンシャル井戸やポテンシャル障壁の生じさ
せない値に設定される。
【００１８】図２の（ａ）〜（ｃ）は、本発明の第２の
実施例の主な製造工程における、図４のＡ−Ａ′線とＢ
−Ｂ′線に沿った断面図を示したものである。まず、ｎ
型半導体基板２０１上に、膜厚約２０ｎｍのシリコン酸
化膜２０２、膜厚約４０ｎｍの多結晶シリコン膜２０
３、膜厚約２μｍのシリコン酸化膜２０４を順に成長さ
せた後、フォトリソグラフィ法およびプラズマエッチン
グ法を適用して水平転送部が形成されるべき領域上のシ
リコン酸化膜２０４を選択的に除去する。
実施例の主な製造工程における、図４のＡ−Ａ′線とＢ
−Ｂ′線に沿った断面図を示したものである。まず、ｎ
型半導体基板２０１上に、膜厚約２０ｎｍのシリコン酸
化膜２０２、膜厚約４０ｎｍの多結晶シリコン膜２０
３、膜厚約２μｍのシリコン酸化膜２０４を順に成長さ
せた後、フォトリソグラフィ法およびプラズマエッチン
グ法を適用して水平転送部が形成されるべき領域上のシ
リコン酸化膜２０４を選択的に除去する。
【００１９】残されたシリコン酸化膜２０４をマスクに
ボロン（Ｂ）を、入射角：１５°、加速エネルギー：６
００ｋｅＶ、ドーズ量：７．０×１０11ｃｍ-2の条件で
イオン注入して、水平転送部用の第１のｐ型ウェル層２
０６を形成する［図２の（ａ）］。続いて、再びシリコ
ン酸化膜２０４をマスクとしてリン（Ｐ）を、入射角：
６°、加速エネルギー：２５０ｋｅＶ、ドーズ量：２．
０×１０12ｃｍ-2の条件でイオン注入して、水平転送部
となる第１のｎ型半導体領域２０７を形成する［図２の
（ｂ）］。
ボロン（Ｂ）を、入射角：１５°、加速エネルギー：６
００ｋｅＶ、ドーズ量：７．０×１０11ｃｍ-2の条件で
イオン注入して、水平転送部用の第１のｐ型ウェル層２
０６を形成する［図２の（ａ）］。続いて、再びシリコ
ン酸化膜２０４をマスクとしてリン（Ｐ）を、入射角：
６°、加速エネルギー：２５０ｋｅＶ、ドーズ量：２．
０×１０12ｃｍ-2の条件でイオン注入して、水平転送部
となる第１のｎ型半導体領域２０７を形成する［図２の
（ｂ）］。
【００２０】次に、シリコン酸化膜２０４をマスクとし
て選択ＣＶＤ法により膜厚約０．６μｍのタングステン
膜２１１を選択的に成長させる。タングステンの選択Ｃ
ＶＤは、ＷＦ6 を原料ソース、ＳｉＨ4 を還元ガスとし
て用いる場合、反応室温度１８０〜２５０℃、圧力２０
〜１００ｍTorrの条件で行う。その後、シリコン酸化膜
２０４をエッチング除去し、続いて形成すべき垂直転送
部用のｐ型ウェル層部分に開口を有する、膜厚約２．０
μｍのフォトレジスト膜２２０ｂを形成し、これとタン
グステン膜２１１をマスクとしてボロンを、入射角：０
°、加速エネルギー：２００ｋｅＶ、ドーズ量：２．０
×１０12ｃｍ-2の条件でイオン注入して、垂直転送部用
の第２のｐ型ウェル層２０８を形成する。
て選択ＣＶＤ法により膜厚約０．６μｍのタングステン
膜２１１を選択的に成長させる。タングステンの選択Ｃ
ＶＤは、ＷＦ6 を原料ソース、ＳｉＨ4 を還元ガスとし
て用いる場合、反応室温度１８０〜２５０℃、圧力２０
〜１００ｍTorrの条件で行う。その後、シリコン酸化膜
２０４をエッチング除去し、続いて形成すべき垂直転送
部用のｐ型ウェル層部分に開口を有する、膜厚約２．０
μｍのフォトレジスト膜２２０ｂを形成し、これとタン
グステン膜２１１をマスクとしてボロンを、入射角：０
°、加速エネルギー：２００ｋｅＶ、ドーズ量：２．０
×１０12ｃｍ-2の条件でイオン注入して、垂直転送部用
の第２のｐ型ウェル層２０８を形成する。
【００２１】続いて、再びフォトレジスト膜２２０ｂお
よびタングステン膜２１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部となる第２のｎ型半導体領域２０９を形
成する［図２の（ｃ）］。
よびタングステン膜２１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部となる第２のｎ型半導体領域２０９を形
成する［図２の（ｃ）］。
【００２２】次に、フォトレジスト膜２２０ｂを除去
し、続いてタングステン膜２１１をＨ 2 Ｏ2 液を用いた
ウェットエッチング法にて除去する。その後、周知の技
術を適用して光電変換部、電荷転送電極、遮光膜および
配線用の金属膜を形成して、本発明の第２の実施例によ
る固体撮像素子の製造を完了する。
し、続いてタングステン膜２１１をＨ 2 Ｏ2 液を用いた
ウェットエッチング法にて除去する。その後、周知の技
術を適用して光電変換部、電荷転送電極、遮光膜および
配線用の金属膜を形成して、本発明の第２の実施例によ
る固体撮像素子の製造を完了する。
【００２３】図３の（ａ）〜（ｃ）は、図４のＡ−Ａ′
線とＢ−Ｂ′線に沿った断面における、本発明の第３の
実施例の主な製造工程段階を示す工程断面図である。第
３の実施例は、図３の（ｂ）に示す状態となるまでの工
程は、図２の（ａ）、（ｂ）に示す第２の実施例の場合
と同様であるので、図２の部分に対応する部分には図３
において下２桁が共通する記号を付し、重複する説明は
省略する。
線とＢ−Ｂ′線に沿った断面における、本発明の第３の
実施例の主な製造工程段階を示す工程断面図である。第
３の実施例は、図３の（ｂ）に示す状態となるまでの工
程は、図２の（ａ）、（ｂ）に示す第２の実施例の場合
と同様であるので、図２の部分に対応する部分には図３
において下２桁が共通する記号を付し、重複する説明は
省略する。
【００２４】図３の（ｂ）に示す工程段階が終了した
後、シリコン酸化膜３０４をマスクとして選択ＣＶＤ法
により膜厚約０．７μｍのアルミニウム膜３１１を選択
的に成長させ、シリコン酸化膜３０４をエッチング除去
する。その後、形成すべき垂直転送部用のｐ型ウェル層
部分に開口を有する、膜厚約２．０μｍのフォトレジス
ト膜３２０ｂを形成し、これとアルミニウム膜３１１を
マスクとしてボロンを、入射角：０°、加速エネルギ
ー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の
条件でイオン注入して、垂直転送部用の第２のｐ型ウェ
ル層３０８を形成する。
後、シリコン酸化膜３０４をマスクとして選択ＣＶＤ法
により膜厚約０．７μｍのアルミニウム膜３１１を選択
的に成長させ、シリコン酸化膜３０４をエッチング除去
する。その後、形成すべき垂直転送部用のｐ型ウェル層
部分に開口を有する、膜厚約２．０μｍのフォトレジス
ト膜３２０ｂを形成し、これとアルミニウム膜３１１を
マスクとしてボロンを、入射角：０°、加速エネルギ
ー：２００ｋｅＶ、ドーズ量：２．０×１０12ｃｍ-2の
条件でイオン注入して、垂直転送部用の第２のｐ型ウェ
ル層３０８を形成する。
【００２５】続いて、再びフォトレジスト膜３２０ｂお
よびアルミニウム膜３１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部を構成する第２のｎ型半導体領域３０９
を形成する［図２の（ｃ）］。
よびアルミニウム膜３１１をマスクとして砒素（Ａｓ）
を、入射角：０°、加速エネルギー：１５０ｋｅＶ、ド
ーズ量：３．０×１０12ｃｍ-2の条件でイオン注入し
て、垂直転送部を構成する第２のｎ型半導体領域３０９
を形成する［図２の（ｃ）］。
【００２６】次に、フォトレジスト膜３２０ｂを除去
し、続いてアルミニウム膜３１１を燐酸を用いたウェッ
トエッチング法にて除去する。その後、周知の製造技術
を適用して光電変換部、電荷転送電極、遮光膜および配
線用の金属膜を形成して、本発明の第３の実施例による
固体撮像素子の製造を完了する。
し、続いてアルミニウム膜３１１を燐酸を用いたウェッ
トエッチング法にて除去する。その後、周知の製造技術
を適用して光電変換部、電荷転送電極、遮光膜および配
線用の金属膜を形成して、本発明の第３の実施例による
固体撮像素子の製造を完了する。
【００２７】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく各種の
変更が可能である。例えば、実施例において埋め込みチ
ャネル型であった電荷結合素子を表面チャネル型のもの
に変更することができ、また、シリコン酸化膜２０４に
代えシリコン窒化膜を用いることができ、さらに、選択
ＣＶＤ法によって成膜する金属膜としてモリブデン等の
金属材料を使用することができる。また、実施例での説
明に用いられた数値例は限定的に解されるべきものでは
ない。
本発明はこれら実施例に限定されるものではなく各種の
変更が可能である。例えば、実施例において埋め込みチ
ャネル型であった電荷結合素子を表面チャネル型のもの
に変更することができ、また、シリコン酸化膜２０４に
代えシリコン窒化膜を用いることができ、さらに、選択
ＣＶＤ法によって成膜する金属膜としてモリブデン等の
金属材料を使用することができる。また、実施例での説
明に用いられた数値例は限定的に解されるべきものでは
ない。
【００２８】
【発明の効果】以上説明したように、本発明による固体
撮像素子の製造方法は、水平転送部の第１のｐ型ウェル
層（および第１のｎ型半導体領域）を形成するときに用
いたマスク材をマスクとして垂直転送部の第２のｐ型ウ
ェル層（および第２のｎ型半導体領域）を形成する際の
マスク材を形成するものであるので、本発明によれば、
垂直転送部の各領域を、水平転送部の各領域に対し自己
整合されたものとして形成することができる。従って、
本発明によれば、マスク目合わせずれによって発生する
これらの領域間に重なり過ぎや重なり不足乃至オフセッ
ト状態の発生するのを防止することができ、垂直電荷転
送領域から水平電荷転送領域にかけてポテンシャル井戸
やポテンシャル障壁が発生するのを防止して電荷転送効
率の低下を抑制することができる。
撮像素子の製造方法は、水平転送部の第１のｐ型ウェル
層（および第１のｎ型半導体領域）を形成するときに用
いたマスク材をマスクとして垂直転送部の第２のｐ型ウ
ェル層（および第２のｎ型半導体領域）を形成する際の
マスク材を形成するものであるので、本発明によれば、
垂直転送部の各領域を、水平転送部の各領域に対し自己
整合されたものとして形成することができる。従って、
本発明によれば、マスク目合わせずれによって発生する
これらの領域間に重なり過ぎや重なり不足乃至オフセッ
ト状態の発生するのを防止することができ、垂直電荷転
送領域から水平電荷転送領域にかけてポテンシャル井戸
やポテンシャル障壁が発生するのを防止して電荷転送効
率の低下を抑制することができる。
【図１】 本発明の第１の実施例を説明するための工程
断面図。
断面図。
【図２】 本発明の第２の実施例を説明するための工程
断面図。
断面図。
【図３】 本発明の第３の実施例を説明するための工程
断面図。
断面図。
【図４】 固体撮像素子の概略平面図。
【図５】 従来例を説明するための工程断面図。
【図６】 従来例の問題点を説明するための断面図。
４１ 光電変換部 ４２ 垂直転送部 ４３ 水平転送部 ４４ 出力回路部 １０１、２０１、３０１、５０１ ｎ型半導体基板 １０２、２０２、３０２、５０２ シリコン酸化膜 ２０３、３０３ 多結晶シリコン膜 ２０４、３０４ シリコン酸化膜 １０６、２０６、３０６、５０６ 第１のｐ型ウェル層 １０７、２０７、３０７、５０７ 第１のｎ型半導体領
域 １０８、２０８、３０８、５０８ 第２のｐ型ウェル層 １０９、２０９、３０９、５０９ 第２のｎ型半導体領
域 １１１ シリコン酸化膜 ２１１ タングステン膜 ３１１ アルミニウム膜 １２０ａ、１２０ｂ、２２０ｂ、３２０ｂ、５２０ａ、
５２０ｂ、５２０ｃフォトレジスト膜
域 １０８、２０８、３０８、５０８ 第２のｐ型ウェル層 １０９、２０９、３０９、５０９ 第２のｎ型半導体領
域 １１１ シリコン酸化膜 ２１１ タングステン膜 ３１１ アルミニウム膜 １２０ａ、１２０ｂ、２２０ｂ、３２０ｂ、５２０ａ、
５２０ｂ、５２０ｃフォトレジスト膜
Claims (7)
- 【請求項１】 第１導電型半導体基板上に、形成すべき
第１の電荷転送領域上に開口を有する第１のマスク材を
形成する第１の工程と、第１のマスク材をマスクに第２
導電型不純物をイオン注入して第２導電型の第１の半導
体領域を形成する第２の工程と、前記第１のマスク材を
マスクに第１導電型不純物をイオン注入して前記第１の
半導体領域の表面領域内に第１導電型の第２の半導体領
域を形成する第３の工程と、前記第１のマスク材をマス
クとして熱酸化を用いない比較的低温の成膜技術により
第２のマスク材を形成する第４の工程と、前記第１のマ
スク材を除去し、形成すべき第２の電荷転送領域上に開
口を有する第３のマスク材を形成する第５の工程と、前
記第２のマスク材および前記第３のマスク材をマスクに
第２導電型不純物をイオン注入して第２導電型の第３の
半導体領域を形成する第６の工程と、前記第２のマスク
材および前記第３のマスク材をマスクに第１導電型不純
物をイオン注入して前記第３の半導体領域の表面領域内
に第１導電型の第４の半導体領域を形成する第７の工程
と、を有することを特徴とする固体撮像素子の製造方
法。 - 【請求項２】 前記第２の工程において、イオン注入が
前記第４の半導体領域の形成される側の第１のマスク材
に影が生じるように斜め方向から行われることを特徴と
する請求項１記載の固体撮像素子の製造方法。 - 【請求項３】 前記第３の工程において、イオン注入が
前記第４の半導体領域の形成される側の第１のマスク材
に影が生じるように斜め方向から行われることを特徴と
する請求項１記載の固体撮像素子の製造方法。 - 【請求項４】 前記第１および第３のマスク材がフォト
レジストにより構成され、前記第２のマスク材が液相成
長法により形成されたシリコン酸化膜により構成されて
いることを特徴とする請求項１記載の固体撮像素子の製
造方法。 - 【請求項５】 前記第１のマスク材が絶縁膜により構成
され、前記第２のマスク材が選択ＣＶＤ法により形成さ
れた金属膜により構成され、前記第３のマスク材がフォ
トレジスト膜により構成されていることを特徴とする請
求項１記載の固体撮像素子の製造方法。 - 【請求項６】 前記金属膜が、タングステン膜、モリブ
テン膜またはアルミニウム膜により構成されていること
を特徴とする請求項５記載の固体撮像素子の製造方法。 - 【請求項７】 前記第１、第２および第３のマスク材
が、半導体基板上に設けられることを特徴とする請求項
５記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112211A JP2697554B2 (ja) | 1993-04-15 | 1993-04-15 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112211A JP2697554B2 (ja) | 1993-04-15 | 1993-04-15 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318691A JPH06318691A (ja) | 1994-11-15 |
| JP2697554B2 true JP2697554B2 (ja) | 1998-01-14 |
Family
ID=14581041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112211A Expired - Lifetime JP2697554B2 (ja) | 1993-04-15 | 1993-04-15 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697554B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3963443B2 (ja) | 2002-07-23 | 2007-08-22 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217388A (ja) * | 1985-07-12 | 1987-01-26 | Diesel Kiki Co Ltd | ベ−ン型圧縮機 |
| JPS6425561A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electronics Corp | Manufacture of solid-state image sensor device |
| JP2812003B2 (ja) * | 1991-07-22 | 1998-10-15 | 日本電気株式会社 | 固体撮像素子及びその駆動方法 |
-
1993
- 1993-04-15 JP JP5112211A patent/JP2697554B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318691A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848268B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2008510316A (ja) | アレイトランジスタ用のエピタキシャルｓｉｃおよび／または炭化チャンネルを有する低暗電流の画像センサ | |
| JPH0628311B2 (ja) | 埋込みチャンネル型電荷結合装置の製造法 | |
| JP2970158B2 (ja) | 固体撮像装置の製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| US7429496B2 (en) | Buried photodiode for image sensor with shallow trench isolation technology | |
| US5221852A (en) | Charge coupled device and method of producing the same | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| JPS6057780A (ja) | 固体撮像装置およびその製造方法 | |
| CN116110920A (zh) | 半导体结构的制造方法及半导体结构 | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP2000164849A (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JPS59188966A (ja) | 固体撮像装置の製造方法 | |
| US5441910A (en) | Method for manufacturing CCD type solid image pickup device using self-alignment process | |
| JPH06326183A (ja) | 半導体装置の製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| KR100600957B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| JP2795241B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3052293B2 (ja) | 固体撮像素子の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JP3772920B2 (ja) | 固体撮像素子の受光部製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |