KR100218849B1 - 고체촬상소자의제조방법 - Google Patents
고체촬상소자의제조방법 Download PDFInfo
- Publication number
- KR100218849B1 KR100218849B1 KR1019940025760A KR19940025760A KR100218849B1 KR 100218849 B1 KR100218849 B1 KR 100218849B1 KR 1019940025760 A KR1019940025760 A KR 1019940025760A KR 19940025760 A KR19940025760 A KR 19940025760A KR 100218849 B1 KR100218849 B1 KR 100218849B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- silicon oxide
- oxide film
- charge transfer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 126
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 126
- 238000006243 chemical reaction Methods 0.000 claims abstract description 52
- 239000007787 solid Substances 0.000 claims abstract description 42
- 239000012212 insulator Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 15
- 239000012535 impurity Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 고체촬상소자의 제조방법에 관한 것으로, 그 방법은 CVD법에 의해 증착된 실리콘 산화막을 최소한 구비하는 절연체막이 장치의 표면상에 형성하는 단계와, 광전변환영역을 제외한 장치의 모든 표면내로 입사되는 입사광을 방지하도록 하기 위하여 차폐막을 형성하기 이전에 절연체막의 노광부를 에칭하는 단계를 포함한다.
Description
제1a 내지 f도는 종래 고체촬상소자의 제조방법에 대한 순차적인 단계를 도시하는 단면도.
제2a도는 본 발명에 의한 제1실시예의 고체촬상소자를 도시하는 평면도.
제2b도는 본 발명에 의한 제1실시예의 고체촬상소자를 도시하는 제2a의 A-A'선을 따라서 취해진 횡단면도.
제3a에서 j도는 고체촬상소자 제조법의 순차적인 단계를 도시하는 단면도.
제4도는 본 발명에 의한 제1실시예의 게이트 실리콘 산화막의 두께 대스미어 레벨을 도시하는 그래프.
제5a도는 본 발명에 의한 제2실시예의 고체촬상소자를 도시하는 평면도.
제5b도는 본 발명에 의한 제2실시예의 고체촬상소자를 도시하는 제5a도의 B-B' 선을 따라서 취해진 횡단면도.
제5c도는 본 발명에 의한 제2실시예의 고체촬상소자를 도시하는 제5a도의 C-C' 선을 따라서 취해진 횡단면도.
제6a도에서 d도는 본 발명에 의한 제2실시예의 고체촬상소자 제조방법에 대한 순차적인 단계를 도시하는 단면도.
제7a도는 본 발명에 의한 제3실시예의 고체촬상소자를 도시하는 평면도.
제7b도는 본 발명에 의한 제3실시예의 고체촬상소자를 도시하는 제7a도의 D-D' 선을 따라서 취해진 횡단면도.
제7c도는 본 발명에 의한 제3실시예의 고체촬상소자를 도시하는 제7a도의 E-E' 선을 따라서 취해진 횡단면도.
제8a도에서 d도는 본 발명에 의한 제3실시예의 고체촬상소자 제조방법에 대한 순차적인 단계를 도시하는 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : n-타입 실리콘기판 102, 103 : p-타입웰층
104 : n-타입웰층 105 : n-타입웰층
106 : 실리콘산화막 107 : 실리콘질화막
108 : 제1CVD실리콘산화막 109 : 제1전하전송전극
110 : p-타입 반도체층 111 : 제2실리콘산화막
112 : 제1층간절연체 113 : 제2전하전송전극
114 : 제3CVD실리콘산화막 115 : 제2층간절연체
116 : 차폐막
본 발명은 광전변환에 의해 생성된 신호전하들을 전송하는 전하전송영역을 위해서 사용되는 전하결합소자(CCD)를 갖는 고체촬상소자에 관한 것으로, 특히 스미어(Smear)와 항복전압특성을 개선시키기위한 구조를 갖는 고체촬상소자의 제조방법에 관한 것이다.
고체촬상소자에 있어서, 입사광에너지는 그 장치의 출력이 되는 전압신호로 연이어 변환되도록하기위하여 전하전송영역을 통하여 출력영역으로 전송되는 신호전하를 생성하기위한 전기신호로 변환된다. 고체촬상소자는 소위 스미어현상이라 불리는 문제를 가지고 있다. 스미어에 따른 현상은 생성전하가 에일리어스(alias)를 얻기위하여 신호전하와 혼합됨에 의하여 전하전송영역의 사방으로 입사되는 입사광 에너지가 전기신호로 변환되는 것이다.
종래 고체촬상소자의 제조방법을 실시도면을 참고로하여 설명한다.
제1a도에 의하면, 고체촬상소자를 형성하기 위해 n-타입 실리콘기판(1)이 준비되게되고, 고온시 열처리에 의하여 제1p-타입웰층(2)을 형성하기위하여 이 n-타입 실리콘기판(1)내에 이온주입법을 사용하여 붕소(B)를 주입한다.
제1b도에 의하면, 제1 p-타입웰층(2)내로 p-타입불순물 또는 n-타입 불순물의 이온들을 주입시키기 위하여 제1 p-타입 웰층(2)상에 감과성 내식막(photoresist)을 제공하여 제2 p-타입웰층(3), 전하전송영역으로 사용되는 n-타입반도체층(4) 및 광전변환영역으로 사용되는 n-타입 반도체층(5)을 각각 형성한다. p-타입 웰층(3)은 n-타입 반도체층(4)과 n-타입 반도체층(5)사이의 펀치스루(punch-through)를 방지하기 위하여 그리고 n-타입 반도체층(4)내의 채널전위를 제어하기위하여 설치되게 된다.
제1c도에 의하면, 실리콘 산화막(6)이 게이트실리콘 산화막으로서 사용되도록 하기 위해 열산화법을 사용하여 형성되게 된다. 그후, 다결정 실리콘을 제1전하전송전극(9)을 정의하는 패턴을 형성하기 위하여 실리콘 산화막(6)상에 증착시킨다. 결과적으로, 감광성내식막과 제1전하전송전극(9)은 마스크(mask)로서 사용되게되는데, 그에 따라 n-타입 반도체층(5)의 표면내의 암류를 감소시키기도록 실리콘산화막(6)으로부터 n-타입 반도체층(5)을 분리하기위한 얇은 p-타입 반도체층(10)를 형성시키기위하여 n-타입 반도체층(5)내로 붕소(B)가 주입되게된다. 그후, 노출된 실리콘 산화막(6)이 마스크로서 제1전하전송전극(9)를 사용하여 에칭된다.
제1d도에 의하면, 제2전하전송전극(도시안됨)이 다결정 실리콘막의 표면의 증착에 의해 형성되고 그리고 패턴작업이 수행된후에, 게이트실리콘 산화막이 열산화법에 의해 장치의 표면상에 형성되게된다. 결과적으로, 층간절연체(12)가 열산화법에 의해 전하전송전극(9)의 표면상에 형성되게 된다.
열산화법에 의해 게이트산화막과 층간절연체(12)이 형성되는 상기 단계의 결과로써, 제1전하전송전극(9)아래에 산화막이 형성되어 있기 때문에, 제1전송전하전극(9)의 끝이 상부방향으로 구부러진다. 만약 제1전하전송전극(9)의 상태가 그대로 유지된다면, 차폐(shield)막(16)을 형성할 때 커버리지(coverage)가 좋지않게 변환된다. 따라서, 차폐층이 패터닝될때 발생하는 에칭의 나머지부를 가지게 될 수 있으며, 차폐막과 전하전송전극사이의 항복전압 역시 감소되게 된다.
상기와 같은 단점들을 해결하기 위하여, 제2절연체막(15)은 제1e도에 도시된 바와같이 실리콘기판에 제1전하전송전극(9)의 레벨의 차이를 충진시키기 위해서 형성되게 된다. 결과적으로, 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기 위한 차폐막(16)이 제1f도에 도시된 바와같이 형성되게 된다.
종래의 고체촬상소자의 제조방법은 하기와 같은 문제점이 발생되었다.
종래방법에 있어서, 예를들어, 300에서 400nm의 두께를 가지는 층간절연체(12)는 고 항복전압을 유지시키기위하여 전하전송전극상에 형성되어 전하전송전극의 레벨의 차이를 충진시킨다. 더우기, 종래 방법에 있어서, 층간절연체(12)의 두께와 동일한 두께를 가지는 층간절연체(15)가 층간절연체(12)상에 역시 형성되게 된다. 따라서, 제2전하전송전극의 형성 이전에 형성된 층간절연체체(15)와 게이트 실리콘 산화막의 총두께는 실리콘기판과 차폐막(16)사이의 긴 간격을 제공하게 된다. 실리콘기판과 차폐막(16)사이의 긴 간격은 광전변환영역을 제외한 장치의 모든 표면내로 입사되는 입사광의 증가를 가져온다. 그러므로, 스미어레벨도 역시 증가하고 고체촬상소자의 출력도 에러를 포함한다.
또한, 종래 고체촬상소자를 제조방법은 역시 하기와 같은 문제점이 발생되었다.
일반 실리콘의 열산화에 의해 형성된 실리콘 산화막과 비교되는 바와같이 실리콘 산화막내의 실리콘의 큰결정조직을 포함하고 있기때문에, 누설전류는 다결정실리콘막(제1전하전송전극(9))의 표면의 열산화에 의해 형성된 실리콘 산화막내에서 증가된다. 그러한 실리콘 산화막은 적은 항복전압을 가진다. 대략 400nm의 두께를 가지는 다결정 실리콘막은 실리콘 산화막이 필요로하는 항복전압을 가지도록 허용한다. 두꺼운 다결정 실리콘막이 항복전압의 문제와는 무관한 실리콘 산화막을 가질지라도 스미어레벨은 상기 설명된 바와같이 증가하게 된다.
따라서, 본 발명의 목적은 고체촬상소자를 제조하는 새로운 방법을 제공하는 것이다.
본 발명의 다른 목적은 스미어특성이 향상되도록 되는 차폐층과 실리콘기판 사이의 간격을 줄일 수 있는 고체촬상소자를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 필요한 항복전압을 얻도록하는 고체촬상소자를 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 다음의 설명으로부터 명백해질 것이다.
이러한 본 발명에 따라, 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기위하여 소정의 영역상의 기판표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기위하여 상기 소정의 영역과 이격되어 위치한 영역상의 상기 기판의 상기 표면에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 적어도 CVD법에 의해 증착되는 실리콘 산화막을 포함하는 절연체막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기 위하여 상기 전하전송영역과 광전변환영역사이의 상기 기판의 상부영역과 전하전송영역상에 상기 절연체막을 통하여 제1전극을 선택적으로 형성하는 단계; 상기 제1전극상에 제1층간절연체를 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기 위하여 상기 제1층간절연체를 경유하는 제1전극으로부터 이격되어 위치한 상기 전하전송영역과 상기 광전변환영역사이의 기판의 상부영역과 상기 전하전송영역상에 절연체막을 통하여 제2전극을 선택적으로 형성하는 단계; 상기 제2전극상에 제2층간절연체를 형성하는 단계; 상기 절연체막의 노출부를 에칭하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사하는 것을 방지하기 위하여 상기 광전변환영역의 일부와 상기 제1 및 제2전극상에 연장하는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 차폐막을 형성하는 단계이전에 절연체막의 노광부를 에칭하는 단계를 더 포함하는 고체촬상소자를 제조하는 방법이 제공된다.
본 발명에 의하면, 기판의 상부영역내에 p-타입 웰층을 선택적으로 형성하는 단계; 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기위하여 소정의 영역상의 상기 p-타입 웰층의 표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기위한 소정의 영역으로부터 이격되어 위치한 영역상의 상기 p-타입 웰층의 상기 표면내에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 열산화법에 의해 제1실리콘 산화막을 형성하는 단계; 장치의 표면상에 CVD법에 의해 실리콘 질화막을 형성하는 단계; 장치의 표면상에 상기 CVD법에 의해 제2실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하의 전송을 제어하기위하여 상기 전하전송영역과 상기 광전변환영역사이의 상기 p-타입 웰층의 상부영역과 전하전송영역상에 상기 제1실리콘 산화막, 상기 실리콘 질화막 및 상기 제2실리콘 산화막을 경유하는 제1전극을 선택적으로 형성하는 단계; 상기 제2실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 CVD법에 의해 제3실리콘 산화막을 형성하는 단계; 상기 제1전극상에 열산화법에 의해 제1층간절연체를 형성하는 단계; 상기 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 제1층간절연체를 경유하는 제1전극으로부터 이격되어 위치되는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입웰층의 상부영역과 전하전송영역상에 상기 제1실리콘 산화막, 상기 실리콘 질화막 및 상기 제3실리콘 산화막을 경유하는 제2전극을 선택적으로 형성하는 단계; 제3실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 상기 CVD법에 의해 제4실리콘 산화막을 형성하는 단계; 상기 제2전극상에 제2층간절연체를 형성하는 단계 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기 위하여 상기 광전변환영역의 일부와 제1 및 제2전극상에 적층되는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 차폐막을 형성하는 단계이전에 제4실리콘 산화막 및 실리콘 질화막의 노광부를 에칭하는 단계를 또한 포함하는 것을 특징으로 한다.
본 발명에 의하면, 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기 위하여 소정의 영역상의 기판표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기 위하여 상기 소정의 영역과 이격되어 위치한 영역상의 상기 기판의 상기 표면에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 제1게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기 위하여 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제1게이트실리콘 산화막을 통하여 제1전극을 선택적으로 형성하는 단계; 상기 제1게이트실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 제2게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에 신호전하의 전송을 제어하기 위하여 제2게이트실리콘 산화막을 경유하는 제1전극으로부터 이격되어 위치하는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 상기 제2게이트실리콘 산화막을 경유하는 제2전극을 선택적으로 형성하는 단계; 장치의 표면상에 층간절연체막을 형성하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기 위하여 상기 광전변환영역부와 제1 및 제2전극들상으로 연장하는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 한다.
제1 및 2의 게이트 실리콘 산화막과 층간절연체 각각은 CVD법에 의해 형성된다. 또한, 제1 및 제2의 게이트 실리콘산화막각각은 10에서 100nm의 두께를 가진다.
본 발명에 의하면, 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기 위하여 소정의 영역상의 기판표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기 위하여 상기 소정의 영역과 이격되어 위치한 영역상의 상기 기판의 상기 표면에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 제1게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기 위하여 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제1게이트실리콘 산화막을 통하여 제1전극을 선택적으로 형성하는 단계; 상기 제1게이트실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 제2게이트실리콘 산화막을 형성하는 단계; 장치의 표면상에 제3게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기 위하여 제2 및 제3게이트실리콘 산화막을 경유하는 제1전극으로부터 이격되어 위치하는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제2 및 제3게이트실리콘 산화막을 통하여 제2전극을 선택적으로 형성하는 단계; 장치의 표면상에 층간절연체막을 형성하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기위한 상기 광전변환영역의 일부와 제1 및 제2전극상에 연장하는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 한다.
제2의 게이트 실리콘 산화막은 열산화법에 의해 형성되고 제3의 게이트실리콘 산화막은 CVD법에 의해 형성된다.
이하, 본 발명의 바람직한 실시예들을 첨부된 예시도면을 참고로 하여 상세히 설명한다.
본 발명에 의한 제1실시예의 고체촬상소자를 첨부된 도면을 참고로 하여 설명하기로 한다.
제2a도 및 2b도에서, 본 발명의 방법을 사용하여 제조된 고체촬상소자의 화소는 n-타이실리콘 기판(101), p-타입 웰층(102), 전하전송영역(수직 CCD)으로서 이용되는 p-타입 웰층(103), 전하전송영역내에서 신호전하를 전송시키기 위한 n-타입 웰층(104), 광전변환영역으로서 이용되는 n-타입반도체층(105), 실리콘산화막(106), 실리콘질화막(107), 제1CVD 실리콘산화막(108), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제1전하전송전극(109), 암전류를 감소시키기 위하여 실리콘산화막(106)으로부터 n-타입 반도체영역(105)을 분리시키기 위한 얕은 p-타입반도체층(110), 제1층간절연체(112), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제2전하전송전극(113), 제3CVD 실리콘산화막(114), 제2층간절연체(115) 및 광전변환영역을 제외한 모든 장치 표면으로 입사광이 입사하는 것을 막기위하여 텅스텐으로 만들어진 차폐막(116)을 포함한다.
상기의 고체촬상소자는 이하의 방식으로 제조된다. 제3a도를 참고로 하면, n-타입 실리콘 기판(101)이 고체촬상소자를 형성하기 위하여 준비된다. 붕소(B)가 약 1200℃에서의 열처리에 의해 p-타입 웰층(102)을 형성하기 위하여 이온주입법(ion implantaion)에 의해 n-타입 실리콘 기판(101)의 표면에 주입된다.
제3b도를 참고로 하면, 감광성내식막이 p-타입 웰층(102)에 p-타입 및 n-타입 불순물의 이온을 각각 주입하기 위하여 p-타입 웰층(102)상에 인가되어, 전하전송영역으로서 각각 이용되는 n-타입 웰층(103)과 p-타입 웰층(104)을 형성한다. 그리고나서, 광전변환영역으로서 이용될 n-타입 반도체층(105)을 형성하기 위하여 이온주입법에 의해 p-타입 웰층(102)에 n-타입 불순물을 주입한다. n-타입 반도체층(105)은 p-타입 웰층(103)과 n-타입웰층(104)의 형성전에 형성될 수도 있다.
제3c도를 참고로 하면, 20 에서 70nm의 두께를 갖는 실리콘산화막(106)이 열산화법에 의하여 장치 표면상에서 형성되고, 5에서 30nm의 두께를 갖는 실리콘질화막(107)은 CVD법을 이용하여 실리콘산화막(106)상에 증착되고, 또한 5내지 30nm의 두께를 가지는 제1CVD실리콘산화막(108)이 CDV법을 이용하여 실리콘질화막(107)상에 증착된다. 이 세개의 막(106,107,108)은 제1게이트절연막을 이룬다.
제3d도를 참고로 하면, 제1의 다결정 실리콘막이 CV법에 의해 전하전송영역과 p-타입 웰층(102)의 상층영역 전체에 걸쳐 제1게이트절연막을 통하여 증착된다. 그 다음에, 제1의 다결정 실리콘막이 제1전하전송전극(109)을 정의하기 위하여 건식 에칭법을 이용하여 패턴작업된다. 계속해서, 감광성내식막과 제1전하전송전극(109)은 n-타입 반도체층(105)표면에 p-타입 불순물을 주입시키기 위한 마스크로서 이용되어, 얕은 p-타입 반도체층(110)을 형성한다. 제1전하전송전극(109)은 마스크로서 사용되고나서, 습식 에칭법을 이용하여, 노출된 제1CVD실리콘산화막(108)을 에칭한다.
제3e도를 참고하면, 5에서 30nm의 두께를 갖는 제2실리콘산화막(111)이 CVD법에 의해 장치의 표면상에 형성된다. 실리콘산화막(106), 실리콘질화막(107) 및 제2실리콘산화막(111)이 제2게이트실리콘산화막을 이룬다.
제3f도를 참고로 하면, 실리콘질화막(107)이 마스크로서 사용되며, 이것에 의해 200에서 400nm의 두께를 갖는 제1층간절연체(112)이 열산화법에 의해 제1전하전송전극(109)의 표면상에 형성된다.
제3g도를 참고로 하면, CVD법을 이용하여, 제2의 다결정 실리콘막이 제1층간절연체(112)을 통하여 전하전송영역과 제1전하전송전극(109)로부터 떨어진 p-타입 웰층(102)의 상층영역 전체상에 증착된다. 제2의 다결정 실리콘막은 사진석판법을 사용하여 제2전하전송전극(113)을 정의하기 위하여 패턴처리된다. 계속해서, 제2전하전송전극(113)이 마스크로서 사용되어, 습식에칭법의 사용에 의해, 노출된 제2실리콘산화막(111)을 에칭한다.
제3h도를 참고로 하면, 5 에서 30nm의 두께를 갖는 제3 CVD실리콘산화막(114)이 CVD법을 사용하여 장치 표면상에서 형성된다.
제3i도를 참고로 하면, 실리콘질화막(107)이 열산화를 수행하기 위한 마스크로서 이용된 다음, 제2전하전송전극(113)의 표면상에서 200 내지 400nm의 두께를 갖는 제2층간절연체(115)을 형성한다.
제3j도를 참고로 하면, 텅스텐(W)이 스퍼터링법(sputtering method)에 의하여 제1 및 2 전하전송 전극(109,113)전체와 광전변환영역의 일부분에 증착되어 차폐막(116)을 정의하기 위하여 패턴처리된다. 이 공정에서, 차폐막(116)을 형성하기 전에, 차광된 제3 CVD실리콘산화막(114)과 실리콘질화막(107)이 필요하다면, 에칭될 수도 있다.
제1실시예에 의하면, 본 고체촬상소자의 특징은 실리콘 기판과 차폐막 사이에 절연막만이 존재하는 것이며, 이 절연막은 실리콘 기판과 제1전하전송전극 사이의 제1게이트 절연막의 두께이하인 두께를 갖는다. 그러므로, 실리콘 기판과 차폐막 사이의 간격은 종래 방법의 간격과 비교하여 수 백 나노미터(nm)정도로 작게 할 수 있다. 상기의 특징은 스미어 레벨의 감소를 가져오는데, 왜냐하면 스미어 레벨은 제4도에서 나타난 바와 같이 실리콘 기판과 차폐막 사이의 간격에 선형적으로 의존하기 때문이다. 따라서, 간격 X를 감소시키기 위하여 스미어 레벨을 감소시키는 것이 매우 효과적이고 제1실시예의 결과로서, 스미어 레벨은 10 내지 15dB 만큼 개선가능하다.
제1실시예에서, 실리콘질화막(107)은 다른 산화막(산화저항막)으로 대체될 수도 있으며, 이러한 다른 산화막은 실리콘산화막과 비교하여 극히 느린 에칭속도를 갖고 열산화에 대항하는 마스크로서의 역할을 수행한다. 또한, 제3 CVD실리콘산화막(114)의 형성이 생략될 수 있으며, 이것에 의해 실리콘 기판과 차폐막 사이의 간격을 짧게 하는 것이 가능하다.
제1실시예에서 전하전송전극이 2개의 다결정 실리콘막에 의해 형성되었지만, 하나 또는 세개의 다결정 실리콘막도 이용가능하다. 더욱이, 차폐막(116)에 이용된 텅스텐이 알루미늄(Al)과 같은 다른 금속으로 대체될 수도 있다.
본 발명에 의한 제2실시예의 고체촬상소자를 도면을 참고로 하여 설명한다.
제5a 내지 5c도에서, 본 발명의 방법을 이용하여 제조된 고체촬상소자의 화소는 n-타입 실리콘 기판(201), p-타입 웰층(202), 전하전송영역(수직 CCD)으로서 이용되는 p-타입 웰층(203), 전하전송영역내에서 신호전하를 전송시키기 위한 n-타입 웰층(204), 광전변환영역으로서 이용되는 n-타입 반도체층(205), 제1게이트 실리콘산화막(206), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제1전하전송 전극(207), 암전류를 감소시키기 위하여 제1게이트 실리콘산화막(206)으로부터 n-타입 반도체영역(205)을 분리시키기 위한 p-타입 반도체층(208), 제2게이트 실리콘산화막(209), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제2전하전송전극(210), 층간 전연체(211) 및 상기 광전변환영역을 제외한 모든 장치 표면으로 입사광이 입사되는 것을 막기위하여 텅스텐으로 만들어진 차폐막(212)을 포함한다.
상기의 고체촬상소자는 이하의 방식으로 제조된다. 제6a도를 참고로 하면, n-타입실리콘 기판(201)이 고체촬상소자를 형성하기 위하여 준비된다. 붕소(B)가 이온주입법에 의해 n-타입실리콘 기판(201)의 표면에 주입되어 약 1200℃에서의 열처리에 의해 p-타입 웰층(202)을 형성한다. 계속해서, 감광성내식막이 p-타입웰층(202)상에 인가되어 플러쉬 채널의 p-타입 웰층(203)과 n-타입 웰층(204)을 각각 형성하기 위하여 p-타입 불순물과 n-타입 불순물을 p-타입 웰층(202)에 주입한다. 그다음, 광전변환영역으로서 이용되는 n-타입 반도체층(205)을 형성하기 위하여 n-타입불순물이 이온주입법에 의하여 p-타입 웰층(202)에 주입된다. 한편, n-타입 반도체층(205)은 p-타입 웰층(203)과 n-타입 웰층(204)을 형성하기 전에 형성될 수도 있다. 계속해서, SiH4가스를 CVD 법에 의해 H2O 가스와 반응시켜 장치의 표면상에서 70nm의 두께를 갖는 제1게이트 실리콘산화막(206)을 형성한다. 제1게이트 실리콘산화막(206)의 두께는 브레이트다운 전압의 강하를 방지하기 위하여는 10nm이상, 스미어 레벨의 증가를 방지하기 위하여는 100nm이하인 것이 바람직하다. 다음에, 100 내지 250nm의 두께를 가지는 제1다결정 실리콘막이 제1게이트 실리콘 산화막(206)을 통하여 전하전송영역과 p-타입 웰층(202)의 상층영역 전체에 증착된다. 그 다음, 제1다결정 실리콘막이 제1전하전송전극(207)을 정의하기 위해서 선택에칭법을 사용하여 패턴처리된다.
제6b도를 참고로 하면, 제1전하전송전극(207)이 플르오르화 수소산을 쓰는 습식에칭법에 의해 노출된 제1게이트 실리콘산화막(206)을 에칭하기 위하여 마스크로서 사용된다. 계속해서, SiH4가스는 CVD법을 사용하여 H2O 가스를 반응시켜 장치의 표면상에서 70nm의 두께를 갖는 제2게이트 실리콘산화막(209)를 형성한다.
제6c도를 참고로 하면, 약 100 내지 250nm의 두께를 갖는 제2의 다결정 실리콘막이 제2게이트 실리콘막(209)을 통하여 전하전송영역과 제1전하전송전극(207)과 떨어진 p-타입 웰층(202)의 상층영역 전체에 대해 CVD 법에 의하여 증착된다. 그 다음, 제2의 다결정 실리콘막이 제2전하전송전극(210)을 정의하기 위하여 패턴처리된다. 제2게이트 실리콘산화막(209)은 제1 및 2 전하전송전극들(207,210)사이의 층간절연체를 구성한다.
제6d도를 참고로 하면, SiH4가스는 CVD 법을 사용하여 장치의 표면상에 증착되는 H2O 가스와 반응하여 약 100nm의 두께를 갖는 층간절연체(211)를 형성한다. 계속해서, 텅스텐(W)이 제1 및 2 전하전송전극(207, 210) 전체와 광전변환영역의 일부분에 대하여 WF6가스를 이용한 스퍼터링법에 의해 증착되어 약 400nm의 두께를 갖는 차폐막(212)을 정의하기 위하여 패턴척리된다.
제2실시예에 의하면, 본 고체촬상소자의 특징은 제2게이트 실리콘산화막(209)의 두께가 감소될 수 있다는 것이다. 그러므로, 실리콘 기판과 차폐막 사이의 간격은 100nm정도로 작게할 수 있다. 상기의 특징은 스미어 레벨의 감소를 가져오는데, 왜냐하면 스미어 레벨은 제4도에서 나타난 바와 같이 실리콘 기판과 차폐막 사이의 간격에 선형적으로 의존하기 때문이다. 따라서, 간격 X를 감소시키는 것은 스미어 레벨을 감소하는 데 매우 효과적이고 제2실시예의 결과로서, 스미어 레벨은 10 내지 15dB 만큼 개선가능하다.
제2실시예에서, 추가로 항복전압에 관하여 우수한 특성이 얻어진다. CVD 법의 사용에 의해 형성된 실리콘산화막은 약 70nm의 두께에도 불구하고 41 volt 의 항복전압을 가진다. 이 결과는 약 200nm의 두께를 갖는 실리콘산화막이 종래의 열산화방법을 이용하여 형성된 때의 항복전압과 동일하다. 그러므로, 제2실시예에서는 두꺼운 다결정 실리콘막이 사용없이 우수한 항복전압이 얻어질 수 있다.
게이트 실리콘산화막이 열산화막, 실리콘질화막 및 CVD 실리콘산화막으로 구성될 때, 실리콘의 댕글링본드(dangling bond)가 실리콘 기판과 산화막 사이에서 발생하여 암전류를 증가시킨다. 그러나, 제2실시예에 의하면, 제2게이트 실리콘산화막은 CVD 법에 의해 형성되어, 스트레스가 실리콘질화막의 댕글링 본드의 감소로 인하여 감소된다. 그러므로, 암전류가 1.1mV 로 줄어든다.
또한, 제2실시예에서, 차폐막(116)에 사용되는 텅스텐은 알루미늄(Al)과 같은 다른 금속으로 대체될 수 있다.
본 발명에 의한 제3실시예의 고체촬상소자를 첨부된 도면을 참고로 하여 설명한다.
제7a 내지 7c도에서, 본 발명의 방법을 이용하여 제조된 고체촬상소자의 화소는 n-타입실리콘 기판(301), p-타입 웰층(302), 전하전송영역(수직 CCD)으로서 이용되는 p-타입 웰층(303), 전하전송영역내에서 신호전하를 전송시키기 위한 n-타입 웰층(304), 광전변환영역으로서 이용되는 n-타입 반도체층(305), 제1게이트 실리콘산화막(306), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제1전하전송 전극(307), 암전류를 감소시키기 위하여 제1게이트 실리콘산화막(306)으로부터 n-타입 반도체영역(305)을 분리시키기 위한 p-타입 반도체층(308), 제2게이트 실리콘산화막(309), 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 다결정 실리콘으로 만들어진 제2전하전송전극(310), 층간 절연(311) 및 상기 광전변환영역을 제외한 모든 장치 표면에 입사광이 입사되는 것을 막기위하여 텅스텐으로 만들어진 차폐막(312)을 포함한다.
상기의 고체촬상소자는 이하의 방식으로 제조된다. 제8a도를 참고로 하면, n-타입 실리콘 기판(301)이 고체촬상소자를 형성하기 위하여 준비된다. 붕소(B)가 이온주입법에 의해 n-타입 실리콘 기판(301)의 표면에 주입되어 약 1200℃에서의 열처리에의해 p-타입 웰층(302)을 형성한다. 계속해서, 감광성내식막이 p-타입 웰층(302)상에 인가되어 전하전송영역에서 플러쉬 채널의 p-타입 웰층(303)과 n-타입 웰층(304)를 각각 형성하기 위하여 p-타입 불순물과 n-타입불순물을 p-타입 웰층(302)에 주입한다. 그다음, 광전변환영역으로서 이용되는 n-타입 반도체층(305)을 형성하기 위하여 n-타입 불순물이 이온주입법에 의하여 p-타입 웰층(302)에 주입된다. 한편, n-타입 반도체층(305)은 p-타입 웰층(303)과 n-타입 웰층(304)을 형성하기 전에 형성될 수도 있다. 계속해서, SiH4가스를 CVD 법에의해 H2O 가스와 반응시켜 장치의 표면상에서 70nm의 두께를 갖는 제1게이트 실리콘산화막(306)을 형성한다. 제1게이트 실리콘산화막(306)의 두께는 브레이크다운 전압의 강하를 방지하기 위하여는 10nm이상, 스미어 레벨의 증가를 방지하기 위하여는 100nm이하인 것이 바람직하다. 다음에, 100 내지 250nm의 두께를 갖는 제1다결정 실리콘막이 제1게이트 실리콘산화막(306)을 통하여 전하전송영역과 p-타입 웰층(302)의 상층영역 전체에 증착된다. 그 다음, 제1다결정 실리콘막이 제1전하전송전극(307)을 정의하기 위해서 선택에칭법을 사용하여 패턴처리된다. 계속해서, 제1전하전송전극(307)이 노출된 제1게이트 실리콘산화막(306)을 플루오르화 수소산을 이용한 습식에칭을 하기위한 마스크로서 이용된다.
제8b도를 참고로 하면, 약 5 내지 20 nm의 두께를 갖는 실리콘산화막(313)이 열산화법을 이용하여 장치의 표면상에서 형성된다음, 약 60nm의 두께를 갖는 실리콘산화막(314)이 700℃ 이상에서 CVD 법을 사용하여 실리콘산화막(313)상에 증착된다. 실리콘산화막(313,314)은 제2게이트 실리콘산화막(309)을 이룬다.
제8c도를 참고로 하면, 약 100 내지 250nm의 두께를 갖는 제2의 다결정 실리콘막이 제2게이트 실리콘막(309)을 통하여 전하전송영역과 제1전하전송전극(307)과 떨어진 p-타입 웰층(302)의 상층영역 전체에 대해 CVD 법에 의하여 증착된다. 그다음, 제2의 다결정 실리콘막이 제2전하전송전극(310)을 정의하기 위하여 패턴처리된다. 제2게이트 실리콘산화막(309)은 제1및 2전하전송전극들(307,310)사이의 층간절연체를 구성한다.
제8d도를 참고로 하면, SiH4가스는 CVD 법을 사용하여 장치의 표면상에 증착되는 H2O 가스와 반응하여 약 100nm의 두께를 갖는 층간절연막(311)을 형성한다. 계속해서, 텅스텐(W)이 제1 및 2전하전송전극(307,310) 전체와 광전변환영역의 일부분에 대하여 WF6가스를 이용한 스퍼터링법에 의해 증착하여 약 400nm의 두께를 갖는 차폐막(312)을 정의하기 위하여 패턴처리된다.
제3실시예에 의하면, 본 고체촬상소자의 특징은 제2게이트 실리콘산화막(309)의 두께가 감소될 수 있다는 것이다. 그러므로, 실리콘 기판과 차폐막 사이의 간격은 100nm정도로 작게할 수 있다. 상기의 특징은 스미어 레벨의 감소를 가져오는데, 왜냐하면 스미어 레벨은 제4도에서 나타난 바와 같이 실리콘 기판과 차폐막 사이의 간격에 선형적으로 의존하기 때문이다. 따라서, 간격 X를 감소시키는 것은 스미어 레벨을 감소하는데 매우 효과적이고 제3실시예의 결과로서, 스미어 레벨은 10 내지 15 dB 만큼 개선가능하다.
제3실시예에서, 추가로 항복전압에 관하여 우수한 특성이 얻어진다. 제2실리콘산화막은 열산화막과 CVD 실리콘산화막으로 이루어져 제1 및 2전하전송전극 사이의 항복전압이 제2실시예와 비교하여 약 10% 정도 개선된다.
게이트 실리콘산화막이 열산화막, 실리콘질화막 및 CVD 실리콘산화막으로 구성될 때, 실리콘의 댕글링본드(dangling bond)가 실리콘 기판과 산화막 사이에서 발생하여 암전류를 증가시킨다. 그러나, 제2실시예에 의하면, 제2게이트 실리콘 산화막은 CVD 법에 의해 형성되어, 스트레스가 실리콘질화막의 댕글링 본드의 감소로 인하여 감소된다. 그러므로, 암전류가 1.1mV로 줄어든다.
제3실시예에서, 차폐막(116)에 사용되는 텅스텐은 알루미늄(Al)과 같은 다른 금속으로 대체될 수 있다.
또한, 제2 및 3 실시예에서, 제1게이트 실리콘산화막이 CVD 법에 의해 형성되었지만, 이것은 열산화법에 의해 형성될 수도 있다.
본 발명에 대한 수정은 당업자들에게는 용이한 까닭에, 상기에서 설명한 실시예가 발명의 범위를 한정하는 의미가 아님은 명백하다. 따라서, 특허청구범위에 의하여 본 발명의 기술적 사상과 범위내의 모든 변형예를 커버하고자 한다.
Claims (8)
- 기판의 상부영역내에 p-타입 웰층을 선택적으로 형성하는 단계; 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기위하여 소정의 영역상의 상기 p-타입 웰층의 표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기위한 소정의 영역으로부터 이격되어 위치한 영역상의 상기 p-타입 웰층의 상기 표면내에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 열산화법에 의해 제1실리콘 산화막를 형성하는 단계; 장치의 표면상에 CVD법에 의해 실리콘 질화막을 형성하는 단계; 장치의 표면상에 상기 CVD법에 의해 제2실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하의 전송을 제어하기위하여 상기 전하전송 영역과 상기 광전변환영역사이의 상기 p-타입 웰층의 상부영역과 전하전송영역상에 상기 제1실리콘 산화막, 상기 실리콘 질화막 및 상기 제2실리콘 산화막을 경우하는 제1전극을 선택적으로 형성하는 단계; 상기 제2실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 CVD법에 의해 제3실리콘 산화막을 형성하는 단계; 상기 제1전극상에 열산화법에 의해 제1층간절연체를 형성하는 단계; 상기 전하전송영역내에서 신호전하의 전송을 제어하기 위하여 제1층간절연체를 경우하는 제1전극으로부터 이격되어 위치하는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입웰층의 상부영역과 전하전송영역상에 상기 제1실리콘 산화막, 상기 실리콘 질화막 및 상기 제3실리콘 산화막을 경유하는 제2전극을 선택적으로 형성하는 단계; 제3실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 상기 CVD법에 의해 제4실리콘 산화막을 형성하는 단계; 상기 제2전극상에 제2층간절연체를 형성하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기위하여 상기 광전변환영역의 일부와 제1 및 제2전극상에 적층되는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제1항에 있어서, 상기 차폐막을 형성하는 단계이전에 상기 실리콘 질화막과 상기 제4실리콘 산화막의 노출부를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기위하여 소정의 영역상의 기판표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기위하여 상기 소정의 영역과 이격되어 위치한 영역상의 상기 기판의 상기 표면에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 제1게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기위하여 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제1게이트실리콘 산화막을 통하여 제1전극을 선택적으로 형성하는 단계; 상기 제1게이트실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 제2게이트실리콘 산화막을 형성하는 단계 ; 상기 전하전송영역내에 신호전하의 전송을 제어하기위하여 제2게이트실리콘 산화막을 경유하는 제1전극으로부터 이격되어 위치하는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 상기 제2게이트실리콘 산화막을 경유하는 제2전극을 선택적으로 형성하는 단계; 장치의 표면상에 층간절연막을 형성하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기위하여 상기 광전변환영역부와 제1 및 제2전극들상으로 연장하는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제3항에 있어서, 상기 층간절연체와 상기 제1 및 2게이트실리콘 산화막의 각각이 CVD법에 의해 형성되는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2게이트산화막이 각각이 10 내지 100nm의 두께를 갖는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 광자가 입사되도록하여 차후 신호전하로 변환되도록 하기위하여 소정의 영역상의 기판표면에 광전변환영역을 선택적으로 형성하는 단계; 상기 신호전하들을 전송하기위하여 상기 소정의 영역과 이격되어 위치한 영역상의 상기 기판의 상기 표면에 전하전송영역을 선택적으로 형성하는 단계; 장치의 표면상에 제1게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기위하여 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제1게이트실리콘 산화막을 통하여 제1전극을 선택적으로 형성하는 단계; 상기 제1게이트실리콘 산화막의 노출부를 에칭하는 단계; 장치의 표면상에 제2게이트실리콘 산화막을 형성하는 단계; 장치의 표면상에 제3게이트실리콘 산화막을 형성하는 단계; 상기 전하전송영역내에서 신호전하들의 전송을 제어하기위하여 제2 및 제3 게이트실리콘 산화막을 경유하는 제1전극으로부터 이격되어 위치하는 상기 전하전송영역과 상기 광전변환영역사이의 p-타입 웰층의 상부영역과 전하전송영역상에 제2 및 제3 게이트실리콘 산화막을 통하여 제2전극을 선택적으로 형성하는 단계; 장치의 표면상에 층간절연체막을 형성하는 단계; 및 상기 광전변환영역을 제외한 장치의 모든 표면내로 입사광이 입사되는 것을 방지하기위한 상기 광전변환영역의 일부와 제1 및 제2 전극상에 연장하는 차폐막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제6항에 있어서, 상기 게이트실리콘 산화막이 열산화법에 의해 형성되는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제6항에 있어서, 상기 제3게이트실리콘 산화막이 CVD법에 의해 형성되는 것을 특징으로 하는 고체촬상소자의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93-251255 | 1993-10-07 | ||
| JP5251255A JPH07106543A (ja) | 1993-10-07 | 1993-10-07 | 固体撮像装置の製造方法 |
| JP5285757A JP2621773B2 (ja) | 1993-10-21 | 1993-10-21 | 固体撮像素子の製造方法 |
| JP93-285757 | 1993-10-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100218849B1 true KR100218849B1 (ko) | 1999-09-01 |
Family
ID=26540128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025760A KR100218849B1 (ko) | 1993-10-07 | 1994-10-07 | 고체촬상소자의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5492852A (ko) |
| KR (1) | KR100218849B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456000B2 (ja) * | 1993-05-17 | 2003-10-14 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2571018B2 (ja) * | 1994-05-31 | 1997-01-16 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JP2647034B2 (ja) * | 1994-11-28 | 1997-08-27 | 日本電気株式会社 | 電荷結合素子の製造方法 |
| KR100223805B1 (ko) * | 1997-06-13 | 1999-10-15 | 구본준 | 고체 촬상소자의 제조방법 |
| JP3601761B2 (ja) * | 1998-11-19 | 2004-12-15 | 松下電器産業株式会社 | 受光素子およびその製造方法 |
| US6518117B2 (en) * | 2001-03-29 | 2003-02-11 | Micron Technology, Inc. | Methods of forming nitrogen-containing masses, silicon nitride layers, and capacitor constructions |
| EP1585384B1 (en) * | 2002-02-20 | 2012-07-11 | J.R. Simplot Company | Precise breeding |
| US7534934B2 (en) * | 2002-02-20 | 2009-05-19 | J.R. Simplot Company | Precise breeding |
| JP2004063778A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 固体撮像素子 |
| JP2005236223A (ja) * | 2004-02-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置の製造方法 |
| JP4739703B2 (ja) * | 2004-07-14 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2008135636A (ja) * | 2006-11-29 | 2008-06-12 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| US7868688B2 (en) * | 2008-12-30 | 2011-01-11 | Cosmic Circuits Private Limited | Leakage independent very low bandwith current filter |
| JP5651976B2 (ja) * | 2010-03-26 | 2015-01-14 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290187A (en) * | 1973-10-12 | 1981-09-22 | Siemens Aktiengesellschaft | Method of making charge-coupled arrangement in the two-phase technique |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| JPH0828497B2 (ja) * | 1990-07-19 | 1996-03-21 | 株式会社東芝 | 固体撮像装置 |
| EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| JPH04279061A (ja) * | 1991-03-07 | 1992-10-05 | Toshiba Corp | 固体撮像素子の製造方法 |
| US5288656A (en) * | 1991-03-15 | 1994-02-22 | Sony Corporation | Method of manufacturing a CCD solid state image sensing device |
| JP3042042B2 (ja) * | 1991-06-21 | 2000-05-15 | ソニー株式会社 | 固体撮像装置 |
| KR960002645B1 (ko) * | 1992-04-03 | 1996-02-24 | 엘지반도체주식회사 | 전하 전송장치 및 고체 촬상장치 |
| JP2825702B2 (ja) * | 1992-05-20 | 1998-11-18 | シャープ株式会社 | 固体撮像素子 |
| JP2832136B2 (ja) * | 1992-12-28 | 1998-12-02 | シャープ株式会社 | 固体撮像装置及びその製造方法 |
-
1994
- 1994-10-06 US US08/319,101 patent/US5492852A/en not_active Expired - Fee Related
- 1994-10-07 KR KR1019940025760A patent/KR100218849B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5492852A (en) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| US5567632A (en) | Method for fabricating solid state image sensor device having buried type photodiode | |
| US4742027A (en) | Method of fabricating a charge coupled device | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
| KR20000048379A (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US5221852A (en) | Charge coupled device and method of producing the same | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| JP2000500296A (ja) | 電荷結合素子及びそのような素子を製造する方法 | |
| US6472255B1 (en) | Solid-state imaging device and method of its production | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
| KR100309882B1 (ko) | 고체촬상장치및그제조방법 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR970006269B1 (ko) | 전하결합 소자 제조방법 | |
| KR100218311B1 (ko) | 반도체장치의 소자격리구조 및 그 제조방법 | |
| KR100290883B1 (ko) | 고체촬상소자의제조방법 | |
| KR0140632B1 (ko) | 전하결합소자 제조방법 | |
| KR100268881B1 (ko) | 고체촬상소자 제조방법 | |
| KR100263479B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030605 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |