JP3052293B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JP3052293B2 JP3052293B2 JP3078608A JP7860891A JP3052293B2 JP 3052293 B2 JP3052293 B2 JP 3052293B2 JP 3078608 A JP3078608 A JP 3078608A JP 7860891 A JP7860891 A JP 7860891A JP 3052293 B2 JP3052293 B2 JP 3052293B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- film
- silicon oxide
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の製造方
法に関し、特にＣＣＤ固体撮像素子のセル部の素子分離
領域の形成方法に関する。
法に関し、特にＣＣＤ固体撮像素子のセル部の素子分離
領域の形成方法に関する。
【０００２】
【従来の技術】図６乃至図１０は従来の固体撮像素子の
主な製造工程におけるセル部の断面図を示したものであ
る。まず、ｎ型半導体基板１上にｐ型ウェル層２を形成
し、その上に膜厚約４０nmの酸化シリコン膜３、膜厚約
１２０nmの窒化シリコン膜４を順に成長させた後、フォ
トレジスト膜１０を形成しこれをマスクとして光電変換
領域および電荷転送領域となる部分の窒化シリコン膜４
をプラズマエッチング法により選択的に除去する（図
６）。
主な製造工程におけるセル部の断面図を示したものであ
る。まず、ｎ型半導体基板１上にｐ型ウェル層２を形成
し、その上に膜厚約４０nmの酸化シリコン膜３、膜厚約
１２０nmの窒化シリコン膜４を順に成長させた後、フォ
トレジスト膜１０を形成しこれをマスクとして光電変換
領域および電荷転送領域となる部分の窒化シリコン膜４
をプラズマエッチング法により選択的に除去する（図
６）。
【０００３】窒化シリコン膜４をマスクとしてｎ型不純
物をイオン注入して電荷転送領域５を形成し、該電荷転
送領域上を覆うフォトレジスト（図示なし）を形成した
後、該フォトレジストと窒化シリコン膜４とをマスクと
してさらにｎ型不純物をイオン注入して光電変換領域６
を形成する（図７）。
物をイオン注入して電荷転送領域５を形成し、該電荷転
送領域上を覆うフォトレジスト（図示なし）を形成した
後、該フォトレジストと窒化シリコン膜４とをマスクと
してさらにｎ型不純物をイオン注入して光電変換領域６
を形成する（図７）。
【０００４】窒化シリコン膜４をマスクとして熱酸化を
施し、選択的に約３００nmの比較的厚い酸化シリコン膜
７を成長させ、窒化シリコン膜４をウェットエッチング
法により除去した後、前記比較的厚い酸化シリコン膜７
をマスクにイオン注入を行いｐ型の信号読み出し領域８
のしきい値の調整を行い、更にフォトレジストプロセス
を用いて前記信号読み出し領域８をフォトレジスト膜１
２にて被覆し、前記酸化シリコン膜７とフォトレジスト
膜１２とをマスクとしたイオン注入により、ｐ+ 型の素
子分離領域９を前記電荷転送領域５および光電変換領域
６に自己整合的に形成する（図８）。
施し、選択的に約３００nmの比較的厚い酸化シリコン膜
７を成長させ、窒化シリコン膜４をウェットエッチング
法により除去した後、前記比較的厚い酸化シリコン膜７
をマスクにイオン注入を行いｐ型の信号読み出し領域８
のしきい値の調整を行い、更にフォトレジストプロセス
を用いて前記信号読み出し領域８をフォトレジスト膜１
２にて被覆し、前記酸化シリコン膜７とフォトレジスト
膜１２とをマスクとしたイオン注入により、ｐ+ 型の素
子分離領域９を前記電荷転送領域５および光電変換領域
６に自己整合的に形成する（図８）。
【０００５】次に、フォトレジスト膜１２および酸化シ
リコン膜３、７を除去し、熱酸化を施すことにより、ゲ
ート絶縁膜１３を形成し、更に減圧ＣＶＤ法、フォトリ
ソグラフ法およびプラズマエッチング法を用いて、光電
変換領域から電荷転送領域への信号電荷の読み出しおよ
び電荷転送を行なうためのゲート電極１４を形成する
（図９）。
リコン膜３、７を除去し、熱酸化を施すことにより、ゲ
ート絶縁膜１３を形成し、更に減圧ＣＶＤ法、フォトリ
ソグラフ法およびプラズマエッチング法を用いて、光電
変換領域から電荷転送領域への信号電荷の読み出しおよ
び電荷転送を行なうためのゲート電極１４を形成する
（図９）。
【０００６】然る後、層間絶縁膜１５を堆積し、この層
間絶縁膜１５にコンタクトホールを開口した後、遮光お
よび配線用の金属膜１６を形成し、更に保護酸化シリコ
ン膜１７を形成して従来の固体撮像素子の製造は完了す
る（図１０）。
間絶縁膜１５にコンタクトホールを開口した後、遮光お
よび配線用の金属膜１６を形成し、更に保護酸化シリコ
ン膜１７を形成して従来の固体撮像素子の製造は完了す
る（図１０）。
【０００７】
【発明が解決しようとする課題】上述した従来の固体撮
像素子の製造方法は、光電変換領域および電荷転送領域
となるアクティブ領域上を選択熱酸化することにより比
較的厚い酸化シリコン膜を形成し、この酸化シリコン膜
をマスクとしてイオン注入を行い素子分離領域を光電変
換領域および電荷転送領域と自己整合的に形成するもの
であるため、熱酸化膜形成時に転位ループによる結晶欠
陥およびアクティブ領域の不純物プロファイル変動が発
生し易いという欠点があった。
像素子の製造方法は、光電変換領域および電荷転送領域
となるアクティブ領域上を選択熱酸化することにより比
較的厚い酸化シリコン膜を形成し、この酸化シリコン膜
をマスクとしてイオン注入を行い素子分離領域を光電変
換領域および電荷転送領域と自己整合的に形成するもの
であるため、熱酸化膜形成時に転位ループによる結晶欠
陥およびアクティブ領域の不純物プロファイル変動が発
生し易いという欠点があった。
【０００８】
【課題を解決するための手段】本発明の固体撮像素子の
製造方法は、第１導電型半導体層上に、光電変換領域と
電荷転送領域との平面的形状を規定する第１のマスクを
形成する工程と、前記第１のマスクをマスクとして液相
成長法により選択的に酸化シリコン膜を成長させる工程
と、前記光電変換領域と前記電荷転送領域との間の表面
を部分的に覆う第２のマスクを形成する工程と、前記酸
化シリコン膜および前記第２のマスクをマスクとして第
１導電型の不純物を導入して素子分離領域を形成する工
程と、を具備するものである。
製造方法は、第１導電型半導体層上に、光電変換領域と
電荷転送領域との平面的形状を規定する第１のマスクを
形成する工程と、前記第１のマスクをマスクとして液相
成長法により選択的に酸化シリコン膜を成長させる工程
と、前記光電変換領域と前記電荷転送領域との間の表面
を部分的に覆う第２のマスクを形成する工程と、前記酸
化シリコン膜および前記第２のマスクをマスクとして第
１導電型の不純物を導入して素子分離領域を形成する工
程と、を具備するものである。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１乃至図５は、本発明の一実施例の主な
製造工程におけるセル部の断面図を示したものである。
まず、ｎ型半導体基板１上にｐ型ウェル層２を形成し、
熱酸化により表面に膜厚約２０nmの酸化シリコン膜３を
形成した後、フォトレジスト膜１０を選択的に形成し、
これをマスクにＡｓをイオン注入して、比較的浅いｎ型
領域である電荷転送領域５を形成する（この場合、光電
変換領域にも不純物が導入される）（図１）。
て説明する。図１乃至図５は、本発明の一実施例の主な
製造工程におけるセル部の断面図を示したものである。
まず、ｎ型半導体基板１上にｐ型ウェル層２を形成し、
熱酸化により表面に膜厚約２０nmの酸化シリコン膜３を
形成した後、フォトレジスト膜１０を選択的に形成し、
これをマスクにＡｓをイオン注入して、比較的浅いｎ型
領域である電荷転送領域５を形成する（この場合、光電
変換領域にも不純物が導入される）（図１）。
【００１０】前工程において形成されたフォトレジスト
膜１０にＣＦ4 ガス処理、熱硬化処理或いは硬化剤処理
等を施した後、電荷転送領域５上を覆うフォトレジスト
膜１１を形成し、フォトレジスト膜１１をマスクにＰを
イオン注入して比較的深い光電変換領域６を形成する
（図２）。
膜１０にＣＦ4 ガス処理、熱硬化処理或いは硬化剤処理
等を施した後、電荷転送領域５上を覆うフォトレジスト
膜１１を形成し、フォトレジスト膜１１をマスクにＰを
イオン注入して比較的深い光電変換領域６を形成する
（図２）。
【００１１】次に、フォトレジスト膜１１のみを選択的
に除去し、 Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ ←→ ＳｉＯ2 ＋６ＨＦ Ｈ3 ＢＯ3 ＋４ＨＦ ←→ ＢＦ4 -＋Ｈ3 Ｏ+ ＋２Ｈ2
Ｏ にて示される液相成長法により、酸化シリコン膜３上に
のみ選択的に膜厚約３００nmの比較的厚い酸化シリコン
膜７を成長させた後、フォトレジスト膜１０を除去す
る。
に除去し、 Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ ←→ ＳｉＯ2 ＋６ＨＦ Ｈ3 ＢＯ3 ＋４ＨＦ ←→ ＢＦ4 -＋Ｈ3 Ｏ+ ＋２Ｈ2
Ｏ にて示される液相成長法により、酸化シリコン膜３上に
のみ選択的に膜厚約３００nmの比較的厚い酸化シリコン
膜７を成長させた後、フォトレジスト膜１０を除去す
る。
【００１２】次に、この酸化シリコン膜７をマスクにＢ
をイオン注入して信号読み出し領域８のしきい値を調整
する。続いて、この信号読み出し領域８をフォトレジス
ト膜１２にて被覆し、前記酸化シリコン膜７とフォトレ
ジスト膜１２をマスクにＢを高濃度にイオン注入して、
素子分離領域９を電荷転送領域５および光電変換領域６
に自己整合的に形成する（図３）。
をイオン注入して信号読み出し領域８のしきい値を調整
する。続いて、この信号読み出し領域８をフォトレジス
ト膜１２にて被覆し、前記酸化シリコン膜７とフォトレ
ジスト膜１２をマスクにＢを高濃度にイオン注入して、
素子分離領域９を電荷転送領域５および光電変換領域６
に自己整合的に形成する（図３）。
【００１３】次に、フォトレジスト膜１２および酸化シ
リコン膜３、７を除去し、熱酸化を施すことにより、ゲ
ート絶縁膜１３を形成する。その上に減圧ＣＶＤ法によ
りポリシリコンを堆積し、さらにフォトリソグラフ技術
およびプラズマエッチング法を用いて、光電変換領域か
ら電荷転送領域への信号電荷の読み出しおよび電荷転送
を行なうためのゲート電極１４を形成する。次に、ゲー
ト電極１４をマスクとして、Ｂをイオン注入して光電変
換領域６の表面に浅いｐ+型領域１８を形成する（図
４）。
リコン膜３、７を除去し、熱酸化を施すことにより、ゲ
ート絶縁膜１３を形成する。その上に減圧ＣＶＤ法によ
りポリシリコンを堆積し、さらにフォトリソグラフ技術
およびプラズマエッチング法を用いて、光電変換領域か
ら電荷転送領域への信号電荷の読み出しおよび電荷転送
を行なうためのゲート電極１４を形成する。次に、ゲー
ト電極１４をマスクとして、Ｂをイオン注入して光電変
換領域６の表面に浅いｐ+型領域１８を形成する（図
４）。
【００１４】然る後に、層間絶縁膜１５を堆積し、層間
絶縁膜１５にコンタクトホールを開口した後、遮光およ
び配線用の金属膜１６を形成し、更に保護酸化シリコン
膜１７を形成することにより、本実施例の固体撮像素子
製造は完了する（図１０）。
絶縁膜１５にコンタクトホールを開口した後、遮光およ
び配線用の金属膜１６を形成し、更に保護酸化シリコン
膜１７を形成することにより、本実施例の固体撮像素子
製造は完了する（図１０）。
【００１５】なお、以上の実施例では、ＣＣＤは埋め込
みチャネル型のものについて説明したが、本発明はこれ
に限定されるものではなく表面チャネル型のものにも適
用しうるものである。また、光電変換素子についても実
施例の埋め込み型ｐｎフォトダイオードに限定されるも
のではない。
みチャネル型のものについて説明したが、本発明はこれ
に限定されるものではなく表面チャネル型のものにも適
用しうるものである。また、光電変換素子についても実
施例の埋め込み型ｐｎフォトダイオードに限定されるも
のではない。
【００１６】
【発明の効果】以上説明したように、本発明の固体撮像
素子の製造方法は、光電変換領域および電荷転送領域を
形成するために用いたフォトレジスト膜をマスクとし
て、液相成長法のような低温成膜技術により選択的に酸
化シリコン膜を形成し、これをマスクに素子分離領域を
形成するものであるので、本発明によれば、アクティブ
領域上を選択熱酸化することに起因する転位ループによ
る結晶欠陥の発生やアクティブ領域の不純物プロファイ
ル変動の発生を抑制することができる。
素子の製造方法は、光電変換領域および電荷転送領域を
形成するために用いたフォトレジスト膜をマスクとし
て、液相成長法のような低温成膜技術により選択的に酸
化シリコン膜を形成し、これをマスクに素子分離領域を
形成するものであるので、本発明によれば、アクティブ
領域上を選択熱酸化することに起因する転位ループによ
る結晶欠陥の発生やアクティブ領域の不純物プロファイ
ル変動の発生を抑制することができる。
【図１】 本発明の一実施例を説明するためのセル部の
工程断面図。
工程断面図。
【図２】 本発明の一実施例を説明するためのセル部の
工程断面図。
工程断面図。
【図３】 本発明の一実施例を説明するためのセル部の
工程断面図。
工程断面図。
【図４】 本発明の一実施例を説明するためのセル部の
工程断面図。
工程断面図。
【図５】 本発明の一実施例を説明するためのセル部の
工程断面図。
工程断面図。
【図６】 従来例を説明するためのセル部の工程断面
図。
図。
【図７】 従来例を説明するためのセル部の工程断面
図。
図。
【図８】 従来例を説明するためのセル部の工程断面
図。
図。
【図９】 従来例を説明するためのセル部の工程断面
図。
図。
【図１０】 従来例を説明するためのセル部の工程断面
図。
図。
１…ｎ型半導体基板、 ２…ｐ型ウェル層、 ３…
酸化シリコン膜、４…窒化シリコン膜、 ５…電荷転
送領域、 ６…光電変換領域、 ７…比較的厚い酸
化シリコン膜、 ８…信号読み出し領域、 ９…
素子分離領域、 １０、１１、１２…フォトレジスト
膜、 １３…ゲート絶縁膜、１４…ゲート電極、
１５…層間絶縁膜、 １６…金属膜、 １７…保護
酸化シリコン膜、 １８…ｐ+ 型領域。
酸化シリコン膜、４…窒化シリコン膜、 ５…電荷転
送領域、 ６…光電変換領域、 ７…比較的厚い酸
化シリコン膜、 ８…信号読み出し領域、 ９…
素子分離領域、 １０、１１、１２…フォトレジスト
膜、 １３…ゲート絶縁膜、１４…ゲート電極、
１５…層間絶縁膜、 １６…金属膜、 １７…保護
酸化シリコン膜、 １８…ｐ+ 型領域。
Claims (1)
- 【請求項１】 第１導電型半導体層上に、光電変換領域
と電荷転送領域との平面的形状を規定する第１のマスク
を形成する工程と、前記第１のマスクをマスクとして液
相成長法により選択的に酸化シリコン膜を成長させる工
程と、前記光電変換領域と前記電荷転送領域との間の表
面を部分的に覆う第２のマスクを形成する工程と、前記
酸化シリコン膜および前記第２のマスクをマスクとして
第１導電型の不純物を導入して素子分離領域を形成する
工程と、を具備する固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078608A JP3052293B2 (ja) | 1991-03-18 | 1991-03-18 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078608A JP3052293B2 (ja) | 1991-03-18 | 1991-03-18 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04288878A JPH04288878A (ja) | 1992-10-13 |
| JP3052293B2 true JP3052293B2 (ja) | 2000-06-12 |
Family
ID=13666599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078608A Expired - Lifetime JP3052293B2 (ja) | 1991-03-18 | 1991-03-18 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052293B2 (ja) |
-
1991
- 1991-03-18 JP JP3078608A patent/JP3052293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04288878A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| JPH08288496A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| JP2970307B2 (ja) | 固体撮像装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP4070876B2 (ja) | Ｃｍｏｓ回路の製造方法 | |
| JP3052293B2 (ja) | 固体撮像素子の製造方法 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP2795241B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPH06326183A (ja) | 半導体装置の製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3376208B2 (ja) | 半導体装置およびその製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| KR100233264B1 (ko) | 아날로그 반도체소자 제조방법 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| JP3437110B2 (ja) | 半導体装置及びその製造方法 | |
| JPH023242A (ja) | 半導体装置の製造方法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH04129275A (ja) | 半導体装置 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 |