JP2695891B2 - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JP2695891B2 JP2695891B2 JP850589A JP850589A JP2695891B2 JP 2695891 B2 JP2695891 B2 JP 2695891B2 JP 850589 A JP850589 A JP 850589A JP 850589 A JP850589 A JP 850589A JP 2695891 B2 JP2695891 B2 JP 2695891B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- voltage
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電解効果トランジスタ（以下、単にFETま
たはトランジスタという）を用いたコンパレータ回路に
係り、特に、Ｎチャネル型FETまたはＰチャネル型FETの
何れか一方の型のみを用いたコンパレータ回路の利得を
改善したもの関する。
たはトランジスタという）を用いたコンパレータ回路に
係り、特に、Ｎチャネル型FETまたはＰチャネル型FETの
何れか一方の型のみを用いたコンパレータ回路の利得を
改善したもの関する。
［従来の技術］ 第２図は従来のコンパレータ回路の基本構成例を示
す。
す。
トランジスタQ21とQ23とは同一特性にするため同一寸
法で形成される。また、これらトランジスタQ21とQ23と
で差動増幅器を形成するために、これらのソースは共通
接続されて定電流源用のトランジスタQ25のドレインに
接続される。トランジスタQ25のソースとゲートは短絡
されて電源電圧VSSに接続される。
法で形成される。また、これらトランジスタQ21とQ23と
で差動増幅器を形成するために、これらのソースは共通
接続されて定電流源用のトランジスタQ25のドレインに
接続される。トランジスタQ25のソースとゲートは短絡
されて電源電圧VSSに接続される。
また、トランジスタQ21,Q23のドレインは、それぞれ
能動負荷トランジスタQ22,Q24を介して電源電圧VDDに共
通接続される。
能動負荷トランジスタQ22,Q24を介して電源電圧VDDに共
通接続される。
信号電圧V2inをトランジスタQ21のゲートに、参照電
圧V2refをトランジスタQ23のゲートにそれぞれ入力し、
トランジスタQ21のドレインより出力V2outを取り出すよ
うになっている。
圧V2refをトランジスタQ23のゲートにそれぞれ入力し、
トランジスタQ21のドレインより出力V2outを取り出すよ
うになっている。
従って、参照電圧V2refに比べ信号電圧V2inを大きく
すると、トランジスタQ21の方がトランジスタQ23に比べ
て、より多くの電流を流す方向に働き、能動負荷トラン
ジスタQ22に流れる電流が増加して出力電圧V2outが下が
る。
すると、トランジスタQ21の方がトランジスタQ23に比べ
て、より多くの電流を流す方向に働き、能動負荷トラン
ジスタQ22に流れる電流が増加して出力電圧V2outが下が
る。
また、反対に参照電圧V2refに比べ信号電圧V2inを小
さくすると、トランジスタQ23の方がトランジスタQ21に
比べて、より多くの電流を流す方向に働き、能動負荷ト
ランジスタQ24に流れる電流が増加して出力電圧V2outが
上がる。
さくすると、トランジスタQ23の方がトランジスタQ21に
比べて、より多くの電流を流す方向に働き、能動負荷ト
ランジスタQ24に流れる電流が増加して出力電圧V2outが
上がる。
このため、本回路は差動増幅器の利得を高くすること
によって、コンパレータ動作を行う。
によって、コンパレータ動作を行う。
［発明が解決しようとする課題］ しかし、上述した構成の従来のコンパレータ回路で
は、参照電圧V2refに比べ信号電圧V2inを大きくした場
合、トランジスタQ21の電流の増加分だけQ23の電流が減
少するように動作する。即ちトランジスタQ23の電流の
減少は、トランジスタQ23が非飽和領域で作動している
ことから、トランジスタQ23のゲート−ソース間電圧Vgs
を減少させるように、トランジスタQ23とQ21のソース電
位V2sを上げる。
は、参照電圧V2refに比べ信号電圧V2inを大きくした場
合、トランジスタQ21の電流の増加分だけQ23の電流が減
少するように動作する。即ちトランジスタQ23の電流の
減少は、トランジスタQ23が非飽和領域で作動している
ことから、トランジスタQ23のゲート−ソース間電圧Vgs
を減少させるように、トランジスタQ23とQ21のソース電
位V2sを上げる。
つまり、参照電圧V2refに比べ信号電圧V2inを高めた
場合、トランジスタQ21のゲート−ソース間電圧Vgsの増
加量は、信号電圧V2inの増加量に対してトランジスタQ
23のVgsの減少分だけ減ることになる。
場合、トランジスタQ21のゲート−ソース間電圧Vgsの増
加量は、信号電圧V2inの増加量に対してトランジスタQ
23のVgsの減少分だけ減ることになる。
これは、トランジスタQ21とQ23とは特性が同一である
ため、トランジスタQ21のVgsの変化量は信号電圧V2inの
丁度半分に減少してしまうことを意味する。
ため、トランジスタQ21のVgsの変化量は信号電圧V2inの
丁度半分に減少してしまうことを意味する。
ここで、差動増幅器の第１次近似により、その原理を
説明する。信号電圧をΔV2inだけ変化させたとする。ト
ランジスタQ21,Q23のゲート−ソース間電圧の変化量を
ΔVgs21,ΔVgs23とし、ドレインソース間電流の変化量
をΔIds21,ΔIds23とする。トランジスタQ21とQ23は特
性が同じなので、相互コンダクタンスｇは同じである。
するとΔIds21は、ΔVgs21と相互コンダクタンスｇとの
積なり、ΔIds23はΔVgs23と相互コンダクタンスｇとの
積となる。
説明する。信号電圧をΔV2inだけ変化させたとする。ト
ランジスタQ21,Q23のゲート−ソース間電圧の変化量を
ΔVgs21,ΔVgs23とし、ドレインソース間電流の変化量
をΔIds21,ΔIds23とする。トランジスタQ21とQ23は特
性が同じなので、相互コンダクタンスｇは同じである。
するとΔIds21は、ΔVgs21と相互コンダクタンスｇとの
積なり、ΔIds23はΔVgs23と相互コンダクタンスｇとの
積となる。
ΔIds21＝ΔVgs21×ｇ ・・・（１） ΔIds23＝ΔVgs23×ｇ ・・・（２） また、この差動対の左右のトランジスタに流れる電流
の和は、定電流源であるトランジスタQ25のドレイン電
流に等しいので、左右のトランジスタに流れる電流の変
化の和はゼロとなる。すなわちΔIds21とΔIds23の和は
ゼロとなる。
の和は、定電流源であるトランジスタQ25のドレイン電
流に等しいので、左右のトランジスタに流れる電流の変
化の和はゼロとなる。すなわちΔIds21とΔIds23の和は
ゼロとなる。
ΔIds21＋Ids23＝０ ・・・（３） 更にトランジスタQ21,Q23のソース電位の変化量をΔV
2sとするとΔVgs21はΔV2inとΔV2sの和となり、ΔV
gs23はΔV2sとなる。
2sとするとΔVgs21はΔV2inとΔV2sの和となり、ΔV
gs23はΔV2sとなる。
ΔVgs21＝ΔV2in＋ΔV2s ・・・（４） ΔVgs23＝ΔV2s ・・・（５） これらの関係をΔVgs21とΔV2inの関係に整理する
と、ΔVgs21はΔV2in/2に等しいことがわかる。
と、ΔVgs21はΔV2in/2に等しいことがわかる。
即ち、（１）式と（２）式を（３）式に代入すると、 ΔVgs21×ｇ＋ΔVgs23×ｇ＝０ ・・・（６） 従って、ΔVgs23＝−ΔVgs21 ・・・（７） （５）式、（７）式から ΔV2s＝ΔVgs23＝−ΔVgs21 ・・・（８） （８）式を（４）式に代入すると、 ΔVgs21＝ΔV2in＝−ΔVgs21 ・・・（９） 従ってΔVgs21＝ΔV2in/2となる。
このため、本回路ではトランジスタQ21のスイッチ能
力を十分発揮できず、コンパレータ回路の利得が減少す
るという欠点があった。
力を十分発揮できず、コンパレータ回路の利得が減少す
るという欠点があった。
利得を向上させるためには、負荷抵抗を高めたり、ト
ランジスタの相互コンダクタンスを高めたりする方法が
ある。
ランジスタの相互コンダクタンスを高めたりする方法が
ある。
例えば負荷抵抗を高めるために、ピンチオフ電圧Vp＝
−2Vのトランジスタを使用したものもある（D.Meignant
et al.;“A High Performance 1.8GHz Strobed Compar
ator For A/D Converter",IEEE GaAs IC Sympo.Tech.Di
gest pp.66〜69,Oct.1983）。
−2Vのトランジスタを使用したものもある（D.Meignant
et al.;“A High Performance 1.8GHz Strobed Compar
ator For A/D Converter",IEEE GaAs IC Sympo.Tech.Di
gest pp.66〜69,Oct.1983）。
しかし、差動型の増幅器を使用する限り、入力側のゲ
ート−ソース間電圧Vgsが入力により変動するのが避け
られないため、上述した欠点は本質的には改善できな
い。
ート−ソース間電圧Vgsが入力により変動するのが避け
られないため、上述した欠点は本質的には改善できな
い。
本発明の目的は、入力側のトランジスタのソース電圧
を入力によらず一定にすることによって、上述した従来
技術の欠点を解消して、参照電圧に比べ信号電圧が大き
くなった場合でも、入力側のトランジスタのゲート−ソ
ース間電圧が減少することなく、トランジスタのスイッ
チ特性を十分に発揮させて、大きな利得が得られるコン
パレータ回路を提供することにある。
を入力によらず一定にすることによって、上述した従来
技術の欠点を解消して、参照電圧に比べ信号電圧が大き
くなった場合でも、入力側のトランジスタのゲート−ソ
ース間電圧が減少することなく、トランジスタのスイッ
チ特性を十分に発揮させて、大きな利得が得られるコン
パレータ回路を提供することにある。
［課題を解決するための手段］ 本発明のコンパレータ回路は、ゲートに参照電圧が印
加される参照側トランジスタを有し、そのトランジスタ
のドレインを直接ないし低抵抗負荷を介して電圧源に、
ソースを電流源にそれぞれ接続して、上記ソースを出力
とするソースホロワ回路を構成する。
加される参照側トランジスタを有し、そのトランジスタ
のドレインを直接ないし低抵抗負荷を介して電圧源に、
ソースを電流源にそれぞれ接続して、上記ソースを出力
とするソースホロワ回路を構成する。
一方、ゲートに信号電圧が印加される入力側トランジ
スタを有し、そのトランジスタのドレインを能動負荷を
介して上記電圧源に、ソースを上記ソースホロワ回路の
出力にそれぞれ接続して、上記ドレインを出力とするシ
ングルエンド回路を構成する。
スタを有し、そのトランジスタのドレインを能動負荷を
介して上記電圧源に、ソースを上記ソースホロワ回路の
出力にそれぞれ接続して、上記ドレインを出力とするシ
ングルエンド回路を構成する。
そして、上記参照側トランジスタの相互コンダクタン
スを上記入力側トランジスタよりも大きくするようにし
たものである。
スを上記入力側トランジスタよりも大きくするようにし
たものである。
［作用］ シングルエンド回路の入力側のトランジスタに加わる
信号電圧に変動があってソースホロワ回路の参照側トラ
ンジスタに流れる電流が変化しても、その出力インピー
ダンスが小さいため、このソースホロワ回路に接続され
ている入力側トランジスタのソースは電圧変動を伴わ
ず、そのソース電位には、常に参照電圧と等しい電圧が
現れる。
信号電圧に変動があってソースホロワ回路の参照側トラ
ンジスタに流れる電流が変化しても、その出力インピー
ダンスが小さいため、このソースホロワ回路に接続され
ている入力側トランジスタのソースは電圧変動を伴わ
ず、そのソース電位には、常に参照電圧と等しい電圧が
現れる。
従って、入力側トランジスタのソース電位の同相の変
化が小さくなるため、参照電圧に比べ信号電圧が高くな
った場合でも、入力側トランジスタのゲート−ソース間
電圧が減少することはなく、入力側トランジスタのスイ
ッチ特性が十分に発揮される。
化が小さくなるため、参照電圧に比べ信号電圧が高くな
った場合でも、入力側トランジスタのゲート−ソース間
電圧が減少することはなく、入力側トランジスタのスイ
ッチ特性が十分に発揮される。
［実施例］ 以下、本発明の一実施例を第１図，第３図を用いて説
明する。
明する。
第１図は本発明のコンパレータ回路の一例を示す。こ
こでは、コンパレータ回路を構成するトランジスタはＮ
チャネル型又はＰチャネル型の何れでもよい。
こでは、コンパレータ回路を構成するトランジスタはＮ
チャネル型又はＰチャネル型の何れでもよい。
ゲートに信号電圧V1inが入力される入力側トランジス
タQ11は、そのドレインが、ゲートとソース間を短絡し
た能動負荷トランジスタQ12を介して電源電圧VDDに接続
され、トランジスタQ11のドレインを出力端子とするシ
ングルエンド回路Ａを構成する。トランジスタQ11のソ
ースは後述するソースホロワ回路Ｂに接続される。
タQ11は、そのドレインが、ゲートとソース間を短絡し
た能動負荷トランジスタQ12を介して電源電圧VDDに接続
され、トランジスタQ11のドレインを出力端子とするシ
ングルエンド回路Ａを構成する。トランジスタQ11のソ
ースは後述するソースホロワ回路Ｂに接続される。
ゲートに参照電圧V1refが入力される参照側トランジ
スタQ13は、そのドレインを直接上記電源VDDに接続する
と共に、そのソースに定電流源トランジスタQ14を接続
して、トランジスタQ13のソースを出力とするソースホ
ロワ回路Ｂを構成している。定電流源トランジスタQ14
はゲートとソース間が短絡され、短絡されたゲート，ソ
ースが電源電圧VSSに接続されている。
スタQ13は、そのドレインを直接上記電源VDDに接続する
と共に、そのソースに定電流源トランジスタQ14を接続
して、トランジスタQ13のソースを出力とするソースホ
ロワ回路Ｂを構成している。定電流源トランジスタQ14
はゲートとソース間が短絡され、短絡されたゲート，ソ
ースが電源電圧VSSに接続されている。
ソースホロワ回路Ｂを構成するために、参照電圧V
1refのゲート印加によりトランジスタQ13のドレイン電
流の値を、定電流源トランジスタQ14の値よりも大きく
設定して、トランジスタQ13にかかるソース・ドレイン
電圧が高く設定され、トランジスタQ13のＩ−Ｖ特性か
ら見ると飽和領域での動作（すなわちオーバードライ
ブ）がされるようにする。
1refのゲート印加によりトランジスタQ13のドレイン電
流の値を、定電流源トランジスタQ14の値よりも大きく
設定して、トランジスタQ13にかかるソース・ドレイン
電圧が高く設定され、トランジスタQ13のＩ−Ｖ特性か
ら見ると飽和領域での動作（すなわちオーバードライ
ブ）がされるようにする。
従って、トランジスタQ13は非飽和領域ではなく、飽
和領域で動作することになる。なお、トランジスタQ13
が飽和領域で動作するのであれば、トランジスタQ13と
ドレインと電源電圧VDDとは、図示例のように直接接続
ではなく、これらの間に低抵抗を介在させてもよい。
和領域で動作することになる。なお、トランジスタQ13
が飽和領域で動作するのであれば、トランジスタQ13と
ドレインと電源電圧VDDとは、図示例のように直接接続
ではなく、これらの間に低抵抗を介在させてもよい。
上記シングルエンド回路Ａを構成するトランジスタQ
11のソースは、ソースホロワ回路Ｂの定電流源トランジ
スタQ14のドレインとトランジスタQ13のソースとの接続
点に接続される。
11のソースは、ソースホロワ回路Ｂの定電流源トランジ
スタQ14のドレインとトランジスタQ13のソースとの接続
点に接続される。
上述したトランジスタQ11,Q12,Q13,Q14は全て同じ閾
値電圧Vtを持つように作られる。
値電圧Vtを持つように作られる。
また、シングルエンド回路Ａを構成するトランジスタ
Q11とQ12同士は同じゲート幅W1に、ソースホロワ回路Ｂ
を構成するトランジスタQ13とQ14同士も同じゲート幅W2
にそれぞれ設計されるが、W1に比べてW2は十分大きな値
にしてある。
Q11とQ12同士は同じゲート幅W1に、ソースホロワ回路Ｂ
を構成するトランジスタQ13とQ14同士も同じゲート幅W2
にそれぞれ設計されるが、W1に比べてW2は十分大きな値
にしてある。
このように、ソースホロワ回路ＢのトランジスタQ13,
Q14のゲート幅W2をシングルエンド回路Ｂよりも大きな
値にするのは、相互コンダクタンスを大きくしてソース
ホロワ回路Ｂの出力インピーダンスを小さくするためで
ある。
Q14のゲート幅W2をシングルエンド回路Ｂよりも大きな
値にするのは、相互コンダクタンスを大きくしてソース
ホロワ回路Ｂの出力インピーダンスを小さくするためで
ある。
さて、次に上述した構成の作用を説明する。
トランジスタQ11のソース電位V1sよりも大きな信号電
圧V1inをゲートに印加すると、能動負荷トランジスタQ
12に比べてトランジスタQ11はオン状態となり、それま
で電源電圧VDD近くの値であった出力電圧V1outはV1sま
で低下する。
圧V1inをゲートに印加すると、能動負荷トランジスタQ
12に比べてトランジスタQ11はオン状態となり、それま
で電源電圧VDD近くの値であった出力電圧V1outはV1sま
で低下する。
逆に、トランジスタQ11のソース電位V1sよりも小さな
信号電圧V1inがゲートに印加されると、能動負荷トラン
ジスタQ12に比べトランジスタQ11はオフ状態となり、出
力電圧V1outはほぼ電源電圧VDDまで上がる。
信号電圧V1inがゲートに印加されると、能動負荷トラン
ジスタQ12に比べトランジスタQ11はオフ状態となり、出
力電圧V1outはほぼ電源電圧VDDまで上がる。
即ち、トランジスタQ11とQ12とから成るシングルエン
ド回路ＡはV1sを参照電圧としてコンパレータ動作を行
う。
ド回路ＡはV1sを参照電圧としてコンパレータ動作を行
う。
一方、トランジスタQ13とQ14とで構成されるソースホ
ロワ回路Ｂでは、ソースホロワ回路Ｂのトランジスタの
ゲート幅W2をシングルエンド回路Ａよりも大きな値にし
てあることにより、その出力インピーダンスはトランジ
スタQ11に比べて十分小さくなっているので、入力側の
トランジスタQ11がオン／オフ動作を行っても、そのソ
ース電位V1sは殆ど変化せず、参照電圧V1refとほぼ同じ
電位を保持する。
ロワ回路Ｂでは、ソースホロワ回路Ｂのトランジスタの
ゲート幅W2をシングルエンド回路Ａよりも大きな値にし
てあることにより、その出力インピーダンスはトランジ
スタQ11に比べて十分小さくなっているので、入力側の
トランジスタQ11がオン／オフ動作を行っても、そのソ
ース電位V1sは殆ど変化せず、参照電圧V1refとほぼ同じ
電位を保持する。
従って、参照電圧V1refに比べ信号電圧V1inを高めた
場合、トランジスタQ11のゲート−ソース間電圧Vgsの増
加量は、信号電圧V1inの増加量に対して減少することな
く、そのまま増加する。
場合、トランジスタQ11のゲート−ソース間電圧Vgsの増
加量は、信号電圧V1inの増加量に対して減少することな
く、そのまま増加する。
このことは、トランジスタQ11のスイッチ能力が遺憾
なく発揮され、コンパレータ回路の利得を大幅に増加さ
せることを意味する。
なく発揮され、コンパレータ回路の利得を大幅に増加さ
せることを意味する。
第３図は、回路シミュレータによる本実施例の入出力
特性のシミュレーション例を示す。電源電圧VDD＝0V,V
SS＝5V,参照電圧V1ref＝−2Vを印加し、ゲート幅比W2/W
1＝５に設定している。
特性のシミュレーション例を示す。電源電圧VDD＝0V,V
SS＝5V,参照電圧V1ref＝−2Vを印加し、ゲート幅比W2/W
1＝５に設定している。
全て同一のトランジスタを用いて構成した、同図中に
併せて示す従来の回路と比較すると、本実施例の回路の
方が利得が大きくなっていることが分かる。図によれ
ば、最大利得で従来回路に比べて約1.9倍大きな値が得
られており、理論通りの本質的な改善が認められた。
併せて示す従来の回路と比較すると、本実施例の回路の
方が利得が大きくなっていることが分かる。図によれ
ば、最大利得で従来回路に比べて約1.9倍大きな値が得
られており、理論通りの本質的な改善が認められた。
以上述べたように本実施例によれば、コンパレータ回
路を差動型のダブルエンド回路ではなく、シングルエン
ド回路Ａとソースホロワ回路Ｂとで構成して、シングル
エンド回路Ａの入力側のトランジスタQ11のソースをソ
ースホロワ回路Ｂに接続したので、入力側トランジスタ
のソース電位は信号電圧が変動しても、ほぼ一定とな
り、したがって、参照電圧V1refに比べ信号電圧V1inを
高めた場合でも、トランジスタQ11のゲート−ソース間
電圧Vgsは、信号電圧V1inの増加量に対して減少するこ
とがない。従って、トランジスタのスイッチ特性を十分
に発揮させて、大きな利得を得ることができる。
路を差動型のダブルエンド回路ではなく、シングルエン
ド回路Ａとソースホロワ回路Ｂとで構成して、シングル
エンド回路Ａの入力側のトランジスタQ11のソースをソ
ースホロワ回路Ｂに接続したので、入力側トランジスタ
のソース電位は信号電圧が変動しても、ほぼ一定とな
り、したがって、参照電圧V1refに比べ信号電圧V1inを
高めた場合でも、トランジスタQ11のゲート−ソース間
電圧Vgsは、信号電圧V1inの増加量に対して減少するこ
とがない。従って、トランジスタのスイッチ特性を十分
に発揮させて、大きな利得を得ることができる。
なお、上記した実施例ではソースホロワ回路を構成す
るトランジスタのゲート幅を大きくした場合を述べた
が、本発明はこれに限定されるものではなく、要するに
ソースホロワ回路の相互コンダクタンスを上げるための
手段であれば何れを用いることもできる。
るトランジスタのゲート幅を大きくした場合を述べた
が、本発明はこれに限定されるものではなく、要するに
ソースホロワ回路の相互コンダクタンスを上げるための
手段であれば何れを用いることもできる。
［発明の効果］ 本発明によれば、信号電圧を参照電圧と比較する回路
をシングルエンド回路と、ソースホロワ回路とで構成し
て、シングルエンド回路の入力側トランジスタのソース
をソースホロワ回路に接続したので、信号電圧の変動時
に，ソース電位の同相の変化が小さくなり，トランジス
タのスイッチ特性を十分発揮することができ、利得の高
いコンパレータ回路を得ることができる。
をシングルエンド回路と、ソースホロワ回路とで構成し
て、シングルエンド回路の入力側トランジスタのソース
をソースホロワ回路に接続したので、信号電圧の変動時
に，ソース電位の同相の変化が小さくなり，トランジス
タのスイッチ特性を十分発揮することができ、利得の高
いコンパレータ回路を得ることができる。
第１図は本発明によるコンパレータ回路の一実施例を示
す回路図、第２図は従来例の回路図、第３図は本実施例
の入出力特性のシミュレーション例を従来例と共に示し
た説明図である。 Q11は入力側トランジスタ、Q12は能動負荷トランジス
タ、Q13は参照側トランジスタ、Q14は定電流源トランジ
スタ、Ａはシングルエンド回路、Ｂはソースホロワ回
路、VDDは電源、V1outは出力電圧である。
す回路図、第２図は従来例の回路図、第３図は本実施例
の入出力特性のシミュレーション例を従来例と共に示し
た説明図である。 Q11は入力側トランジスタ、Q12は能動負荷トランジス
タ、Q13は参照側トランジスタ、Q14は定電流源トランジ
スタ、Ａはシングルエンド回路、Ｂはソースホロワ回
路、VDDは電源、V1outは出力電圧である。
Claims (1)
- 【請求項１】ゲートに参照電圧が印加される参照側トラ
ンジスタを有し、そのトランジスタのドレインを直接な
いし低抵抗負荷を介して電圧源に、ソースを電流源にそ
れぞれ接続して、上記ソースを出力とするソースホロワ
回路を構成する一方、 ゲートに信号電圧が印加される入力側トランジスタを有
し、そのトランジスタのドレンインを能動負荷を介して
上記電圧源に、ソースを上記ソースホロワ回路の出力に
それぞれ接続して、上記ドレインを出力とするシングル
エンド回路を構成し、 上記参照側トランジスタの相互コンダクタンスを上記入
力側トランジスタよりも大きくした ことを特徴とするコンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP850589A JP2695891B2 (ja) | 1989-01-19 | 1989-01-19 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP850589A JP2695891B2 (ja) | 1989-01-19 | 1989-01-19 | コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02190021A JPH02190021A (ja) | 1990-07-26 |
| JP2695891B2 true JP2695891B2 (ja) | 1998-01-14 |
Family
ID=11694980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP850589A Expired - Fee Related JP2695891B2 (ja) | 1989-01-19 | 1989-01-19 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695891B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008658B1 (ko) * | 1991-01-12 | 1993-09-11 | 금성일렉트론 주식회사 | 전압레벨 검출회로 |
-
1989
- 1989-01-19 JP JP850589A patent/JP2695891B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02190021A (ja) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602509A (en) | MOS operational transconductance amplifier using an adaptively-biased differential pair | |
| US4477782A (en) | Compound current mirror | |
| JP5798635B2 (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| US5525927A (en) | MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage | |
| CA1078469A (en) | Differential amplifier | |
| JPH03159410A (ja) | カレントミラー回路 | |
| KR0177511B1 (ko) | 선형 cmos 출력단 | |
| KR920013881A (ko) | 부동 동작점을 가진 cmos 트랜스 콘덕턴스 증폭기 | |
| US4749955A (en) | Low voltage comparator circuit | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JPS6119134B2 (ja) | ||
| JP2695891B2 (ja) | コンパレータ回路 | |
| JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
| Singh et al. | Design and Implementation of MOSFET Based Folded Cascode Current Mirror | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JPS61194906A (ja) | 演算増幅回路 | |
| JP3438878B2 (ja) | 定電流回路 | |
| JPH0257721B2 (ja) | ||
| KR100384866B1 (ko) | 고속 데이터 변환기를 위한 폴디드 캐스코드 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |