JP2690805B2 - 厚膜メタル配線の形成方法 - Google Patents
厚膜メタル配線の形成方法Info
- Publication number
- JP2690805B2 JP2690805B2 JP2144804A JP14480490A JP2690805B2 JP 2690805 B2 JP2690805 B2 JP 2690805B2 JP 2144804 A JP2144804 A JP 2144804A JP 14480490 A JP14480490 A JP 14480490A JP 2690805 B2 JP2690805 B2 JP 2690805B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- metal wiring
- baking
- forming
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
ー・トランジスタ等のパワー・デバイスや高出力太陽電
池等の半導体デバイスにおける厚膜メタル配線の形成方
法に関する。
給されるパワーデバイス、高出力太陽電池等において、
メタル配線の厚膜化は直列抵抗損失の低減、熱抵抗の低
減、ゲート容量の安定化、ボンダビリティの改善等に効
果を有し、素子の諸特性、信頼性を高めるうえで不可欠
の技術である。
ルの不用部分を、ホトレジストを保護膜にしてエッチン
グ除去するホトエッチング法と所謂リフトオフ法があ
る。リフトオフ法とは、あらかじめ基板上にホトレジス
トを塗布し、メタルを残したい部分のレジストを除去し
たパターンを形成し、その上からメタルを全面に蒸着し
た後、レジストを溶剤で溶かすことでメタルの不用部を
レジストと共に除去して所望の配線パターンを得る方法
で、先のホトエッチング法ではメタルのエッチングの際
に基板に悪影響が与えられる場合や寸法精度を高める必
要がある場合によく用いられている。
は、メタル厚さが高々1μm以下の薄いメタル配線を形
成する場合の方法であって、数μm〜10μm程度の比較
的厚いメタル配線をリフトオフ法で形成する場合は、従
来例えば以下に示すような方法を用いる。
成方法を示す工程図である。
ル厚さより充分厚くレジスト2を塗布する。
のSiO2中間層3を蒸着法やスピン塗布法で形成する。
用の別種のレジスト4を塗布し、これに第3図(d)の
ように、通常のホトリソグラフィ技術でレジストパター
ン4′を形成する。
ングすることでレジストパターン4′を中間層3に転写
する(転写後の中間層を3′とする)。次にこのパター
ニングされた中間層3′をマスクとして下層の厚いレジ
スト層2をドライエッチングする。この際、エッチング
条件を適正化することで、第3図(f)に示すように、
中間層3′を横方向にオーバー・エッチングして、上部
がひさし状の形状を有するレジスト層5を形成する。
6を全面に蒸着する。これを有機溶剤に浸漬すると、レ
ジスト層5上部のひさし部分から溶剤が浸透してレジス
ト2を溶かすので、容易に不用部のメタル6を除去出
来、第3図(h)に示すように所望のメタルパターン
6′を得ることが出来る。
大な作業時間と設備投資を必要とし、コストが高くつく
という問題点があった。
く厚膜メタル配線の形成方法を提供することにある。
よる厚膜メタル配線の形成方法において、基板上にリフ
トオフするためのレジストを露光、現像によるパターン
形成する第1の工程と、120℃乃至150℃の範囲のポスト
ベーキング温度より低温の60℃乃至100℃の温度範囲の
ベーキングにより、前記レジストの側面中央部に収縮を
生じさせ前記レジスト上部をひさし状に形成する第2の
工程と、前記基板及びレジストの全面に導電体を施した
後、前記レジストと共に不要導電体を除去する第3の工
程とからなることを特徴とする。
ク系ポジタイプが適当であり、この場合、レジストのパ
ターン形成後、60℃乃至100℃の範囲で30分以上のベー
キングを施すことを特徴とする。
成した後、ポストベーキング温度より低温のベーキング
を行なうと、前記レジストの側面中央部に収縮が生じ、
前記レジスト単層でひさし形状を再現性良く形成でき、
従来のリフトオフ法に比べて製造工程数が減少し、コス
ト低減を図れる。
及び第2図を参照して説明する。
たパターンをリフトオフ法で形成する方法について説明
する。厚さやメタルの種類が違う場合でも基本的に同様
であることは言うまでもない。
膜メタル配線の形成方法を示す工程図である。
オフするためのレジストを露光、現像によりパターン形
成する第1の工程と、ポストベーキング温度より低温の
ベーキングにより前記レジストの側面中央部に収縮を生
じさせ前記レジスト上部をひさし状に形成する第2の工
程と、前記基板及びレジストの全面に導電体を施した
後、前記レジストと共に不要導電体を除去する第3の工
程とからなることを特徴とするものである。以下、工程
に従って具体的に説明する。
ク・レジンを主成分とするポジ型ホトレジスト7を約7
μm〜10μmスピン塗布する。
ジスト7(以下、単にレジスト7と記す)としては、例
えばヘキスト社のAZ4620、シプレイ社のTF−20等があ
る。また、粘度は800cp程度の高粘度のものが適当であ
る。
分〜2時間程度ベーキングしておくことやヘキサメチル
ジシラザン(HMDS)を成分としたプライマーを塗布する
ことはレジスト7と基板1との密着力を増強するうえで
有効な手段である。
ベークした後、所望のパターンを記したガラスマスクと
マスク・アライナーを用いて前記レジスト7を露光す
る。これに所定の現像、リンス、水洗いを施すことによ
って第1図(b)に示すように、レジスト7′をパター
ン形成する。この段階ではレジスト7′の側面はほぼ垂
直な形状をなしている。
させることも兼ねて、例えば75℃で1時間ベーキングす
る。このベーキングによってレジスト7′の側面中央部
に収縮が生じ、第1図(c)に示すようなひさし形状を
実現出来る。図中、lはひさし部分の長さである。
の長さlの関係を示した図である。ベーキング時間を1
時間としている。図に示すように、ベーキング温度が高
いほど大きなひさしが形成されていることがわかる。
る。露光直後の状態でレジスト表面と内部を比較した場
合、表面近傍はランプ等からの放射熱による有機成分の
蒸発が内部より著るしい。よってこれに上記のような比
較的低温で長時間のベーキングを加えた場合、新たに生
じる有機成分の脱離状態が表面近傍と中央部で異なり、
結果的にレジスト7′の収縮量に差が生じて前記ひさし
が形成されると考えられる。
トベークの条件は、120℃乃至150℃の温度範囲で30分程
度である。しかし、このポストベークの条件でベーキン
グを行なった場合は、レジスト7′側面の形状は表面近
傍の方が中央部より収縮し、ひさしの形状は得られずリ
フトオフはできない。
度より低温で行なうことが必要である。
7′上にAgを主成分とするメタル8を全面に蒸着する。
ここで、基板1の温度を90℃以上に上昇させる必要があ
る場合には、上記低温乾燥後約15分、紫外光照射のキュ
アリングを行なうことで、蒸着時のレジスト形状の変化
を防ぐことが出来る。
って、レジスト7′上部のひさし部分から溶剤が浸透し
てレジスト7′を溶かすので、容易に不用部のメタルを
除去出来、第1図(e)に示すように所望のメタルパタ
ーン8′を得ることが出来る。
形成するために、75℃で1時間のベーキングを行なった
が、ベーキング温度より低温の60℃乃至100℃の範囲で3
0分以上のベーキングでも同様のひさし形状が得られ
る。
厚いメタル配線をリフトオフ法によって形成する際、従
来より極めて容易にレジストのひさし形状を得ることが
でき、製造工程数を大幅に減少できる。
較的大電流が供給される半導体デバイスの大幅な製造コ
スト低減を図れる。
比較的厚いメタル配線を従来より少ない工程数で容易に
形成でき、製造コストを大幅に低減できる。
メタル配線の形成方法を示す工程図、第2図は同実施例
におけるベーク温度とひさし長の関係を示す図、第3図
(a)乃至(h)は従来例による厚膜メタル配線の形成
方法を示す工程図である。 1……基板、7′……レジスト、8……導電体。
Claims (2)
- 【請求項1】リフトオフ法による厚膜メタル配線の形成
方法において、基板上にリフトオフするためのレジスト
を露光、現像によりパターン形成する第1の工程と、 120℃乃至150℃の範囲のポストベーキング温度より低温
の60℃乃至100℃の温度範囲のベーキングにより、前記
レジストの側面中央部に収縮を生じさせ前記レジスト上
部をひさし状に形成する第2の工程と、 前記基板及びレジストの全面に導電体を施した後、前記
レジストと共に不要導電体を除去する第3の工程とから
なることを特徴とする厚膜メタル配線の形成方法。 - 【請求項2】前記レジストが高粘度のノボラック系ポジ
タイプのホトレジストであり、前記レジストのパターン
形成後、60℃乃至100℃で30分以上のベーキングを施す
ことを特徴とする特許請求の範囲第1項記載の厚膜メタ
ル配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2144804A JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2144804A JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0437134A JPH0437134A (ja) | 1992-02-07 |
JP2690805B2 true JP2690805B2 (ja) | 1997-12-17 |
Family
ID=15370854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2144804A Expired - Lifetime JP2690805B2 (ja) | 1990-06-01 | 1990-06-01 | 厚膜メタル配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2690805B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6066430A (ja) * | 1983-09-21 | 1985-04-16 | Oki Electric Ind Co Ltd | レジストパタ−ンの形成方法 |
JPH01308030A (ja) * | 1988-06-07 | 1989-12-12 | Dainippon Printing Co Ltd | パターン形成方法 |
-
1990
- 1990-06-01 JP JP2144804A patent/JP2690805B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0437134A (ja) | 1992-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4827326A (en) | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off | |
US4152195A (en) | Method of improving the adherence of metallic conductive lines on polyimide layers | |
US4293637A (en) | Method of making metal electrode of semiconductor device | |
US3345210A (en) | Method of applying an ohmic contact to thin film passivated resistors | |
US4541892A (en) | Process for the positioning of an interconnection line on an electrical contact hole of an integrated circuit | |
JP2690805B2 (ja) | 厚膜メタル配線の形成方法 | |
JPS61152040A (ja) | 半導体装置の製造方法 | |
JPH03278432A (ja) | 半導体装置の配線形成方法 | |
JPS6120334A (ja) | 半導体装置の製造方法 | |
JPS60182134A (ja) | パタ−ン形成方法 | |
JPS604221A (ja) | 半導体装置の製造方法 | |
JPS5843540A (ja) | 半導体装置の配線形成方法 | |
KR0147488B1 (ko) | 접촉창 형성방법 | |
KR920001914B1 (ko) | 반도체소자용 금속배선의 형성방법 | |
KR920007337B1 (ko) | 금속층위의 감광제 제거방법 | |
JPH11204414A (ja) | パターン形成法 | |
KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
KR920003973B1 (ko) | 다층 배선을 위한 비어 홀 형성방법 | |
JP3653960B2 (ja) | 半導体装置の製造方法 | |
JP2589471B2 (ja) | 半導体装置の製造方法 | |
JPH05226243A (ja) | 高速素子実装用回路基板の製造方法 | |
JPH09320981A (ja) | 深溝底部における電極パターン形成方法 | |
JPH04291733A (ja) | GaAsデバイス及びT字型ゲート電極の作成方法 | |
JP2912002B2 (ja) | 半導体装置の製造方法 | |
KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |