JPH03278432A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH03278432A JPH03278432A JP7670290A JP7670290A JPH03278432A JP H03278432 A JPH03278432 A JP H03278432A JP 7670290 A JP7670290 A JP 7670290A JP 7670290 A JP7670290 A JP 7670290A JP H03278432 A JPH03278432 A JP H03278432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- wiring material
- wiring
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 24
- 239000004065 semiconductor Substances 0.000 title description 11
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 238000000059 patterning Methods 0.000 abstract description 9
- 238000002834 transmittance Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- -1 Phospho Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の配線を形成する方法、特に層間絶
縁膜にコンタクトホールを形成し、このコンタクトホー
ルを介して電気的な接続を行うようにした配線の形成方
法に関するものである。
縁膜にコンタクトホールを形成し、このコンタクトホー
ルを介して電気的な接続を行うようにした配線の形成方
法に関するものである。
（従来の技術）
従来、半導体装置において各種素子領域や導体部に対す
る電気的接続を行うに当たって、層間絶縁膜にコンタク
トホールを形成し７、このコンタクトホールを介して層
間絶縁膜の上下に位置する導電部分を電気的に接続する
ことが行われている。
る電気的接続を行うに当たって、層間絶縁膜にコンタク
トホールを形成し７、このコンタクトホールを介して層
間絶縁膜の上下に位置する導電部分を電気的に接続する
ことが行われている。
このようなコンタクトホールを介しての配線を形成する
従来の方法の一例を第３図を参照して説明する。この例
では、ＭＯＳ Ｆ ＥＴに対する配線を形成するものと
する。
従来の方法の一例を第３図を参照して説明する。この例
では、ＭＯＳ Ｆ ＥＴに対する配線を形成するものと
する。
第３図Ａに示すように、Ｐ型の半導体基体１の表面に形
成されたＬＯＧＯ３２によって囲まれた領域内にＮ型の
ソース３およびドレイン４が形成され、ゲート酸化膜５
を介してゲート電極６が形成され、さらに表面全体にＰ
Ｓ Ｇ （Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａ
ｓｓ）のような層間絶縁膜７が堆積形成されている。先
ず、この層間絶縁膜７の上に第１のレジスト膜８を形成
する。この第１のレジスト膜８の、ソース３、ドレイン
４およびゲート電極６に対するコンタクトホールを形成
すべき部分を選択的に露光して現像することにより、第
３図Ｂに示すように、第１のレジスト膜８に開口８ａを
形成する。
成されたＬＯＧＯ３２によって囲まれた領域内にＮ型の
ソース３およびドレイン４が形成され、ゲート酸化膜５
を介してゲート電極６が形成され、さらに表面全体にＰ
Ｓ Ｇ （Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａ
ｓｓ）のような層間絶縁膜７が堆積形成されている。先
ず、この層間絶縁膜７の上に第１のレジスト膜８を形成
する。この第１のレジスト膜８の、ソース３、ドレイン
４およびゲート電極６に対するコンタクトホールを形成
すべき部分を選択的に露光して現像することにより、第
３図Ｂに示すように、第１のレジスト膜８に開口８ａを
形成する。
次に、この間口８ａを介して、例えば反応性イオンエツ
チングを施して、第３図Ｃに示すように層間絶縁膜７に
コンタクトホール７ａを形成する。
チングを施して、第３図Ｃに示すように層間絶縁膜７に
コンタクトホール７ａを形成する。
その後、第ルジスト膜８を除去し７た後、第３図りに示
すように表面全体に金属膜、例えばアルミ膜９を堆積形
成し、さらに第３図已に示すように二のアルミ膜９の上
に第２のレジスト膜１０を形成し７、選択露光および現
像を行って第３図Ｆに示すようにアルミ膜の配線として
残すべき部分に対応する第２レジスト膜１０の部分１０
ａを残して他は除去する。最後に、このようにして形成
したレジスト膜１０をマスクとし７てアルミ膜９を選択
的にエツチング除去した後、残存する第２のレジスト膜
部分１０ａを除去し、て第３図Ｇに示すような配線９ａ
を形成している。
すように表面全体に金属膜、例えばアルミ膜９を堆積形
成し、さらに第３図已に示すように二のアルミ膜９の上
に第２のレジスト膜１０を形成し７、選択露光および現
像を行って第３図Ｆに示すようにアルミ膜の配線として
残すべき部分に対応する第２レジスト膜１０の部分１０
ａを残して他は除去する。最後に、このようにして形成
したレジスト膜１０をマスクとし７てアルミ膜９を選択
的にエツチング除去した後、残存する第２のレジスト膜
部分１０ａを除去し、て第３図Ｇに示すような配線９ａ
を形成している。
（発明が解決しようとする課題）
上述した従来の配線形成方法においては、コンタクトホ
ール７ａを形成するためのホトリソグラフィと、配線材
料、すなわちアルミ膜９をパターニングするためのホト
リソグラフィとの２回のホトリソグラフィが必要であり
、スループットが低くなる欠点があるとともにこれらの
バターニングの位置合わせ誤差が導入され素子特性が損
なわれる欠点がある。また、第２回目のホトリソグラフ
ィでは、アルミ膜９の上にレジスト膜１０を堆積して行
っているが、アルミ膜は鏡面となっているため反射が起
こりパターンの寸法精度が低くなり、その結果として素
子特性がさらに劣化する欠点がある。
ール７ａを形成するためのホトリソグラフィと、配線材
料、すなわちアルミ膜９をパターニングするためのホト
リソグラフィとの２回のホトリソグラフィが必要であり
、スループットが低くなる欠点があるとともにこれらの
バターニングの位置合わせ誤差が導入され素子特性が損
なわれる欠点がある。また、第２回目のホトリソグラフ
ィでは、アルミ膜９の上にレジスト膜１０を堆積して行
っているが、アルミ膜は鏡面となっているため反射が起
こりパターンの寸法精度が低くなり、その結果として素
子特性がさらに劣化する欠点がある。
本発明の目的は、上述した従来の配線形成方法の欠点を
除去し、１回のホトリソグラフィによってコンタクトホ
ールと配線金属膜のバターニングを行うことができ、そ
の結果としてスループットが高く、高い寸法精度が得ら
れる配線形成方法を提供しようとするものである。
除去し、１回のホトリソグラフィによってコンタクトホ
ールと配線金属膜のバターニングを行うことができ、そ
の結果としてスループットが高く、高い寸法精度が得ら
れる配線形成方法を提供しようとするものである。
（課題を解決するための手段および作用）本発明による
半導体装置の配線形成方法は、層間絶縁膜にあけたコン
タクトホールを介Ｕ７て電気的接続を行う配線を形成す
るに当たり、前記層間絶縁膜上にレジスト膜を形成する
工程と、 このレジスト膜に対して多重コントラスト露光を行った
後に現像してコンタクトホールを形成すべき部分のレジ
スト膜を除去するとともに配線材料を残すべき部分のレ
ジスト膜の厚さを他の部分の厚さよりも薄くする工程と
、 前記レジスト膜をマスクとして層間絶縁膜を選択的にエ
ツチングし７てコンタクトホールを形成する工程と、 前記レジスト膜を、その厚さ方向に選択的に除去して前
記配線材料を残すべき部分の厚さの薄くなったレジスト
膜を除去する工程と、 配線材料を全面に堆積する工程と、 残存するレジスト膜を除去することによってその上の配
線材料を選択的に除去するリフトオフ工程とを具えるこ
とを特徴とするものである。
半導体装置の配線形成方法は、層間絶縁膜にあけたコン
タクトホールを介Ｕ７て電気的接続を行う配線を形成す
るに当たり、前記層間絶縁膜上にレジスト膜を形成する
工程と、 このレジスト膜に対して多重コントラスト露光を行った
後に現像してコンタクトホールを形成すべき部分のレジ
スト膜を除去するとともに配線材料を残すべき部分のレ
ジスト膜の厚さを他の部分の厚さよりも薄くする工程と
、 前記レジスト膜をマスクとして層間絶縁膜を選択的にエ
ツチングし７てコンタクトホールを形成する工程と、 前記レジスト膜を、その厚さ方向に選択的に除去して前
記配線材料を残すべき部分の厚さの薄くなったレジスト
膜を除去する工程と、 配線材料を全面に堆積する工程と、 残存するレジスト膜を除去することによってその上の配
線材料を選択的に除去するリフトオフ工程とを具えるこ
とを特徴とするものである。
このような本発明の配線形成方法においては、多重コン
トラスト露光を行うことによって、コンタクトホールを
形成するためのレジスト膜のパタニングと配線材料をパ
ターニングするためのレジスト膜のパターニング七を同
時に行うため、製造工程は簡単となり、スループットが
向上するとともにパターンの位置合わせ誤差が導入され
ないので寸法精度を向上することができ、素子特性を改
善することができる。また、配線材料のエツチングはリ
フトオフ法によって行うので配線材料を堆積形成した後
に、この配線材料に対する露光を行う必要はなく、した
がって反射光によるパターン精度の劣化も生じない。
トラスト露光を行うことによって、コンタクトホールを
形成するためのレジスト膜のパタニングと配線材料をパ
ターニングするためのレジスト膜のパターニング七を同
時に行うため、製造工程は簡単となり、スループットが
向上するとともにパターンの位置合わせ誤差が導入され
ないので寸法精度を向上することができ、素子特性を改
善することができる。また、配線材料のエツチングはリ
フトオフ法によって行うので配線材料を堆積形成した後
に、この配線材料に対する露光を行う必要はなく、した
がって反射光によるパターン精度の劣化も生じない。
（実施例）
第１図は本発明による半導体装置の配線形成方法の一実
施例の順次の工程を示す断面図である。
施例の順次の工程を示す断面図である。
従来例との対比を容易とするために、本例でもＭＯＳＦ
ＥＴを製造するものとするが、本発明はこのＭＯＳＦ
ＥＴだけに限定されるものではなく、他の任意の半導体
装置の製造に適用することができるものである。
ＥＴを製造するものとするが、本発明はこのＭＯＳＦ
ＥＴだけに限定されるものではなく、他の任意の半導体
装置の製造に適用することができるものである。
第１図Ａに示すようにＰ型の半導体基体２１に形成した
ＬＯＧＯ３２２によって囲まれた領域内にＮ型のソース
２３およびドレイン２４を形成するとともにゲート酸化
膜２５を介してゲート電極２６を形成し２、さらに表面
全体にＰＳＧのような層間絶縁膜２７を堆積形成し７た
後、層間絶縁膜の上にレジスト膜２８を形成する。次に
、多重コントラスト露光技術を適用して、第１図Ｂに示
すように、後にコンタクトポールを形成すべき部分のレ
ジスト膜を除去するとともに配線材料を残存すべき部分
のレジスト膜の厚さを減少させるようにする。この多重
コントラスト露光は種々の方法で実施することができる
が、以下その一例を説明する。
ＬＯＧＯ３２２によって囲まれた領域内にＮ型のソース
２３およびドレイン２４を形成するとともにゲート酸化
膜２５を介してゲート電極２６を形成し２、さらに表面
全体にＰＳＧのような層間絶縁膜２７を堆積形成し７た
後、層間絶縁膜の上にレジスト膜２８を形成する。次に
、多重コントラスト露光技術を適用して、第１図Ｂに示
すように、後にコンタクトポールを形成すべき部分のレ
ジスト膜を除去するとともに配線材料を残存すべき部分
のレジスト膜の厚さを減少させるようにする。この多重
コントラスト露光は種々の方法で実施することができる
が、以下その一例を説明する。
第２図Ａに示すように、３段階の透過率を有するホトマ
スク３１を用いる。すなわち、高度に平坦とした石英ガ
ラス板３２の表面に、コンタクトホールを形成すべき部
分３３ａの透過率をほぼ１００２とし、配線材料を残す
べき部分３３ｈの透過率をほぼ５ｏχとし、その他の部
分の３３ｃの透過率をほぼ零とし７たホトマスク３１を
介してレジスト＃２８にＵＶ露光を行った後、現像液で
現像する。レジスト膜２８の、紫外線が大量に照射され
た部分、すなわちホトマスク３１の部分３３ａに対応す
る部分２８ａの現像レートは大きく、この部分が丁度除
去されて開口２８ｄが形成されるようにジャスト現像を
行うと、紫外線が中程度に照射された部分、すなわちホ
トマスクの部分３３ｈに対応する部分２８ｂではレジス
ト膜はその厚さのほぼ半分以下まで除去され、紫外線が
全く照射されない部分、すなわちホトマスクの部分３３
ｃに対応するレジスト膜の部分２８ｃ、ではレジスト膜
は相当の厚さが残るようになる。このようにして、第１
図Ｂに示すように、コンタクトホールを形成すべき部分
に開口２８ｄを有し、配線材料を残すべき部分に厚さの
薄くなった部分２８ｂを有し、それ以外の部分２８ｃは
厚さの厚くなった３段階のステップを有するレジスト膜
２８が得られることになる。
スク３１を用いる。すなわち、高度に平坦とした石英ガ
ラス板３２の表面に、コンタクトホールを形成すべき部
分３３ａの透過率をほぼ１００２とし、配線材料を残す
べき部分３３ｈの透過率をほぼ５ｏχとし、その他の部
分の３３ｃの透過率をほぼ零とし７たホトマスク３１を
介してレジスト＃２８にＵＶ露光を行った後、現像液で
現像する。レジスト膜２８の、紫外線が大量に照射され
た部分、すなわちホトマスク３１の部分３３ａに対応す
る部分２８ａの現像レートは大きく、この部分が丁度除
去されて開口２８ｄが形成されるようにジャスト現像を
行うと、紫外線が中程度に照射された部分、すなわちホ
トマスクの部分３３ｈに対応する部分２８ｂではレジス
ト膜はその厚さのほぼ半分以下まで除去され、紫外線が
全く照射されない部分、すなわちホトマスクの部分３３
ｃに対応するレジスト膜の部分２８ｃ、ではレジスト膜
は相当の厚さが残るようになる。このようにして、第１
図Ｂに示すように、コンタクトホールを形成すべき部分
に開口２８ｄを有し、配線材料を残すべき部分に厚さの
薄くなった部分２８ｂを有し、それ以外の部分２８ｃは
厚さの厚くなった３段階のステップを有するレジスト膜
２８が得られることになる。
次に、第１図Ｃに示すようにレジスト膜２８をマスクと
して層間絶縁膜２７を選択的にエツチングしてソース２
３、ドレイン２４およびゲート電極２６に達するコンタ
クトホール２７ａ 、 ２７ｈおよび２７ｒ、を形成す
る。その後、レジスト膜２８を反応性イオンエツチング
によってその厚さの一部に亘って選択的に除去するが、
このエツチングは第１図りに示すように配線材料を残す
べき部分２８ｂが丁度除去されるように行う。このよう
なレジスト膜２８の選択的除去は、現像液の温度を前述
したコンタクトホールを形成するときの現像処理とは相
違させて行うこともできる。
して層間絶縁膜２７を選択的にエツチングしてソース２
３、ドレイン２４およびゲート電極２６に達するコンタ
クトホール２７ａ 、 ２７ｈおよび２７ｒ、を形成す
る。その後、レジスト膜２８を反応性イオンエツチング
によってその厚さの一部に亘って選択的に除去するが、
このエツチングは第１図りに示すように配線材料を残す
べき部分２８ｂが丁度除去されるように行う。このよう
なレジスト膜２８の選択的除去は、現像液の温度を前述
したコンタクトホールを形成するときの現像処理とは相
違させて行うこともできる。
次に、第１図Ｅに示すように表面全体の上に配線材料で
あるアルミ膜２９を堆積形成した後、残存するレジスト
膜部分２８ ｃ、を除去する・：とによってその上に形
成された部分のアルミ膜を選択的に除去する。すなわち
、リフトオフによってアルミ膜２９をパターニングし２
て第１図Ｆに示すような配線を形成することができる。
あるアルミ膜２９を堆積形成した後、残存するレジスト
膜部分２８ ｃ、を除去する・：とによってその上に形
成された部分のアルミ膜を選択的に除去する。すなわち
、リフトオフによってアルミ膜２９をパターニングし２
て第１図Ｆに示すような配線を形成することができる。
（発明の効果）
上述し７た本発明による半導体装置の配線形成方法によ
れば、１つのホトレジスト膜に対して多重コントラスト
露光法を施すこ七によってコンタクトホールを形成する
ためのレジスト膜のパターニングと、配線材料をパター
ニングするためのレジスト膜のパターニングとを同時に
行うことができるので、製造工程はきわめて簡単になる
とともに従来のような位置合わせ誤差が導入されること
がないので素子の寸法精度が向上し、素子特性が改善さ
れる利点がある。また、レジスト膜の露光を行う際の下
地は反射率の高い金属膜ではないので反射によるパター
ニング精度の低下は起こらず、この点でも素子特性の改
善を図ることができる。
れば、１つのホトレジスト膜に対して多重コントラスト
露光法を施すこ七によってコンタクトホールを形成する
ためのレジスト膜のパターニングと、配線材料をパター
ニングするためのレジスト膜のパターニングとを同時に
行うことができるので、製造工程はきわめて簡単になる
とともに従来のような位置合わせ誤差が導入されること
がないので素子の寸法精度が向上し、素子特性が改善さ
れる利点がある。また、レジスト膜の露光を行う際の下
地は反射率の高い金属膜ではないので反射によるパター
ニング精度の低下は起こらず、この点でも素子特性の改
善を図ることができる。
第１図Ａ−Ｆは本発明による半導体装置の配線形成方法
の一実施例の順次の工程を示す断面図、第２図Ａおよび
Ｂは、同しくその多重コントラスト露光によるレジスト
膜の露光、現像処理を示す断面図、 第３図Ａ−Ｇは従来の配線形成方法における順次の工程
を示す断面図である。 ２１・・・半導体基体 ２３・・・ソース２４・・
・ドレイン ２５・・・ゲート酸化膜２６・・・
ゲート電極 ２７・・・層間絶縁膜２７ａ、 ２７
ｈ、 ２１ｃ、 ・・・コンタクトホール２８・・・レ
ジスト膜 ２８ａ・・・コンタクトホールに対応する部分２８ｂ・
・・配線材料を残すべき中間の厚さの部分２８ｃ・・・
その他の厚さの厚い部分 ２９・・・アルミ膜 ３１・・・ホトマスク 第２図 く 一 区 一二 一ピ ー ■ 一
の一実施例の順次の工程を示す断面図、第２図Ａおよび
Ｂは、同しくその多重コントラスト露光によるレジスト
膜の露光、現像処理を示す断面図、 第３図Ａ−Ｇは従来の配線形成方法における順次の工程
を示す断面図である。 ２１・・・半導体基体 ２３・・・ソース２４・・
・ドレイン ２５・・・ゲート酸化膜２６・・・
ゲート電極 ２７・・・層間絶縁膜２７ａ、 ２７
ｈ、 ２１ｃ、 ・・・コンタクトホール２８・・・レ
ジスト膜 ２８ａ・・・コンタクトホールに対応する部分２８ｂ・
・・配線材料を残すべき中間の厚さの部分２８ｃ・・・
その他の厚さの厚い部分 ２９・・・アルミ膜 ３１・・・ホトマスク 第２図 く 一 区 一二 一ピ ー ■ 一
Claims (1)
- １、層間絶縁膜にあけたコンタクトホールを介して電気
的接続を行う配線を形成するに当たり、前記層間絶縁膜
上にレジスト膜を形成する工程と、このレジスト膜に対
して多重コントラスト露光を行った後に現像してコンタ
クトホールを形成すべき部分を除去するとともに配線材
料を残すべき部分のレジスト膜の厚さを他の部分に比べ
て薄くする工程と、前記レジスト膜をマスクとして層間
絶縁膜を選択的にエッチングしてコンタクトホールを形
成する工程と、前記レジスト膜を、その厚さ方向に選択
的に除去して前記配線材料を残すべき部分を除去する工
程と、配線材料を全面に堆積する工程と、残存するレジ
スト膜を除去することによってその上の配線材料を選択
的に除去するリフトオフ工程とを具えることを特徴とす
る半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7670290A JPH03278432A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7670290A JPH03278432A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278432A true JPH03278432A (ja) | 1991-12-10 |
Family
ID=13612845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7670290A Pending JPH03278432A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278432A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1036814C (zh) * | 1993-12-23 | 1997-12-24 | 现代电子产业株式会社 | 形成半导体器件接触孔的方法 |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2008022028A (ja) * | 2007-09-18 | 2008-01-31 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| JP2008047932A (ja) * | 2007-09-18 | 2008-02-28 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| WO2011058859A1 (ja) * | 2009-11-13 | 2011-05-19 | コニカミノルタホールディングス株式会社 | 電極パターンの形成方法及び薄膜トランジスタの製造方法 |
| US8556361B2 (en) | 2007-08-01 | 2013-10-15 | Ricoh Company, Ltd. | Image forming device, ink managing method, and ink managing program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56101756A (en) * | 1980-01-17 | 1981-08-14 | Sharp Corp | Manufacture of semiconductor device |
-
1990
- 1990-03-28 JP JP7670290A patent/JPH03278432A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56101756A (en) * | 1980-01-17 | 1981-08-14 | Sharp Corp | Manufacture of semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1036814C (zh) * | 1993-12-23 | 1997-12-24 | 现代电子产业株式会社 | 形成半导体器件接触孔的方法 |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| US8556361B2 (en) | 2007-08-01 | 2013-10-15 | Ricoh Company, Ltd. | Image forming device, ink managing method, and ink managing program |
| JP2008022028A (ja) * | 2007-09-18 | 2008-01-31 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| JP2008047932A (ja) * | 2007-09-18 | 2008-02-28 | Nec Lcd Technologies Ltd | 薄膜トランジスタの製造方法 |
| WO2011058859A1 (ja) * | 2009-11-13 | 2011-05-19 | コニカミノルタホールディングス株式会社 | 電極パターンの形成方法及び薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US6432619B2 (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| JPH09127707A (ja) | レジストパターンの形成方法 | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| JPH03278432A (ja) | 半導体装置の配線形成方法 | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| WO2002043139A2 (en) | Two mask via pattern to improve pattern definition | |
| JP2002151381A (ja) | パターン形成方法 | |
| KR0161917B1 (ko) | 반도체소자 제조방법 | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| JPH02268416A (ja) | 半導体装置の製造方法及びそれに使用するフオトマスク | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH05226243A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JPS60247948A (ja) | 半導体装置の製造方法 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR100269632B1 (ko) | 다층배선의형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR19980057145A (ko) | 반도체 소자 제조용 포토마스크 |