JP2680923B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2680923B2 JP2680923B2 JP27681790A JP27681790A JP2680923B2 JP 2680923 B2 JP2680923 B2 JP 2680923B2 JP 27681790 A JP27681790 A JP 27681790A JP 27681790 A JP27681790 A JP 27681790A JP 2680923 B2 JP2680923 B2 JP 2680923B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- oxide film
- opening
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にトレンチ
の形成方法に関する。
の形成方法に関する。
従来の半導体基板へのトレンチの形成方法について第
２図を用いて説明する。
２図を用いて説明する。
まず、第２図（ｅ）に示す様に、半導体基板１上の素
子分離領域にイオン注入によりチャネルストッパー５を
形成したのち厚い素子分離酸化膜４と、素子形成領域に
薄い酸化膜３を形成する。次いで全面にフォトレジスト
膜を形成したのちパターニングを行ない、素子分離酸化
膜４に接する開口部を有するマスク２を形成する。次
に、ウェット処理により半導体基板１上の薄い酸化膜３
をマスク２を用いてエッチングする。続いて、半導体基
板１をドライエッング法によりマスク２を用いてエッチ
ングしトレンチ６を形成する。この時、マスク２の開口
径L1とトレンチ６の上部の開口径L3はほぼ等しくなる。
子分離領域にイオン注入によりチャネルストッパー５を
形成したのち厚い素子分離酸化膜４と、素子形成領域に
薄い酸化膜３を形成する。次いで全面にフォトレジスト
膜を形成したのちパターニングを行ない、素子分離酸化
膜４に接する開口部を有するマスク２を形成する。次
に、ウェット処理により半導体基板１上の薄い酸化膜３
をマスク２を用いてエッチングする。続いて、半導体基
板１をドライエッング法によりマスク２を用いてエッチ
ングしトレンチ６を形成する。この時、マスク２の開口
径L1とトレンチ６の上部の開口径L3はほぼ等しくなる。
次に、第２図（ｂ）に示すように、マスク２を用いて
トレンチ６の側壁及び底部に、容量確保の為に半導体基
板１に対し、角度θでボロンをイオン注入し、ボロン拡
散層７を形成する。以下トレンチ表面に絶縁膜とポリシ
リコンからなる電極を形成し容量部を４完成させる。
トレンチ６の側壁及び底部に、容量確保の為に半導体基
板１に対し、角度θでボロンをイオン注入し、ボロン拡
散層７を形成する。以下トレンチ表面に絶縁膜とポリシ
リコンからなる電極を形成し容量部を４完成させる。
上述した従来のトレンチの形成方法では次の問題を生
じる。
じる。
半導体基板上のフォトレジストの直下にある薄い酸化
膜３の開口径とトレンチの直径が殆ど同じである為に、
イオン注入によりトレンチ側壁及び底部にボロンイオン
を半導体基板に対し、斜め方向から打ち込む際、チャン
ネルストッパー５の拡散層にもボロンイオンが注入され
る。従って、トレンチ側壁のボロン拡散層の一部とチャ
ンネルストッバー５の一部がＡの部分で重なり合い、ボ
ロン濃度が高くなる事により、トレンチ側壁からのリー
クパスが発生し、容量部で蓄積電荷量が小さくなり、半
導体装置の歩留りが悪化する。
膜３の開口径とトレンチの直径が殆ど同じである為に、
イオン注入によりトレンチ側壁及び底部にボロンイオン
を半導体基板に対し、斜め方向から打ち込む際、チャン
ネルストッパー５の拡散層にもボロンイオンが注入され
る。従って、トレンチ側壁のボロン拡散層の一部とチャ
ンネルストッバー５の一部がＡの部分で重なり合い、ボ
ロン濃度が高くなる事により、トレンチ側壁からのリー
クパスが発生し、容量部で蓄積電荷量が小さくなり、半
導体装置の歩留りが悪化する。
本発明の半導体装置の製造方法は、半導体基板上の素
子形成領域上に薄い酸化膜をそして素子分離領域上にチ
ャネルストッパーを介して厚い素子分離酸化膜を形成す
る工程と、全面にフォトレジスト膜を形成したのちパタ
ーニングし素子形成領域上に前記素子分離酸化膜に接し
て第１の開口部を有する第１のマスクを形成する工程
と、この第１のマスクを用いウエットエッチング法によ
り前記薄い酸化膜をエッチングし第１の開口部より開口
径の小さい第２の開口部を有する第２のマスクを形成す
る工程と、この第２のマスクを用いドライエッチング法
により前記半導体基板をエッチングし第２のマスクより
開口径の大きいトレンチを形成する工程と、前記第１及
び第２のマスクを用い斜め上方より前記トレンチ表面に
ボロンをイオン注入する工程とを含んで構成される。
子形成領域上に薄い酸化膜をそして素子分離領域上にチ
ャネルストッパーを介して厚い素子分離酸化膜を形成す
る工程と、全面にフォトレジスト膜を形成したのちパタ
ーニングし素子形成領域上に前記素子分離酸化膜に接し
て第１の開口部を有する第１のマスクを形成する工程
と、この第１のマスクを用いウエットエッチング法によ
り前記薄い酸化膜をエッチングし第１の開口部より開口
径の小さい第２の開口部を有する第２のマスクを形成す
る工程と、この第２のマスクを用いドライエッチング法
により前記半導体基板をエッチングし第２のマスクより
開口径の大きいトレンチを形成する工程と、前記第１及
び第２のマスクを用い斜め上方より前記トレンチ表面に
ボロンをイオン注入する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
ための半導体チップの断面図である。
まず第１図（ａ）に示すように、従来と同様の操作に
より半導体基板１に不純物をイオン注入してチャネルス
トッパー５を形成したのち、選択酸化法により素子形成
領域に薄い酸化膜３をそして素子分離領域に素子分離酸
化膜４を形成する。次で全面にフォトレジスト膜を形成
したのちパターニングし、素子分離酸化膜４に接する開
口径L1のマスク2Aを形成する。
より半導体基板１に不純物をイオン注入してチャネルス
トッパー５を形成したのち、選択酸化法により素子形成
領域に薄い酸化膜３をそして素子分離領域に素子分離酸
化膜４を形成する。次で全面にフォトレジスト膜を形成
したのちパターニングし、素子分離酸化膜４に接する開
口径L1のマスク2Aを形成する。
次に、このマスク2Aを用いてウェットエッチング処理
により半導体基板上の薄い酸化膜３をエッチングし、L1
より小さい開口径L2を有する開口部を形成する。次で、
この開口径L2を有する酸化膜をマスクとしドライエッチ
ング法により半導体基板１をパターニングし、開口径L2
より大きい開口径を有するトレンチとを形成する。この
際、ウェット処理時間及びバッファードフッ酸の処理液
を適切に選ぶ事により、マスク2Aの開口径L1と酸化膜３
の開口径L2の差を0.4μｍ程度にする。
により半導体基板上の薄い酸化膜３をエッチングし、L1
より小さい開口径L2を有する開口部を形成する。次で、
この開口径L2を有する酸化膜をマスクとしドライエッチ
ング法により半導体基板１をパターニングし、開口径L2
より大きい開口径を有するトレンチとを形成する。この
際、ウェット処理時間及びバッファードフッ酸の処理液
を適切に選ぶ事により、マスク2Aの開口径L1と酸化膜３
の開口径L2の差を0.4μｍ程度にする。
次に、第１図（ｂ）に示すように、斜め上方よりイオ
ン注入によりボロンイオンを半導体基板１に対し角度θ
（10〜20度）でトレンチ６の側壁及び底部に打ち込み、
トレンチ６の側壁及び底部にボロン拡散層７を形成す
る。この時、薄い酸化膜３に形成された開口部の開口径
L2は、フォトレジストからなるマスク2Aの開口径L1より
小さいので、形成されたトレンチ６の側壁のボロン拡散
層７とチャネルストッパー５の拡散層は重なる事はな
い。従って従来のようにリークパスの発生がなくなるた
め、半導体装置の歩留りは向上する。
ン注入によりボロンイオンを半導体基板１に対し角度θ
（10〜20度）でトレンチ６の側壁及び底部に打ち込み、
トレンチ６の側壁及び底部にボロン拡散層７を形成す
る。この時、薄い酸化膜３に形成された開口部の開口径
L2は、フォトレジストからなるマスク2Aの開口径L1より
小さいので、形成されたトレンチ６の側壁のボロン拡散
層７とチャネルストッパー５の拡散層は重なる事はな
い。従って従来のようにリークパスの発生がなくなるた
め、半導体装置の歩留りは向上する。
すなわち第３図に示したように、フォトレジスト膜と
薄い酸化膜の開口径の差（L1−L2）がほとんど等しい場
合の歩留りは30〜40％であったのに対し本実施例の場合
は約90％の歩留りが得られた。
薄い酸化膜の開口径の差（L1−L2）がほとんど等しい場
合の歩留りは30〜40％であったのに対し本実施例の場合
は約90％の歩留りが得られた。
以上説明した様に本発明によれば、トレンチ側壁のボ
ロンの拡散層とチャネルストッパーの拡散層が重なり合
う事がなくなる為に、トレンチ側壁からチャンネルスト
ッパーへのリークパスが回避出来、半導体装置の歩留り
が向上するという効果がある。
ロンの拡散層とチャネルストッパーの拡散層が重なり合
う事がなくなる為に、トレンチ側壁からチャンネルスト
ッパーへのリークパスが回避出来、半導体装置の歩留り
が向上するという効果がある。
第１図（ａ），（ｂ）は本発明の一実施例を説明するた
めの半導体チップの断面図、第２図（ａ），（ｂ）は従
来例を説明するための半導体チップの断面図、第３図は
開口径の差と歩留りとの関係を示す図である。 １……半導体基板、2,2A……マスク、３……薄い酸化
膜、４……素子分離酸化膜、５……チャネルストッパ
ー、６……トレンチ、７……ボロン拡散層。
めの半導体チップの断面図、第２図（ａ），（ｂ）は従
来例を説明するための半導体チップの断面図、第３図は
開口径の差と歩留りとの関係を示す図である。 １……半導体基板、2,2A……マスク、３……薄い酸化
膜、４……素子分離酸化膜、５……チャネルストッパ
ー、６……トレンチ、７……ボロン拡散層。
Claims (1)
- 【請求項１】半導体基板上の素子形成領域上に薄い酸化
膜をそして素子分離領域上にチャネルストッパーを介し
て厚い素子分離酸化膜を形成する工程と、全面にフォト
レジスタ膜を形成したのちパターニングした素子形成領
域上に前記素子分離酸化膜に接して第１の開口部を有す
る第１のマスクを形成する工程と、この第１のマスクを
用いウエットエッチング法により前記薄い酸化膜をエッ
チングし第１の開口部より開口径の小さい第２の開口部
を有する第２のマスクを形成する工程と、この第２のマ
スクを用いドライエッチング法により前記半導体基板を
エッチングし第２のマスクより開口径の大きいトレンチ
を形成する工程と、前記第１及び第２のマスクを用い斜
め上方より前記トレンチ表面にボロンをイオン注入する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681790A JP2680923B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681790A JP2680923B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152549A JPH04152549A (ja) | 1992-05-26 |
| JP2680923B2 true JP2680923B2 (ja) | 1997-11-19 |
Family
ID=17574810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27681790A Expired - Fee Related JP2680923B2 (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680923B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69434736D1 (de) * | 1993-08-31 | 2006-06-22 | St Microelectronics Inc | Isolationsstruktur und Verfahren zur Herstellung |
| US5874346A (en) * | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| US5767000A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of manufacturing subfield conductive layer |
-
1990
- 1990-10-16 JP JP27681790A patent/JP2680923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152549A (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2507557B2 (ja) | 半導体装置の製造方法 | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| JPH1012847A (ja) | 半導体デバイスの製造方法 | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JP2680923B2 (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| KR100597619B1 (ko) | 반도체 소자 제조방법 | |
| JPH09139495A (ja) | 半導体装置およびその製造方法 | |
| JPS6312160A (ja) | 島状ｓｏｉのチヤネルストツパ形成方法 | |
| JPH0370125A (ja) | 半導体装置の製造方法 | |
| JP2910653B2 (ja) | 半導体装置の製造方法 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JPH0548090A (ja) | 半導体装置の製造方法 | |
| JP2708878B2 (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH04159725A (ja) | 半導体装置の製造方法 | |
| KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
| JPH04162635A (ja) | 半導体装置の製造方法 | |
| JPH0239439A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPH01256123A (ja) | 半導体装置の製造方法 | |
| JPH07120754B2 (ja) | 半導体装置の製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS5961180A (ja) | 半導体装置の製造方法 | |
| JPH0955497A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |