JP3031040B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JP3031040B2 JP3031040B2 JP4044665A JP4466592A JP3031040B2 JP 3031040 B2 JP3031040 B2 JP 3031040B2 JP 4044665 A JP4044665 A JP 4044665A JP 4466592 A JP4466592 A JP 4466592A JP 3031040 B2 JP3031040 B2 JP 3031040B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- internal
- cells
- clock buffer
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
クロックを必要とする内部セルを設けて構成される集積
回路の製造方法に関する。
設けて構成される集積回路として、図5にそのクロック
配線の論理図、即ち、クロック論理図を示すようなもの
が知られている。
クロック入力端子、2はクロック入力端子1に入力され
たクロックを内部に取り込むための入力クロックバッフ
ァセル、3はクロックを必要とする内部セルであり、こ
の集積回路は、入力クロックバッファセル2によって、
クロックを必要とする内部セル3の全てを駆動するとい
うものである。
化、高速化の要求に伴い、クロックを必要とする内部セ
ル3を多数搭載するようになってきている。このため、
図5に示すように、入力クロックバッファセル2のみで
クロックを必要とする内部セル3の全てを駆動する場合
には、クロックスキューが大きくなってしまうという問
題が発生した。
論理図を示すようなものが提案されている。この集積回
路は、入力クロックバッファセル2と、クロックを必要
とする内部セル3との間に、複数の内部クロックバッフ
ァセル4を配置することにより、クロックスキューを低
減するというものである。
では、どの内部セル3をどの内部クロックバッファセル
4に割り当てるか(アサインするか)という問題は、ユ
ーザ自身が行わなければならず、内部セル3が多数だ
と、ユーザの負担が余りに重くなってしまうという問題
点があった。
チップ上のどの位置に配置されるか分からないため、例
えば、図7に示すように、内部クロックバッファセル4
中、例えば、内部クロックバッファセル4Aと、この内
部クロックバッファセル4Aに割り当てた内部セル3
中、例えば、内部セル3Aとが離れて配置され、これら
内部クロックバッファセル4Aと内部セル3Aとを接続
するクロック配線5の配線長が長くなってしまい、ユー
ザの要求したクロックスキューを満足できず、レイアウ
ト後に、内部セル3の割り当てを変更しなければならな
い場合が多く発生し、これがユーザに多大の負担を掛け
ていた。なお、図7において、6はチップ面中、内部セ
ル3が配置される領域を示している。
のクロックスキューを保証でき、しかも、内部セルの内
部クロックバッファセルに対する割り当ての負担をなく
すことができるようにした設計方法を含む集積回路の製
造方法を提供することを目的とする。
製造方法は、外部から供給されるクロックを取り込むた
めの入力クロックバッファセルと前記クロックを必要と
する内部セルとの間に介在させるべき内部クロックバッ
ファセルとして前記内部セルの全てを駆動するのに必要
な数のクロックバッファを格納してなる内部クロックバ
ッファセルを用いて論理設計を行い、集積回路を製造す
るというものである。
のほか、内部クロックバッファセルを搭載するとしてい
るので、これによって、クロック配線をレイアウトした
後のクロックスキューを保証することができる。
ッファセルとして、クロックを必要とする内部セルの全
てを駆動するのに必要な数のクロックバッファを格納し
てなる内部クロックバッファセルを使用するとしている
ので、全ての内部セルは、必然的に、この内部クロック
バッファセルに割り当てられる。したがって、内部セル
の内部クロックバッファセルに対する割り当ての負担を
なくすことができる。
施例について、クロックを必要とする内部セルとして1
5個の内部セルを搭載してなる集積回路を例にして説明
する。
ーザにおいては、例えば、このようなクロック論理図が
作成される。図中、7はクロック入力端子、8は入力ク
ロックバッファセル、9は内部クロックバッファセル、
101、102・・・1015はクロックを必要とする内部
セルであり、内部クロックバッファセル9において、
「×5」は5個のクロックバッファが必要であることを
示している。
図1のクロック論理図に対応するクロック配線の結線
図、即ち、クロック結線図を示している。ここに、内部
クロックバッファセル9には、5個のクロックバッファ
111、112・・・115を格納している。
・115の出力側を短絡し、内部クロックバッファセル
9の出力端子121、122・・・125の電位が等しく
なるようにしている。
内部クロックバッファセル9を、チップ面上、内部セル
101、102・・・1015が配置される領域13の略中
央部に配置すると共に、内部セル101、102・・・1
015を所定の位置に配置した後、内部セル101、102
・・・1015の距離的に近いもの同士を1グループ3個
づつの5個のグループ141、142・・・145にグル
ープ化している。
1、145、142、144、143をそれぞれ内部クロッ
クバッファセル9の出力端子121、122、123、1
24、125に割り当てている。
バッファセル8と内部クロックバッファセル9とを結ぶ
クロック配線、161、162、163、164、16
5は、それぞれ、内部クロックバッファセル9の出力端
子121、122、123、124、125と、グループ1
41、145、142、144、143とを結ぶクロック配
線である。
図に基づいて、クロック配線15、161、162・・・
165をレイアウトした結果を示しており、本実施例
は、内部クロックバッファセル及びクロック配線につい
て、以上のような論理設計を行い、集積回路を製造する
というものである。
バッファセル8のほか、内部クロックバッファセル9を
搭載するとしているので、これによって、クロック配線
15、161、162・・・165をレイアウトした後の
クロックスキューを保証することができる。
部セル101、102・・・1015の全てを駆動するのに
必要な数のクロックバッファ111、112・・・115
を格納してなる内部クロックバッファセル9を使用する
としているので、全ての内部セル101、102・・・1
015は、必然的に、この内部クロックバッファセル9に
割り当てられる。
ックバッファセルに割り当てるかという判断を行う必要
がなく、従来のような内部セルの内部クロックバッファ
セルに対する割り当ての負担をなくすことができる。
セル101、102・・・1015が配置される領域13の
略中央部に配置させているので、クロック配線161、
162・・・165の配線長を平均化し、クロックスキュ
ーの平均化を図ることができる。
の距離的に近いもの同士を同数となるように内部クロッ
クバッファセル9が内蔵するクロックバッファ111、
112・・・115の数のグループ141、142・・・1
45にグループ化し、これらグループ141、142・・
・145を1個づつ、内部クロックバッファセル9の出
力端子121、122・・・125に割り当てているの
で、クロックバッファ111、112・・・115の負荷
を平均化し、クロックスキューの平均化を図ることがで
きる。
・115の出力側を短絡させているので、内部クロック
バッファセル9の出力端子121、122・・・125の
電位を同一にし、内部セル101、102・・・1015に
同一レベルのクロックを供給し、動作の安定性を図るこ
とができる。
ロックバッファセルのほか、内部クロックバッファセル
を搭載するとしているので、これによって、クロック配
線をレイアウトした後のクロックスキューを保証するこ
とができる。
ッファセルとして、クロックを必要とする内部セルの全
てを駆動するのに必要な数のクロックバッファを格納し
てなる内部クロックバッファセルを使用するとしている
ので、全ての内部セルは、必然的に、この内部セルに割
り当てられる。したがって、内部セルの内部クロックバ
ッファセルに対する割り当ての負担をなくすことができ
る。
ルをクロックを必要とする内部セルが配置される領域の
略中央部に配置する場合には、クロック配線の配線長を
平均化し、クロックスキューの平均化を図ることができ
る。
離的に近いもの同士を同数又は略同数となるように内部
クロックバッファセルが格納するクロックバッファの数
のグループにグループ化し、このグループ化したグルー
プを1個づつ、内部クロックバッファセルがクロックバ
ッファに対応させて設けている出力端子に割り当ててク
ロック配線の結線を行う場合には、クロックバッファの
負荷を平均化し、クロックスキューの平均化を図ること
ができる。
るクロックバッファの出力側を短絡する場合には、内部
クロックバッファセルの出力端子の電位を同一にし、ク
ロックを必要とする内部セルに同一レベルのクロックを
供給し、動作の安定性を図ることができる。
ユーザが作成したクロック論理図である。
本発明を適用して作成した図1のクロック論理図に対応
するクロック結線図である。
内部クロックバッファセルの配置位置及び内部セルのグ
ループ化を示す図である。
図2のクロック結線図に基づいて作成したレイアウト図
である。
ある。
である。
明するためのレイアウト図である。
Claims (3)
- 【請求項1】外部から供給されるクロックを取り込むた
めの入力クロックバッファセルと前記クロックを必要と
する複数の内部セルとの間に介在させるべき内部クロッ
クバッファセルとして前記複数の内部セルの全てを駆動
するのに必要な数の複数のクロックバッファを格納し、
かつ、前記複数のクロックバッファの出力側が全て短絡
されている内部クロックバッファセルを用いて論理設計
を行い、集積回路を製造することを特徴とする集積回路
の製造方法。 - 【請求項2】前記内部クロックバッファセルを前記複数
の内部セルが形成される領域の略中央部に配置すること
を特徴とする請求項1記載の集積回路の製造方法。 - 【請求項3】前記論理設計には、距離的に近い内部セル
同士がグループ化され、かつ、各グループの内部セルが
同数又は略同数となるように、前記複数の内部セルを前
記内部クロックバッファセルが格納するクロックバッフ
ァの数のグループにグループ化し、このグループ化した
グループを1個づつ、前記内部クロックバッファセルが
クロックバッファに対応させて設けている出力端子に割
り当てて、クロック配線の結線を行う工程を含んでいる
ことを特徴とする請求項1又は2記載の集積回路の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4044665A JP3031040B2 (ja) | 1992-03-02 | 1992-03-02 | 集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4044665A JP3031040B2 (ja) | 1992-03-02 | 1992-03-02 | 集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243377A JPH05243377A (ja) | 1993-09-21 |
JP3031040B2 true JP3031040B2 (ja) | 2000-04-10 |
Family
ID=12697747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4044665A Expired - Lifetime JP3031040B2 (ja) | 1992-03-02 | 1992-03-02 | 集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3031040B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5765088B2 (ja) * | 2011-06-27 | 2015-08-19 | 富士通株式会社 | 送信回路、およびデスキュー回路 |
-
1992
- 1992-03-02 JP JP4044665A patent/JP3031040B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05243377A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0707316B1 (en) | Semiconductor device with memory core chip and memory peripheral circuit chip and method for fabricating the same | |
US4947233A (en) | Semi-custom LSI having input/output cells | |
JPH08167703A (ja) | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ | |
US4710680A (en) | Driver device mounting for a flat matrix display panel | |
JP3031040B2 (ja) | 集積回路の製造方法 | |
JPH09120974A (ja) | 半導体装置 | |
JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
US5338981A (en) | Semiconductor device having a decoding circuit for selection chips | |
JPH07114258B2 (ja) | 半導体メモリ | |
JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
JPH07169840A (ja) | 半導体装置 | |
US6879036B2 (en) | Semiconductor memory device and method of manufacturing semiconductor device with chip on chip structure | |
JP2960242B2 (ja) | 集積回路装置 | |
JPH0241867Y2 (ja) | ||
JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
JPH04336812A (ja) | デジタル回路装置 | |
JPH0123943B2 (ja) | ||
JP2002100732A (ja) | 容量素子形成方法 | |
JPH0440863B2 (ja) | ||
JPS6182455A (ja) | 半導体集積回路装置 | |
JP2968634B2 (ja) | 半導体集積回路装置 | |
JPH01114049A (ja) | サイズ可変の集積回路チップ | |
JPH05190674A (ja) | 半導体集積回路装置 | |
JPH06169016A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
JPS59193057A (ja) | メモリデコ−ダ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |