JPS6193694A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6193694A JPS6193694A JP21541684A JP21541684A JPS6193694A JP S6193694 A JPS6193694 A JP S6193694A JP 21541684 A JP21541684 A JP 21541684A JP 21541684 A JP21541684 A JP 21541684A JP S6193694 A JPS6193694 A JP S6193694A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- memory element
- terminal
- terminals
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器に用いられる集積回路装置に関する
ものである。
ものである。
従来例の構成とその問題点
近年、集積回路素子は、さまざまな電子ｔ、５．器：て
用いらｎている。また機器の複雑化に序ない、より高ど
度の実装が要求されている。
用いらｎている。また機器の複雑化に序ない、より高ど
度の実装が要求されている。
以下に従来の集積回路素子の実装について、図面を参照
しながら説明する。
しながら説明する。
第１図は、プリント基板の両面にメモリ素子を実装する
場合のメモリ素子間の配線ヲ示すものである。
場合のメモリ素子間の配線ヲ示すものである。
第１図において、１，４はメモリ素子、２はメモリ素子
１のアドレス信号巌、であり、３はメモリ素子１を実装
し、回路を構成するプリント基板である。なおこの第１
図においてはメモリ素子１．．４は、結線をわかりやす
く図解するためにプリント基板３の上方および下方に浮
かして描かｎでいるが、実際にはプリント基板３の表面
および裏面に実装するものである。
１のアドレス信号巌、であり、３はメモリ素子１を実装
し、回路を構成するプリント基板である。なおこの第１
図においてはメモリ素子１．．４は、結線をわかりやす
く図解するためにプリント基板３の上方および下方に浮
かして描かｎでいるが、実際にはプリント基板３の表面
および裏面に実装するものである。
このようにメモリ素子を複数個用いて、メモリ回路を構
する場合、通常アドレス信号源２はすべて並列に接線
する。すなわち第１図において、例えば端子番号１，２
，３．４’ｉそ几ぞれアドレス信号端子とするとプリン
ト基板３の表［雨のメモリ素子１の１端子から、裏面の
メモリ素子４の１端子へ結線し、プリント基板３の異語
のメモリ素子１の２端子からプリント基板３の裏面のメ
モリ素子４の２端子へ結勝し、以下同様に３端子と３端
子、４端子と４端子をそれぞｎ結線する。
する場合、通常アドレス信号源２はすべて並列に接線
する。すなわち第１図において、例えば端子番号１，２
，３．４’ｉそ几ぞれアドレス信号端子とするとプリン
ト基板３の表［雨のメモリ素子１の１端子から、裏面の
メモリ素子４の１端子へ結線し、プリント基板３の異語
のメモリ素子１の２端子からプリント基板３の裏面のメ
モリ素子４の２端子へ結勝し、以下同様に３端子と３端
子、４端子と４端子をそれぞｎ結線する。
しかし上記のような方法では、アドレス信号勝２どうし
が交差するため、実装密度があがらないまた配線長が長
くなるという欠点を有していた。
が交差するため、実装密度があがらないまた配線長が長
くなるという欠点を有していた。
発明の目的
本発明は、前記欠点に鑑み、プリント基板の表面および
裏面に実装した集積回路素子において、同一機能を持つ
端子どうしを互いに接続する場合その配線が互いに交差
すること なくし、高密度実装が可能でまたその配線長
も最短となる集積回路装置を提供するものである。
裏面に実装した集積回路素子において、同一機能を持つ
端子どうしを互いに接続する場合その配線が互いに交差
すること なくし、高密度実装が可能でまたその配線長
も最短となる集積回路装置を提供するものである。
発明の構成
この目的を達成するために本考案は第１の集積回路素子
の端子配線を第２の集積回路素子の端子配列とを鏡像の
関係に構成したものである。
の端子配線を第２の集積回路素子の端子配列とを鏡像の
関係に構成したものである。
実姉例の説明
以下本考案の一実殉例について、図面を参照しながら説
明する。
明する。
第２図において、１１はメモリ素子、１２はアドレス信
号線、１３はプリント基板であり、これらは前記第１図
において、１，２．．３でそｎぞれ示したものと同じで
ある。また１４はその端子配列がメモリ素子１１と鏡像
の関係にあり、メモリ素子１１と同等の機能を持つメモ
リ素子である。
号線、１３はプリント基板であり、これらは前記第１図
において、１，２．．３でそｎぞれ示したものと同じで
ある。また１４はその端子配列がメモリ素子１１と鏡像
の関係にあり、メモリ素子１１と同等の機能を持つメモ
リ素子である。
この実姉例において、メモリ素子１１と集積回路素子１
４において、同一の機能を持つ端子どうしを互に接続す
る場合、メモリ素子１１と集積回路素子１４は、その端
子が互に鏡像の関係にあるため、メモリ素子１の端子１
と集積回路素子４の端子１６が同一機能をもち、以下同
様にメモリ素子１の端子２と集積回路素子４の端子１５
、メモリ素子１の端子３と集積回路素子４の端子１４、
メモリ素子１の端子４と集積回路素子４の端子１３が同
一機能を侍つことになる。これらの同一機能をもつ端子
どうしを接続するとき、第２図より明らかなようにその
接続線であるアドレス信号線２は互に交差しない。
４において、同一の機能を持つ端子どうしを互に接続す
る場合、メモリ素子１１と集積回路素子１４は、その端
子が互に鏡像の関係にあるため、メモリ素子１の端子１
と集積回路素子４の端子１６が同一機能をもち、以下同
様にメモリ素子１の端子２と集積回路素子４の端子１５
、メモリ素子１の端子３と集積回路素子４の端子１４、
メモリ素子１の端子４と集積回路素子４の端子１３が同
一機能を侍つことになる。これらの同一機能をもつ端子
どうしを接続するとき、第２図より明らかなようにその
接続線であるアドレス信号線２は互に交差しない。
し友がって配線長を短く、しかも実装苦度金上げること
ができる。
ができる。
なお上記実姉例はメモリ素子を用いたものであったが、
集積回路である限り他の素子にも適用することができる
。また、プリント基板１３の表面裏面の両面に集積回路
素子を設ける場合に限らず、一方の面に近接させて用い
る場合にも同様の効果を得ることができる。
集積回路である限り他の素子にも適用することができる
。また、プリント基板１３の表面裏面の両面に集積回路
素子を設ける場合に限らず、一方の面に近接させて用い
る場合にも同様の効果を得ることができる。
発明の効果
以上の説明から明らかなように本発明によ扛は第１の集
積回路素子の端子配列と鏡１象の関係にある端子配列を
有する第２の集積回路素子パッケージを設は画素子を近
接させて用いる場合、もしくはプリント基板の両面に実
装して用いる場合その配線を互いに交差させることなく
各々の集積回路素子において同一機能を持つ端子を互に
接続することができる。この結果、高密度実装が可能で
ありまたその配線長が最短になるためその効果は大なる
ものがある。
積回路素子の端子配列と鏡１象の関係にある端子配列を
有する第２の集積回路素子パッケージを設は画素子を近
接させて用いる場合、もしくはプリント基板の両面に実
装して用いる場合その配線を互いに交差させることなく
各々の集積回路素子において同一機能を持つ端子を互に
接続することができる。この結果、高密度実装が可能で
ありまたその配線長が最短になるためその効果は大なる
ものがある。
第１図は従来の集積回路装置の分解斜視図、第２図は本
発明の一実癩例による集積回路装置の分解斜視図である
。 １１．１４・・・・・メモリ素子、１２・・・・・・ア
ドレス信号勝、３・・・・・・プリント基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
発明の一実癩例による集積回路装置の分解斜視図である
。 １１．１４・・・・・メモリ素子、１２・・・・・・ア
ドレス信号勝、３・・・・・・プリント基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (2)
- （１）第１の集積回路素子と、この第１の集積回路の端
子配列と鏡像の関係にある端子配列を有する第２の集積
回路とを有し、上記第１、第２の集積回路を同一プリン
ト基板に実装したことを特徴とする集積回路装置。 - （２）第１の集積回路をプリント基板の一方の面に、第
２の集積回路を他方の面に実装したことを特徴とする特
許請求の範囲第１項記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21541684A JPS6193694A (ja) | 1984-10-15 | 1984-10-15 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21541684A JPS6193694A (ja) | 1984-10-15 | 1984-10-15 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193694A true JPS6193694A (ja) | 1986-05-12 |
Family
ID=16671968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21541684A Pending JPS6193694A (ja) | 1984-10-15 | 1984-10-15 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193694A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327053U (ja) * | 1986-08-07 | 1988-02-22 | ||
| JPS63296292A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 半導体装置 |
| WO1999024896A1 (fr) * | 1997-11-06 | 1999-05-20 | Hitachi, Ltd. | Processeur d'informations |
| JP2014027216A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2014528650A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | 直交する窓を有するマルチダイワイヤボンドアセンブリのためのスタブ最小化 |
| JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
| JP2014535165A (ja) * | 2011-10-03 | 2014-12-25 | インヴェンサス・コーポレイション | パッケージ基板へのワイヤボンドのないアセンブリのスタブ最小化 |
| WO2016068264A1 (ja) * | 2014-10-31 | 2016-05-06 | 川崎重工業株式会社 | 制御回路基板およびロボット制御装置 |
| US9460758B2 (en) | 2013-06-11 | 2016-10-04 | Invensas Corporation | Single package dual channel memory with co-support |
| US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
| US9679838B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
| US9679876B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other |
| US10026467B2 (en) | 2015-11-09 | 2018-07-17 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
| US10032752B2 (en) | 2011-10-03 | 2018-07-24 | Invensas Corporation | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows |
-
1984
- 1984-10-15 JP JP21541684A patent/JPS6193694A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327053U (ja) * | 1986-08-07 | 1988-02-22 | ||
| JPS63296292A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 半導体装置 |
| WO1999024896A1 (fr) * | 1997-11-06 | 1999-05-20 | Hitachi, Ltd. | Processeur d'informations |
| US10032752B2 (en) | 2011-10-03 | 2018-07-24 | Invensas Corporation | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows |
| US10090280B2 (en) | 2011-10-03 | 2018-10-02 | Invensas Corporation | Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows |
| JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
| JP2014534624A (ja) * | 2011-10-03 | 2014-12-18 | インヴェンサス・コーポレイション | 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化 |
| JP2014535165A (ja) * | 2011-10-03 | 2014-12-25 | インヴェンサス・コーポレイション | パッケージ基板へのワイヤボンドのないアセンブリのスタブ最小化 |
| JP2015502652A (ja) * | 2011-10-03 | 2015-01-22 | インヴェンサス・コーポレイション | パッケージ基板へのワイヤボンドのないアセンブリのスタブ最小化 |
| US10692842B2 (en) | 2011-10-03 | 2020-06-23 | Invensas Corporation | Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows |
| US10643977B2 (en) | 2011-10-03 | 2020-05-05 | Invensas Corporation | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows |
| JP2014528650A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | 直交する窓を有するマルチダイワイヤボンドアセンブリのためのスタブ最小化 |
| US9679876B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other |
| US9679838B2 (en) | 2011-10-03 | 2017-06-13 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
| JP2014027216A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US9460758B2 (en) | 2013-06-11 | 2016-10-04 | Invensas Corporation | Single package dual channel memory with co-support |
| CN107107341A (zh) * | 2014-10-31 | 2017-08-29 | 川崎重工业株式会社 | 控制电路衬底及机器人控制装置 |
| US10251275B2 (en) | 2014-10-31 | 2019-04-02 | Kawasaki Jukogyo Kabushiki Kaisha | Control circuit board and robot control device |
| CN107107341B (zh) * | 2014-10-31 | 2020-03-03 | 川崎重工业株式会社 | 控制电路衬底及机器人控制装置 |
| JP2016092111A (ja) * | 2014-10-31 | 2016-05-23 | 川崎重工業株式会社 | 制御回路基板およびロボット制御装置 |
| WO2016068264A1 (ja) * | 2014-10-31 | 2016-05-06 | 川崎重工業株式会社 | 制御回路基板およびロボット制御装置 |
| US10026467B2 (en) | 2015-11-09 | 2018-07-17 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
| US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
| US9928883B2 (en) | 2016-05-06 | 2018-03-27 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6193694A (ja) | 集積回路装置 | |
| JPH0715969B2 (ja) | マルチチツプ集積回路パツケージ及びそのシステム | |
| JPH061095A (ja) | メモリカード | |
| JPS62155585A (ja) | 電子機器 | |
| JPS60254695A (ja) | 高密度実装構造 | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPH011270A (ja) | 半導体集積回路用パッケ−ジ | |
| JPS635597A (ja) | 高密度実装装置 | |
| JPS59165489A (ja) | 印刷配線基板 | |
| JPH06350025A (ja) | 半導体装置 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPS62244199A (ja) | 混成集積回路の構造 | |
| JPS58153391A (ja) | 半導体集積回路パツケ−ジの実装方式 | |
| JPS6010799A (ja) | 電子回路装置 | |
| JPS6020670U (ja) | 集積回路カ−ド | |
| JPS58106951U (ja) | 半導体集積回路実装構造 | |
| JPH04267546A (ja) | 半導体集積回路装置 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPS60115287A (ja) | 混成集積回路装置 | |
| JPS6381901A (ja) | チツプ抵抗器 | |
| JPS60160686A (ja) | プリント基板およびその製造方法 | |
| JPS60140785A (ja) | ハイブリッドｉｃの実装構造 | |
| JPS63119286A (ja) | 厚膜混成集積回路装置 |