JP2661300B2 - 画像標本化クロックの制御方法 - Google Patents
画像標本化クロックの制御方法Info
- Publication number
- JP2661300B2 JP2661300B2 JP32190289A JP32190289A JP2661300B2 JP 2661300 B2 JP2661300 B2 JP 2661300B2 JP 32190289 A JP32190289 A JP 32190289A JP 32190289 A JP32190289 A JP 32190289A JP 2661300 B2 JP2661300 B2 JP 2661300B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- pll circuit
- image sampling
- horizontal synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、NTSCコンポジットビデオ信号をアナログ
/デジタル(以下、A/Dという)変換する際の画像標本
化クロックの制御方法に関するものである。
/デジタル(以下、A/Dという)変換する際の画像標本
化クロックの制御方法に関するものである。
第2図はデジタル画像処理部を有するテレビ受信機に
おいて、従来より用いられていた画像標本化クロックの
制御装置のブロック図であり、この第2図において、1
はNTSCコンポジットビデオ信号を入力して色副搬送波周
波数帯の帯域を通過させる帯域通過フィルタであり、こ
の帯域通過フィルタ1でNTSCコンポジットビデオ信号か
ら抽出された色副搬送波の周波数はバースト分離回路2
でカラーバースト部分のみを抽出して、フェーズ・ロッ
クド・ループ3(以下、PLL回路という)に送出するよ
うになっている。
おいて、従来より用いられていた画像標本化クロックの
制御装置のブロック図であり、この第2図において、1
はNTSCコンポジットビデオ信号を入力して色副搬送波周
波数帯の帯域を通過させる帯域通過フィルタであり、こ
の帯域通過フィルタ1でNTSCコンポジットビデオ信号か
ら抽出された色副搬送波の周波数はバースト分離回路2
でカラーバースト部分のみを抽出して、フェーズ・ロッ
クド・ループ3(以下、PLL回路という)に送出するよ
うになっている。
このPLL回路3はカラーバースト信号に同期したクロ
ックを生成して、クロック切換回路6の一方の入力端子
6aに出力するようになっている。
ックを生成して、クロック切換回路6の一方の入力端子
6aに出力するようになっている。
一方、4はNTSCコンポジットビデオ信号から水平同期
信号を抽出する水平同期分離回路であり、この水平同期
分離回路4で抽出された水平同期信号はPLL回路5に送
出するようになっている。
信号を抽出する水平同期分離回路であり、この水平同期
分離回路4で抽出された水平同期信号はPLL回路5に送
出するようになっている。
PLL回路5はこの水平同期信号に同期したクロックを
生成してクロック切換回路6の入力端子6bに出力するよ
うになっている。
生成してクロック切換回路6の入力端子6bに出力するよ
うになっている。
クロック切換回路6はPLL回路3で生成したクロック
とPLL回路5で生成したクロックを切換制御信号により
切り換えて、出力端子6cから標本化クロックを出力する
ようになっている。
とPLL回路5で生成したクロックを切換制御信号により
切り換えて、出力端子6cから標本化クロックを出力する
ようになっている。
次に動作について説明する。帯域通過フィルタ1によ
り、NTSCコンポジットビデオ信号から色副搬送波の周波
数帯域を抽出し、この抽出した色副搬送波はバースト分
離回路2によって、カラーバースト部分のみを取り出
し、PLL回路3に入力する。
り、NTSCコンポジットビデオ信号から色副搬送波の周波
数帯域を抽出し、この抽出した色副搬送波はバースト分
離回路2によって、カラーバースト部分のみを取り出
し、PLL回路3に入力する。
PLL回路3においては、色副搬送波に同期して、かつ
色副搬送波周波数fSCの整数倍の周波数のクロック2kfSC
(kは自然数)を生成し、クロック切換回路6の入力端
子6aに入力する。
色副搬送波周波数fSCの整数倍の周波数のクロック2kfSC
(kは自然数)を生成し、クロック切換回路6の入力端
子6aに入力する。
一方、水平同期分離回路4により、NTSCコンポジット
ビデオ信号から抽出した水平同期信号はPLL回路5に入
力する。
ビデオ信号から抽出した水平同期信号はPLL回路5に入
力する。
このPLL回路5においては、水平同期信号に同期し、
かつ水平同期周波数としての水平走査周波数fHの整数倍
の周波数のクロック455kfHを生成し、クロック切換回路
6の入力端子6bに入力する。
かつ水平同期周波数としての水平走査周波数fHの整数倍
の周波数のクロック455kfHを生成し、クロック切換回路
6の入力端子6bに入力する。
クロック切換回路6には、2種類のクロックの他に、
この2種類のクロックを切り換える切換制御信号が入力
し、この切換制御信号の状態により、PLL回路3で発生
した色副搬送波周波数fSCの整数倍の周波数のクロック2
kfSCと、PLL回路5で発生した水平走査周波数fHの整数
倍の周波数のクロック455kfHとを選択しいずれかを標本
化クロックとすることを可能とする。
この2種類のクロックを切り換える切換制御信号が入力
し、この切換制御信号の状態により、PLL回路3で発生
した色副搬送波周波数fSCの整数倍の周波数のクロック2
kfSCと、PLL回路5で発生した水平走査周波数fHの整数
倍の周波数のクロック455kfHとを選択しいずれかを標本
化クロックとすることを可能とする。
色副搬送波周波数fSCの2倍の周波数が水平走査周波
数fHの455倍の周波数に等しくなる条件を満たせばクロ
ック2kfSCが選択され、その条件を満たさなければクロ
ック455kfHが選択される。
数fHの455倍の周波数に等しくなる条件を満たせばクロ
ック2kfSCが選択され、その条件を満たさなければクロ
ック455kfHが選択される。
従来の画像標本化クロックの方法は以上のようなの
で、切換の対象となる2種類のクロックが非常に近いこ
とを前提とした場合、両クロックの干渉により画面が乱
れる場合がある。
で、切換の対象となる2種類のクロックが非常に近いこ
とを前提とした場合、両クロックの干渉により画面が乱
れる場合がある。
また、連続したビデオ信号が入力されている最中に、
標本化クロックが切り換わる場合、切換の前後で画面の
位置がずれるなどの問題点があった。
標本化クロックが切り換わる場合、切換の前後で画面の
位置がずれるなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、干渉が起こり易い2種類の条件のそれぞれ
を満たす2種類のクロックが同一周波数と判断されたビ
デオ信号を入力する場合には、干渉による妨害を排除
し、必要とされる条件が切り換わる際の画面位置ずれを
最小限にすることができる画像標本化クロックの制御方
法を得ることを目的とする。
れたもので、干渉が起こり易い2種類の条件のそれぞれ
を満たす2種類のクロックが同一周波数と判断されたビ
デオ信号を入力する場合には、干渉による妨害を排除
し、必要とされる条件が切り換わる際の画面位置ずれを
最小限にすることができる画像標本化クロックの制御方
法を得ることを目的とする。
この発明に係る画像標本化クロックの制御方法は、入
力されたNTSCコンポジットビデオ信号から抽出した色副
搬送波に同期し、色副搬送波周波数の整数倍の周波数を
有する第1のクロックを出力する第1のPLL回路と、入
力されたNTSCコンポジットビデオ信号から抽出した水平
同期信号に同期し、第1のクロックの周波数に近く、か
つ水平同期周波数の整数倍の周波数に等しい周波数を有
する第2のクロックを出力する第2のPLL回路と、色副
搬送波周波数の2倍の周波数が水平同期周波数の455倍
の周波数に等しいか否かを判断する判断手段と、判断手
段の出力に応じて第1のクロックの通過を制御するゲー
ト素子とを用いた画像標本化クロックの制御方法であっ
て、判断手段が色副搬送波周波数の2倍の周波数が水平
同期周波数の455倍の周波数に等しいと判断した場合に
は、第2のPLL回路を構成する電圧制御発振器にゲート
素子を通過させた第1のクロックを混入し、第1のクロ
ックに同期したクロックを画像標本化クロックとして第
2のPLL回路に出力させ、判断手段が色副搬送波周波数
の2倍の周波数が水平同期周波数の455倍の周波数に等
しくないと判断した場合には、第2のPLL回路の出力で
ある第2のクロックをそのまま画像標本化クロックとし
て出力させることを特徴とする。
力されたNTSCコンポジットビデオ信号から抽出した色副
搬送波に同期し、色副搬送波周波数の整数倍の周波数を
有する第1のクロックを出力する第1のPLL回路と、入
力されたNTSCコンポジットビデオ信号から抽出した水平
同期信号に同期し、第1のクロックの周波数に近く、か
つ水平同期周波数の整数倍の周波数に等しい周波数を有
する第2のクロックを出力する第2のPLL回路と、色副
搬送波周波数の2倍の周波数が水平同期周波数の455倍
の周波数に等しいか否かを判断する判断手段と、判断手
段の出力に応じて第1のクロックの通過を制御するゲー
ト素子とを用いた画像標本化クロックの制御方法であっ
て、判断手段が色副搬送波周波数の2倍の周波数が水平
同期周波数の455倍の周波数に等しいと判断した場合に
は、第2のPLL回路を構成する電圧制御発振器にゲート
素子を通過させた第1のクロックを混入し、第1のクロ
ックに同期したクロックを画像標本化クロックとして第
2のPLL回路に出力させ、判断手段が色副搬送波周波数
の2倍の周波数が水平同期周波数の455倍の周波数に等
しくないと判断した場合には、第2のPLL回路の出力で
ある第2のクロックをそのまま画像標本化クロックとし
て出力させることを特徴とする。
この発明に係る画像標本化クロックの制御方法におい
て、第1のPLL回路から出力される第1のクロックは常
に色副搬送波に同期し、常に色副搬送波周波数の整数倍
の周波数を有する。
て、第1のPLL回路から出力される第1のクロックは常
に色副搬送波に同期し、常に色副搬送波周波数の整数倍
の周波数を有する。
さらに、判断手段の出力に応じて第1のクロックの通
過をゲート素子を用いて制御する。
過をゲート素子を用いて制御する。
以下、この発明の画像標本化クロックの制御方法の実
施例を図について説明する。第1図はその一実施例を適
用した装置の一構成例を示すブロック図である。この第
1図において、第2図と同一部分には同一符号を付して
説明する。
施例を図について説明する。第1図はその一実施例を適
用した装置の一構成例を示すブロック図である。この第
1図において、第2図と同一部分には同一符号を付して
説明する。
第1図において、NTSCコンポジットビデオ信号から色
副搬送波周波数帯域を帯域通過フィルタ1で抽出して、
この色副搬送波の周波数をカラーバースト分離回路2に
入力することにより、カラーバースト部分のみをカラー
バースト分離回路2で抽出するようになっている。
副搬送波周波数帯域を帯域通過フィルタ1で抽出して、
この色副搬送波の周波数をカラーバースト分離回路2に
入力することにより、カラーバースト部分のみをカラー
バースト分離回路2で抽出するようになっている。
カラーバースト分離回路2で抽出したカラーバースト
部分は位相比較器7に基準位相として送出するようにな
っており、この位相比較器7には、分周器10から出力さ
れるカラーバースト信号と同一周波数fSCも入力される
ようになっている。
部分は位相比較器7に基準位相として送出するようにな
っており、この位相比較器7には、分周器10から出力さ
れるカラーバースト信号と同一周波数fSCも入力される
ようになっている。
位相比較器7はこのカラーバースト部分を基準位相と
して分周器10の出力fSCの位相を比較して、その位相差
分を電圧として低域通過フィルタ8に出力するようにな
っている。
して分周器10の出力fSCの位相を比較して、その位相差
分を電圧として低域通過フィルタ8に出力するようにな
っている。
低域通過フィルタ8は位相比較器7から出力される電
圧の低域部分を通過させて、電圧制御発振器9(以下、
VCOという)に出力するようになっている。
圧の低域部分を通過させて、電圧制御発振器9(以下、
VCOという)に出力するようになっている。
VCO9は色副搬送波周波数fSCの整数倍(この実施例で
は、2k倍、kは自然数とする)のクロックを発振する。
このクロック2kfSCはゲート素子16と上記分周器10に送
出するようになっている。
は、2k倍、kは自然数とする)のクロックを発振する。
このクロック2kfSCはゲート素子16と上記分周器10に送
出するようになっている。
分周器10はクロック2kfSCを1/2kに分周するものであ
り、かくして、位相比較器7、低域通過フィルタ8、VC
O9、分周器10とにより、第1のPLL回路を構成してい
る。
り、かくして、位相比較器7、低域通過フィルタ8、VC
O9、分周器10とにより、第1のPLL回路を構成してい
る。
一方、水平同期分離回路11はNTSCコンポジットビデオ
信号から水平同期信号を分離するようになっており、こ
の水平同期信号fHは位相比較器12に出力するようになっ
ている。
信号から水平同期信号を分離するようになっており、こ
の水平同期信号fHは位相比較器12に出力するようになっ
ている。
位相比較器12はこの水平同期信号を位相基準として、
分周器15から出力される水平走査周波数fHとの位相比較
をして位相差分を電圧として、低域通過フィルタ13に出
力するようになっている。
分周器15から出力される水平走査周波数fHとの位相比較
をして位相差分を電圧として、低域通過フィルタ13に出
力するようになっている。
低域通過フィルタ13は位相比較器12の出力電圧の低域
を通過させて、VCO14に出力するようになっている。
を通過させて、VCO14に出力するようになっている。
このVCO14は水平走査周波数fHの整数倍(この実施例
においては455k倍、kは自然数とする)のクロックを発
振する。
においては455k倍、kは自然数とする)のクロックを発
振する。
また、上記分周器15はこの実施例においては、VCO14
の出力の周波数455kfHを1/455kに分周をする。
の出力の周波数455kfHを1/455kに分周をする。
かくして、位相比較器12、低域通過フィルタ13、VCO1
4、分周器15により、第2のPLL回路を構成している。
4、分周器15により、第2のPLL回路を構成している。
また、上記ゲート素子16はVCO9から出力される周波数
2kfSCのクロックの通過と阻止を切換制御信号により制
御するものであり、色副搬送波周波数の整数倍のクロッ
クと水平走査周波数の整数倍のクロックの周波数が同一 で、必要とされる標本化クロックの周波数の条件が色副
搬送波周波数の整数倍の周波数であるとき、周波数2kf
SCのクロックを通過させ、それ以外の場合は、周波数2k
fSCのクロックを阻止する。
2kfSCのクロックの通過と阻止を切換制御信号により制
御するものであり、色副搬送波周波数の整数倍のクロッ
クと水平走査周波数の整数倍のクロックの周波数が同一 で、必要とされる標本化クロックの周波数の条件が色副
搬送波周波数の整数倍の周波数であるとき、周波数2kf
SCのクロックを通過させ、それ以外の場合は、周波数2k
fSCのクロックを阻止する。
このゲート素子16を通過したクロックの電流を抵抗17
で制限するようになっており、かつコンデンサ18で交流
分のみをVCO14に混入させるようになっている。
で制限するようになっており、かつコンデンサ18で交流
分のみをVCO14に混入させるようになっている。
このVCO14から455kfHの画像標本化クロックが出力さ
れるようになっている。
れるようになっている。
次に動作について説明する。帯域通過フィルタ1によ
り、NTSCコンポジットビデオ信号から色副搬送波周波数
帯域の信号分を抽出し、バースト分離回路2により、カ
ラーバースト部分のみを取り出し、これを基準位相とし
て、位相比較器7に入力する。
り、NTSCコンポジットビデオ信号から色副搬送波周波数
帯域の信号分を抽出し、バースト分離回路2により、カ
ラーバースト部分のみを取り出し、これを基準位相とし
て、位相比較器7に入力する。
位相比較器7は分周器10の出力したカラーバーストと
同じ周波数fSCの比較位相と、基準位相とを比較して、
位相差分を電圧として、低域通過フィルタ8に出力す
る。
同じ周波数fSCの比較位相と、基準位相とを比較して、
位相差分を電圧として、低域通過フィルタ8に出力す
る。
この低域通過フィルタ8では、位相差電圧の高域周波
数を除去し、VCO9に入力する。このVCO9では、入力され
た位相差電圧の変化分に応じて出力するクロックの発振
周波数2kfSCを変化させる。
数を除去し、VCO9に入力する。このVCO9では、入力され
た位相差電圧の変化分に応じて出力するクロックの発振
周波数2kfSCを変化させる。
VCO9で生成したクロックは分周器10で1/2kに分周さ
れ、位相比較器7にフィードバックされる。
れ、位相比較器7にフィードバックされる。
このようにして、位相比較器7、低域通過フィルタ
8、VCO9、分周器10はPLL回路として作用し、VCO9の発
振周波数2kfSCが常に色副搬送波に同期し、かつ色副搬
送波の整数倍となるように制御される。
8、VCO9、分周器10はPLL回路として作用し、VCO9の発
振周波数2kfSCが常に色副搬送波に同期し、かつ色副搬
送波の整数倍となるように制御される。
一方、水平同期分離11は水平同期信号をNTSCコンポジ
ットビデオ信号から抽出し、この水平同期信号を基準位
相として位相比較器12に入力する。位相比較器12、低域
通過フィルタ13、VCO14、分周器15はPLL回路を構成し、
上記位相比較器7、低域通過フィルタ8、VCO9、分周器
10で構成されたPLL回路と同様の作用をする。
ットビデオ信号から抽出し、この水平同期信号を基準位
相として位相比較器12に入力する。位相比較器12、低域
通過フィルタ13、VCO14、分周器15はPLL回路を構成し、
上記位相比較器7、低域通過フィルタ8、VCO9、分周器
10で構成されたPLL回路と同様の作用をする。
ただし、ここでVCO14の生成するクロックは、水平走
査周波数fHに同期して、かつこの水平走査周波数fHの整
数倍の周波数455kfHで発振する。
査周波数fHに同期して、かつこの水平走査周波数fHの整
数倍の周波数455kfHで発振する。
もし、NTSCコンポジットビデオ信号入力が の関係を満たす標準信号(2kfSC=455kfHとなる)と判
断された場合は、ゲート16が2kfSCのクロックを通過さ
せるように切換制御信号により制御され、抵抗17で電流
制限され、コンデンサ18で交流分だけ抽出され極く小振
幅に減衰した周波数2kfSCのクロック成分がVCO14の発振
部に混入する。
断された場合は、ゲート16が2kfSCのクロックを通過さ
せるように切換制御信号により制御され、抵抗17で電流
制限され、コンデンサ18で交流分だけ抽出され極く小振
幅に減衰した周波数2kfSCのクロック成分がVCO14の発振
部に混入する。
これによって、VCO14の発振クロックは色副搬送波の
整数倍のクロックと同期する。したがって、色副搬送波
の整数倍の条件を満たすクロックが画像標本化クロック
として出力される。
整数倍のクロックと同期する。したがって、色副搬送波
の整数倍の条件を満たすクロックが画像標本化クロック
として出力される。
また、 とならないビデオ信号入力の場合は、ゲート素子16は2k
fSCのクロックがVCO14に混入するのを阻止するように切
換制御信号により働き、この場合は画像標本化クロック
として水平走査周波数の整数倍の条件のみ満たすクロッ
クが出力される。
fSCのクロックがVCO14に混入するのを阻止するように切
換制御信号により働き、この場合は画像標本化クロック
として水平走査周波数の整数倍の条件のみ満たすクロッ
クが出力される。
この発明に係る画像標本化クロックの制御方法によれ
ば、第1のPLL回路を用いているので、第1のPLL回路か
ら出力される第1のクロックは常に色副搬送波に同期
し、常に色副搬送波周波数の整数倍の周波数を有するた
め、色副搬送波周波数の2倍の周波数が水平同期周波数
の455倍の周波数に等しい場合、第2のPLL回路から出力
される画像標本化クロックは常に色副搬送波に同期し、
常に色副搬送波周波数の整数倍の周波数を有する。
ば、第1のPLL回路を用いているので、第1のPLL回路か
ら出力される第1のクロックは常に色副搬送波に同期
し、常に色副搬送波周波数の整数倍の周波数を有するた
め、色副搬送波周波数の2倍の周波数が水平同期周波数
の455倍の周波数に等しい場合、第2のPLL回路から出力
される画像標本化クロックは常に色副搬送波に同期し、
常に色副搬送波周波数の整数倍の周波数を有する。
さらに、判断手段の出力に応じて第1のクロックの通
過をゲート素子を用いて制御するので、周波数の異なる
2種類のクロックが互いに干渉するのを排除するととも
に、連続したNTSCコンポジットビデオ信号の入力の最中
に周波数の異なる2種類のクロックが切り換わることに
よる画像の位置ずれを最小限にできる。
過をゲート素子を用いて制御するので、周波数の異なる
2種類のクロックが互いに干渉するのを排除するととも
に、連続したNTSCコンポジットビデオ信号の入力の最中
に周波数の異なる2種類のクロックが切り換わることに
よる画像の位置ずれを最小限にできる。
第1図はこの発明の一実施例による画像標本化クロック
の制御方法を適用した装置を示すブロック図、第2図は
従来の画像標本化クロック制御装置を示すブロック図で
ある。 1……帯域通過フィルタ、2……バースト分離回路、7,
12……位相比較器、8,13……低域通過フィルタ、9,14…
…VCO、10,15……分周器、11……水平同期分離回路、16
……ゲート素子。 なお、図中、同一符号は同一、又は相当部分を示す。
の制御方法を適用した装置を示すブロック図、第2図は
従来の画像標本化クロック制御装置を示すブロック図で
ある。 1……帯域通過フィルタ、2……バースト分離回路、7,
12……位相比較器、8,13……低域通過フィルタ、9,14…
…VCO、10,15……分周器、11……水平同期分離回路、16
……ゲート素子。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項1】入力されたNTSCコンポジットビデオ信号か
ら抽出した色副搬送波に同期し、色副搬送波周波数の整
数倍の周波数を有する第1のクロックを出力する第1の
PLL回路と、 上記入力されたNTSCコンポジットビデオ信号から抽出し
た水平同期信号に同期し、上記第1のクロックの周波数
に近く、かつ水平同期周波数の整数倍の周波数に等しい
周波数を有する第2のクロックを出力する第2のPLL回
路と、 上記色副搬送波周波数の2倍の周波数が上記水平同期周
波数の455倍の周波数に等しいか否かを判断する判断手
段と、 上記判断手段の出力に応じて上記第1のクロックの通過
を制御するゲート素子とを用いた画像標本化クロックの
制御方法であって、 上記判断手段が上記色副搬送波周波数の2倍の周波数が
上記水平同期周波数の455倍の周波数に等しいと判断し
た場合には、上記第2のPLL回路を構成する電圧制御発
振器に上記ゲート素子を通過させた上記第1のクロック
を混入し、上記第1のクロックに同期したクロックを画
像標本化クロックとして上記第2のPLL回路に出力さ
せ、 上記判断手段が上記色副搬送波周波数の2倍の周波数が
上記水平同期周波数の455倍の周波数に等しくないと判
断した場合には、上記第2のPLL回路の出力である上記
第2のクロックをそのまま画像標本化クロックとして出
力させることを特徴とする画像標本化クロックの制御方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32190289A JP2661300B2 (ja) | 1989-12-12 | 1989-12-12 | 画像標本化クロックの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32190289A JP2661300B2 (ja) | 1989-12-12 | 1989-12-12 | 画像標本化クロックの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03183296A JPH03183296A (ja) | 1991-08-09 |
JP2661300B2 true JP2661300B2 (ja) | 1997-10-08 |
Family
ID=18137681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32190289A Expired - Fee Related JP2661300B2 (ja) | 1989-12-12 | 1989-12-12 | 画像標本化クロックの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2661300B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2714193B2 (ja) * | 1989-12-06 | 1998-02-16 | 株式会社日立製作所 | デジタルテレビジョン受像機 |
-
1989
- 1989-12-12 JP JP32190289A patent/JP2661300B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03183296A (ja) | 1991-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0497377B1 (en) | Genlock frequency generator | |
CA1081873A (en) | Dual mode frequency synthesizer for a television tuning apparatus | |
JPH0677823A (ja) | 周波数シンセサイザ | |
JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
JPS62159981A (ja) | ビデオ装置用同期回路 | |
US4670774A (en) | Video format signal generator with improved synchronization system | |
JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
JPH08125884A (ja) | Pll回路 | |
JPH06291644A (ja) | Pll回路 | |
KR100468711B1 (ko) | 감시용 카메라 시스템의 외부동기 모드 자동 판별 기능을 갖는외부 동기화 장치 및 동기화 방법 | |
JP2001094821A (ja) | サンプリングクロック生成回路 | |
GB2295937A (en) | Digital clock generator system for component and composite digital video standards | |
JP2877683B2 (ja) | ビデオカメラの外部同期方法 | |
KR100189052B1 (ko) | 팔-엠 방식의 컬러 씨씨디 카메라 | |
JP2713988B2 (ja) | 水平afc回路 | |
KR19990001545A (ko) | 영상처리 시스템에서의 동기신호 발생장치 | |
JP3277160B2 (ja) | Pal方式の同期信号発生回路 | |
JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
JPH03141790A (ja) | 周波数制御方式 | |
JPH08336061A (ja) | Pll装置 | |
JPS62176272A (ja) | 同期回路 | |
JPH0482481A (ja) | クロック再生装置 | |
JPH1141623A (ja) | クロック生成回路 | |
JPH09214998A (ja) | 同期信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |