JPS6224670A - バイポ−ラ・トランジスタとその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路の製造の分野に関する。特定して云え
ば、本発明はバイポーラ・トランジスタの構造とその製
法に関する。

従来の技術及び問題点 バイポーラ・トランジスタの高周波及び高速のディジタ
ル動作を妨げる１つの性質は、バイポーラ・トランジス
タのベースとエミッタの間並びにベースと］レクタの間
の容量結合である。容量結合はそれぞれの接合の空乏領
域を介して発生する。

この現象はよく知られており、ＳＺｅ　＠“Ｐｈｙｓｉ
ｃｓｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅ
ｓ″第７９頁乃至第８１頁（１９８１年）に説明されて
いる。ベース・エミッタ間接合がトランジスタの電流の
流れを制御するから、大抵のトランジスタは、ベース・
エミツタ間接合の界面の面積が最小になる様に作られる
。この界面の面積は、互いに接触しているベースとエミ
ッタの領域である。簡単な平行極板キャパシタのモデル
を使うと、接合の静電容量の式は次の通りである。

Ｃ＝ｋｅｏＡ／ｄ こ）でＣが接合の静電容量であり、ｋがキャパシタの「
極板」の間にある材料の比誘電率、ｅｏが真空の誘電率
、Ａが「極板」の面積、ｄが接合の空乏領域の幅である
。

このように接合の静電容量は、接合の面積に正比例し、
接合の空乏領域の幅に反比例する。この為、接合の静電
容量を減少する方法は３つある。

即ち、接合材料又は接合の一部分の比誘電率を減少する
こと、接合の面積を減少すること、並びに接合の厚さを
増加することである。能動接合領域はバイポーラ・トラ
ンジスタを形成する半導体材料で構成しなければならな
いから、バイポーラ・トランジスタの全体的な接合（能
動及び寄生）の比誘電率を変えることは実際的でないの
が普通である。その為、接合の静電容量を減少する為に
は、有効接合の面積を減少するか、実効的な接合の厚さ
を増加するか、奇生接合領域の比誘電率を減少するかの
いずれか又はそれらの組合せを採用しな（づればならな
い。

第１図は従来の縦形バイポーラ・トランジスタの側面図
である。埋込みコレクタ３が基板１内に形成される。Ｎ
型エピタキシャル層が基板１の上に形成され、このエピ
タキシャル層内に分！１酸化物領域２が形成される。ベ
ース領域５がエピタキシャル領域４の上に形成され、エ
ミッタ領域６がベース領域５内に形成される。接点拡散
部９がベース接点８のオーミック接触を可能にしている
。

エミッタ接点７は直接エミッタ領域６と接触する。

この構造では、そして大抵の縦形バイポーラ・トランジ
スタでは、ベース・エミッタ間界面の面積がベース・コ
レクタ間界面の面積よりずっと小さい。その為、ベース
・コレクタ間静電容量を減少することにより、縦形バイ
ポーラ・トランジスタの全体的な奇生静電容量を最小限
に抑えることが出来る。従って、本発明の目的は、縦形
バイポーラ・トランジスタのベース・コレクタ間静電容
量を最小限に抑えることである。

問題点を解決する為の手段及び作用 本発明に従って構成される１実施例の縦形バイポーラ・
トランジスタでは、縦形バイポーラ・トランジスタの中
に酸素を打込んで、縦形バイポーラ・トランジスタの寄
生外因性ベース領域とコレクタの間に２酸化シリコン層
を設ける。この２酸化シリコン層がベース・コレクタ間
接合の実際の界面の面積を減少し、こうしてベース・コ
レクタ間接合の静電容量を減少する。更に、２酸化シリ
コン層の厚さ並びに比誘電率は、つぎの様になっている
。すなわち２′Ｒ化シリコン層をはさむｒ３電容量従っ
てベースとコレクタの間の静電容はか、ベース・コレク
タ間接合自体によって出来るベース・コレクタ間静電容
量に比べて極く小さくなる。

これは、２酸化シリコンの比誘電率が約３．９であって
、これは約１１．７である結晶シリコンの比誘電率より
もずっと小さい為である。

実　　施　　例 第２Ａ図乃至第２Ｈ図は、本発明の１実施例に従って、
ベース・コレクタ問静電容量を減少した縦形バイポーラ
・トランジスタを作るのに必要な処理工程を示す簡略側
面図である。第２Ａ図の拡散領域３は、周知の方法を用
いてＰ型基板１内に形成されたＮ中型拡散部である。第
２Ｂ図のシリコンのエピタキシャル層１０が、周知の方
法を用いて、基板１の表面の上に約１ミクロンの厚さに
なるまで形成される。周知の方法を用いて、エピタキシ
ャル層１０の表面の上に、２酸化シリコン層１１及び窒
化シリコン層１２が形成され、そのパターンを定める。

その後、エピタキシャル層１０を異方性エツチングにか
けて、第２Ｃ図に示す構造を作る。第２Ｄ図の２Ａ！化
シリコン層２をこの後約９７５℃の温度でスチーム雰囲
気内で約８時間熱成長させる。その後、周知の方法を用
いて、窒化シリコン層１２及び２Ｍ化シリコン層１１を
陥入する。次に、９５０℃の温度で酸素雰囲気内で約３
０分間、２酸化シリコン層１４を約３００人の厚さにな
るまで熱成長させる。次に化学反応気相成長により、多
結晶シリコン層１４Ａを約２゜０００人の厚さに形成す
る。次に化学反応気相成長を用いて、窒化シリコン層１
３を約２．０００人の厚さに形成する。次に、化学反応
気相成長又はプラズマ・デポジツションにより、２酸化
シリコン層１３Ａを６．０００乃至ｓ、ｏｏｏへの厚さ
にデポジットする。次に、周知の方法を用いて、２酸化
シリコン層１４．２酸化シリコン層１３Ａ１多結晶シリ
コン層１４Ａ及び窒化シリコン層１３のパターンを定め
、異方性エツチングにかける。

次に、エピタキシャル層１ｏを、約３００キロ電子ボル
トのエネルギ並びに６２１７　（６ｘ１０１７）イオン
／　Ｃｍ２の密度の酸素イオン（０２）のイオン打込み
にかける。この酸素の打込みの後、２酸化シリコン層１
４に目立つほどのアンダーカットを作ることなく稠密化
（デンシファイ）していない２酸化シリコン層１３Ａを
選択的にエッチすべき希釈１０％弗化水素酸によるウェ
ットエツチングによって、２酸化シリコン層１３Ａを除
去する。

酸素の打込みは分ｌｉ１を領域２に対して何の影響もな
い。約１，１５０℃で約２時間酸素イオンの打込み部を
アニール処理すると、この打込酸素は第２Ｆ図の２酸化
シリコン領滅１５を形成する。これはエピタキシャル層
１０の表面より約４．．０００人下方である。次に、エ
ピタキシャル）１１０の露出した表面の上に、約１，５
００への厚さになるまで、保’Ｉｔ、２Ｍ化シリコン層
１５Ａを熱成長させる。

次に第２Ｆ図の構造に約５０キロ電子ボルトのエネルギ
及び約１Ｅ１５イオン／　ｃｍ２の密度を持つ硼素イオ
ンの打込みを行なう。その後、燐酸溶液を用いて、窒化
シリコン層１３を除去する。その後、選択的な湿式エツ
チングにより、又は例えば４弗化炭素−酸素プラズマ内
での選択的なプラズマ・エツチングにより、多結晶シリ
コン層１４Ａを除去する。次に、約５０乃至７０キロ電
子ボルトのエネルギ及び約１Ｅ１３乃至１Ｅ１４イオン
／Ｃｌ１１２の密度で２回目の硼素の打込みを実施する
。その後、こういう硼素イオンの打込み部のドライブイ
ン工程を行い、第２Ｇ図のＰ＋型領域１６及びＰ型ベー
ス領域１７を形成し、２酸化シリコン領滅１５の上にも
ベース領域を形成するようにして、絶縁体の上にベース
を持つ構造を作る。

１０％弗化水素酸溶液内でのウェットエツチングにより
、２酸化シリコン層１５Ａの実質的な部分を残して２Ｂ
化シリコン層１４を除去する様にする。次に、燐又は砒
素イオンの様な適当なドーパントを打込むことにより、
エピタキシャル層１０の表面にＮ十型領域１８を形成し
て、第２Ｈ図の構造を作る。次に、周知の方法を用いて
、コレクタ拡散部３及び外因性ベース領１ａｌ１１６に
対して接点（図に示してない）をつける。この構造は、
外因性ベース・コレクタ間接合に於ける比誘電率を減少
することにより、ベースとコレクタの間の奇生静電容量
を制限する。

第３Ａ図乃至第３Ｄ図は本発明の別の実施例を形成する
のに必要な処理工程を示す簡略側面図である。本実施例
は同様なセルファライン方法であるが、多結晶シリコン
エミッタの構造を作る。低圧化学反応気相成長により、
多結晶シリコン層２０を約２，０００人の厚さに形成す
る。次に２酸化シリコン領域２１を約３００人の厚さに
熱成長させる。低圧化学反応気相成長により、窒化シリ
コン層２２を２．０００乃至３．０００人の厚さに形成
する。プラズマ・デボジツション又は化学反応気相成長
により、２１１！化シリコン層２３を約６．０００乃至
８．０００人の厚さに形成する。

次に、周知の方法を用いて、これらの層のパターンを定
めて異方性エツチングにかけ、第３Ａ図に示す構造を作
る。次に、エピタキシャル層１０の表面の上に、低圧化
学反応気相成長により、厚さ約３．０００人の２酸化シ
リコン層（図に示してない）をデポジットする。次にこ
の２酸化シリコン層（図面に示してない）を異方性エツ
チングにかけて、側壁酸化物層２４を形成する。次に第
３Δ図の構造を、約３００キロ電子ボルトのエネルギ及
び約６Ｅ１７原子／　ｃｒａ２の密度の酸素イオン（０
２）の打込みにかける。このイオン打込部をアニール処
理して、第３Ｂ図の２酸化シリコン領域１５を作る。次
に、１０％希釈弗化水素酸を用いて、側壁酸化物層２４
及びプラズマ酸化物層２２を選択的にエッチする。次に
、２Ｍ化シリコン層２５を熱酸化によって約１，５００
への厚さに形成する。重要なことは、２Ｒ化シリコン層
２１が、２酸化シリコン層２５の厚さよりもずっと薄い
３００人の厚さを持つことである。次に第３Ｂ図の構造
を、約７０キロ電子ボルトのエネルギ及び約１Ｅ１５イ
オン／　ｃｍ２の密度の硼素イオンの打込みにかける。

燐酸中のウェットエツチングの様に、２酸化シリコンを
エツチングせずに窒化シリコンを選択的に除去するエツ
チング方法を用いて、窒化シリコン層２２（第３Ｂ図）
を除去する。

次に、１０％希釈弗化水素酸溶液中のウェットエツチン
グにより、２！ｌ！化シリコン層２１を除去する。エツ
チング期間は、酸化物層２１を除去するのに十分である
が、２１１！化シリコン層２５の実質的な部分を残す様
に選ばれる。この為、多結晶シリコン領域２０が露出す
る。

第３Ｃ図の構造を、約５０キロ電子ボルトのエネルギ及
び約１Ｅ１５乃１１Ｅ１６イオン／Ｃｍ２の密度を持つ
砒素イオンの様なＮ型ドーパント・イオンの打込みにか
ける。このイオン打込部をアニール処理して、第３０の
非常に浅いＮ生型エミツウ領［２６を作ると共に、Ｐ十
型領域１６のドライブインを行う。更に、このイオンの
打込みが、多結晶シリコン領域２０を強くドープして、
多結晶シリコン領域２０の比抵抗を無視し得る値にまで
下げる。次に約１４０キロ電子ボルトのエネルギ及び約
１Ｅ１３乃至１Ｅ１４イオン／Ｃｍ２）密度で硼素イオ
ンの打込みを実施し、それを焼鈍してベース領域１７を
作る。周知の方法を用いて、２酸化シリコン領域２５内
にベース接点２７用の開口をエッチする。周知の方法に
より、コレクタ拡散部３に対する接点（図面に示してな
い）をつける。

こうしてセルファライン方法を用いて、２酸化シリコン
領域１５を持つトランジスタ５０が形成される。２酸化
シリコン領域１５がベース・コレクタ間接合の静電容量
を減少する。その理由は前述の通りである。

発明の効果 本発明は縦形バイポーラ・トランジスタのベース・］コ
レクタの静電容量を減少すると云う技術的な利点を持っ
ている。この静電容量の減少により、この発明に従って
作られた縦形バイポーラ・トランジスタを一庖高い周波
数で動作させると共に、ディジタル形電子回路に使った
時、−１６高速度で動作させることが出来る。

以上の説明に関連して更に下記の項を開示する。

（１）　　絶縁体の上にベースを持つ構造を有するバイ
ポーラ・トランジスタに於て、第１の導電型のコレクタ
領域と、該コレクタ領域に隣接して形成された第２の導
電型のベース領域と、該ベース領域及びコレクタ領域の
間に配置されていて、該ベース領域及びコレクタ領域の
間の界面区域をなくしはしないが減少する絶縁体領域と
、前記ベース領域内に形成された前記第１の導電型のエ
ミッタ領域とを有し、該エミッタ領域が前記コレクタ領
域と接触していないバイポーラ・トランジスタ。

（２）　　１（１）項に記載したバイポーラ・トランジ
スタに於て、前記絶縁体領域が２Ｍ化シリコン領域であ
るバイポーラ・トランジスタ。

（３）　　第（２）項に記載したバイポーラ・トランジ
スタに於て、前記２Ｍ化シリコン領域が結晶シリコンに
酸素を打込むことによって形成されるバイポーラ・トラ
ンジスタ。

（４）　　第（１）項に記載したバイポーラ・トランジ
スタに於て、前記第１の導電型がＮ型であり、前記第２
の導電型がＰ型であるバイポーラ・トランジスタ。

（５）　　絶縁体の上にベースを持つ構造を有するバイ
ポーラ・トランジスタに於て、第１の導電型の基板と、
該基板内に形成された第２の導電型のサブコレクタ領域
と、前記基板の表面に、前記サブコレクタと接触して形
成された前記第２の導電型のエピタキシャル層と、該エ
ピタキシャル層内に前記コレクタ領域に隣接して形成さ
れた前記第１の導電型のベース領域と、該ベース領域及
び前記コレクタ領域の間に配置されていて、前記べ−ス
領域及びコレクタ領域の間の界面の面積をなくさないが
減少する絶縁体領域と、前記ベース領域内に形成された
前記第２の導電型のエミッタ領域とを有し、該エミッタ
領域が前記コレクタ領域と接触していないバイポーラ・
トランジスタ。

（６）　　第（５）項に記載したバイポーラ・トランジ
スタに於て、前記第１の導電型がＰ型であり、前記第２
の導電型がＮ型であるバイポーラ・トランジスタ。

（７）　　第（５）項に記載したバイポーラ・トランジ
スタに於て、前記絶縁体領域が２酸化シリコン領域であ
るバイポーラ・トランジスタ。

（８）　　第（７）項に記載したバイポーラ・トランジ
スタに於て、前記２酸化シリコン領域が結晶シリコンに
酸素を打込むことによって形成されるバイポーラ・トラ
ンジスタ。

（９）　　絶縁体の上にベースを持つ構造を有する縦形
バイポーラ・トランジスタを製造する方法に於て、 前記トランジスタのコレクタとして作用する第１の導電
■１を持つ基板を用意し、 該基板と反応して絶縁体領域を形成する原子を前記基板
内に選ばれた深さまで打込み、第２の導電型を持つドー
パント・イオンを前記基板に打込んでベース領域を形成
し、 前記第１の導電型のイオンを前記基板内に打込んでエミ
ッタ領域を形成する工程を含む方法。

（１０）第（９）項に記載した方法に於て、前記第１の
導電型がＮ型であり、前記第２の導電型がＰ型である方
法。

（１１）第（９）項に記載した方法に於て、前記原子が
酸素原子である方法。

（１２）第（９）項に記載した方法に於て、前記基板が
結晶シリコンである方法。

【図面の簡単な説明】

第１図は従来の縦形バイポーラ・トランジスタの構造を
示す簡略側面図、第２Ａ図乃至第２Ｈ図は本発明の１実
施例を構成するのに必要な処理工程を示す簡略側面図、
第３Ａ図乃至第３Ｄ図は本発明の別の実施例を作るのに
必要な処理工程を示す簡略側面図である。 主な符号の説明 ３：コレクタ拡散領域

Claims (2)

【特許請求の範囲】
1. （１）絶縁体の上にベースを持つ構造を有するバイポー
   ラ・トランジスタに於て、第１の導電型のコレクタ領域
   と、該コレクタ領域に隣接して形成された第２の導電型
   のベース領域と、該ベース領域及びコレクタ領域の間に
   配置されていて、該ベース領域及びコレクタ領域の間の
   界面区域をなくしはしないが減少する絶縁体領域と、前
   記ベース領域内に形成された前記第１の導電型のエミッ
   タ領域とを有し、該エミッタ領域が前記コレクタ領域と
   接触していないバイポーラ・トランジスタ。
2. （２）絶縁体の上にベースを持つ構造を有する縦形バイ
   ポーラ・トランジスタを製造する方法に於て、前記トラ
   ンジスタのコレクタとして作用する第１の導電型を持つ
   基板を用意し、 該基板と反応して絶縁体領域を形成する原子を前記基板
   内に選ばれた深さまで打込み、 第２の導電型を持つドーパント・イオンを前記基板に打
   込んでベース領域を形成し、 前記第１の導電型のイオンを前記基板内に打込んでエミ
   ッタ領域を形成する工程を含む方法。