JP2619858B2 - 折線近似型関数発生回路 - Google Patents
折線近似型関数発生回路Info
- Publication number
- JP2619858B2 JP2619858B2 JP60253406A JP25340685A JP2619858B2 JP 2619858 B2 JP2619858 B2 JP 2619858B2 JP 60253406 A JP60253406 A JP 60253406A JP 25340685 A JP25340685 A JP 25340685A JP 2619858 B2 JP2619858 B2 JP 2619858B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage signal
- output
- differential amplifier
- input voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
A産業上の利用分野 B発明の概要 C従来の技術(第11図及び第12図) D発明が解決しようとする問題点(第12図及び第13図) E問題点を解決するための手段(第1図) F作用(第1図) G実施例(第1図〜第10図) (G1)差動増幅回路の入力電圧信号−相互コンダクタン
ス特性(第2図及び第3図) (G2)第1実施例(第1図及び第4図) (G3)第2実施例(第5図) (G4)第3実施例(第6図及び第7図) (G5)第4実施例(第8図) (G6)その他の実施例(第9図及び第10図) H発明の効果 A産業上の利用分野 本発明は折線近似型関数発生回路に関し、例えば、テ
レビジヨンカメラにおけるガンマ補正回路に適用し得る
ものである。
ス特性(第2図及び第3図) (G2)第1実施例(第1図及び第4図) (G3)第2実施例(第5図) (G4)第3実施例(第6図及び第7図) (G5)第4実施例(第8図) (G6)その他の実施例(第9図及び第10図) H発明の効果 A産業上の利用分野 本発明は折線近似型関数発生回路に関し、例えば、テ
レビジヨンカメラにおけるガンマ補正回路に適用し得る
ものである。
B発明の概要 本発明は折線近似型関数発生回路において、入力電圧
信号に対する相互コンダクタンスの特性が異なる複数の
差動増幅回路に並列に共通の入力電圧信号を与えると共
に、これら複数の差動増幅回路のうち少なくとも1つに
入力電圧信号を増幅して与え、共通の負荷を接続して出
力電圧信号を得るようにしたことにより、高ゲイン部を
有する入出力特性を含めた多様な入出力特性を実現でき
ると共に、集積回路に容易に応じられるようにしたもの
である。
信号に対する相互コンダクタンスの特性が異なる複数の
差動増幅回路に並列に共通の入力電圧信号を与えると共
に、これら複数の差動増幅回路のうち少なくとも1つに
入力電圧信号を増幅して与え、共通の負荷を接続して出
力電圧信号を得るようにしたことにより、高ゲイン部を
有する入出力特性を含めた多様な入出力特性を実現でき
ると共に、集積回路に容易に応じられるようにしたもの
である。
C従来の技術 テレビジヨンカメラにおいては系全体の直線性を得る
ように、入力電圧信号に応じてほぼ対数関数に従つたレ
ベルをとる出力電圧信号を送出するガンマ補正回路が設
けられており、このようなガンマ補正回路として従来第
11図に示すものがある。
ように、入力電圧信号に応じてほぼ対数関数に従つたレ
ベルをとる出力電圧信号を送出するガンマ補正回路が設
けられており、このようなガンマ補正回路として従来第
11図に示すものがある。
このガンマ補正回路は2つのNPN型トランジスタQ1及
びQ2のエミツタ端子をそれぞれ同一抵抗値RE12を有する
エミツタ直列抵抗RE11及びRE12を介して接続し、両抵抗
RE11及びRE12の接続中心AとアースラインL1との間に定
電流源1を接続し、トランジスタQ1のコレクタ端子を電
源ラインL2に接続し、トランジスタQ2のコレクタ端子を
負荷抵抗RLを介して電源ラインL2に接続してなる差動増
幅回路5を具え、両トランジスタQ1及びQ2のベース端子
に入力電圧信号vinが与えられるようになされている。
びQ2のエミツタ端子をそれぞれ同一抵抗値RE12を有する
エミツタ直列抵抗RE11及びRE12を介して接続し、両抵抗
RE11及びRE12の接続中心AとアースラインL1との間に定
電流源1を接続し、トランジスタQ1のコレクタ端子を電
源ラインL2に接続し、トランジスタQ2のコレクタ端子を
負荷抵抗RLを介して電源ラインL2に接続してなる差動増
幅回路5を具え、両トランジスタQ1及びQ2のベース端子
に入力電圧信号vinが与えられるようになされている。
また、トランジスタQ2のクレクタ端子と負荷抵抗RLと
の接続中点Bは出力ラインL3を介して出力端子に接続さ
れ、また、この出力ラインL3及びアースラインL1間には
例えば抵抗R1、ダイオードD1、直流電源V1でなる直列回
路2と、抵抗R2、ダイオードD2、直流電源V2でなる直列
回路3と、抵抗R3、ダイオードD3、直流電源V3でなる直
列回路4とが並列に接続されている。ここで、各直流電
源V1、V2、V3はV1<V2<V3の関係に選定されている。
の接続中点Bは出力ラインL3を介して出力端子に接続さ
れ、また、この出力ラインL3及びアースラインL1間には
例えば抵抗R1、ダイオードD1、直流電源V1でなる直列回
路2と、抵抗R2、ダイオードD2、直流電源V2でなる直列
回路3と、抵抗R3、ダイオードD3、直流電源V3でなる直
列回路4とが並列に接続されている。ここで、各直流電
源V1、V2、V3はV1<V2<V3の関係に選定されている。
このような構成を有するガンマ補正回路において、第
12図に示す電圧v1より小さな値の入力電圧信号vinが得
られると、接続中点Bに得られる電位が低く、どの直列
回路2〜4のダイオードD1〜D3もオン動作しないので電
流が流れず、ゲインRL/REによる出力信号voutがそのま
ま出力される。
12図に示す電圧v1より小さな値の入力電圧信号vinが得
られると、接続中点Bに得られる電位が低く、どの直列
回路2〜4のダイオードD1〜D3もオン動作しないので電
流が流れず、ゲインRL/REによる出力信号voutがそのま
ま出力される。
入力電圧信号vinが値v1より大きくなり、入力電圧信
号vinが増幅されて接続中点Bに得られる電位が直流電
源V1よりダイオードの順方向電圧VFを越えて大きくなる
と、直列回路2に電流が流れる。このとき、交流的には
負荷抵抗RLと抵抗R1とが並列に接続されているので、ゲ
インRLR1/RE(RLR1は抵抗RL及び抵抗R1の合成抵抗
値)による出力電圧信号voutが出力される。
号vinが増幅されて接続中点Bに得られる電位が直流電
源V1よりダイオードの順方向電圧VFを越えて大きくなる
と、直列回路2に電流が流れる。このとき、交流的には
負荷抵抗RLと抵抗R1とが並列に接続されているので、ゲ
インRLR1/RE(RLR1は抵抗RL及び抵抗R1の合成抵抗
値)による出力電圧信号voutが出力される。
以下同様にして、入力電圧信号vinが第12図に示す値v
2より大きくなると、直列回路2及び3に電流が流れ、
ゲインRLR1R2/REによる出力電圧信号voutが出力さ
れ、さらに入力電圧信号vinが値v3より大きくなると、
全ての直列回路2〜4に電流が流れてゲインRLR1R2
R3/REによる出力電圧出力voutが出力される。
2より大きくなると、直列回路2及び3に電流が流れ、
ゲインRLR1R2/REによる出力電圧信号voutが出力さ
れ、さらに入力電圧信号vinが値v3より大きくなると、
全ての直列回路2〜4に電流が流れてゲインRLR1R2
R3/REによる出力電圧出力voutが出力される。
かくして、第12図に示すように徐々に傾斜が緩くなつ
ていくような入力電圧信号vinに対する出力電圧信号v
outの所望の特性(以下、入出力特性と呼ぶ)CHが得ら
れる。
ていくような入力電圧信号vinに対する出力電圧信号v
outの所望の特性(以下、入出力特性と呼ぶ)CHが得ら
れる。
E発明が解決しようとする問題点 ところで、このような従来回路において差動増幅回路
5だけを考えてみると、到来する入力電圧信号vinを第1
2図及び第13図に仮想線Fで示すようにゲインRL/REで増
幅した出力電圧信号を送出する。従つて、第13図に示す
ように従来回路は出力電圧信号voutの実際のダイナミツ
クレンジDRRを越えて基本的には入力電圧信号vinの全範
囲をRL/RE倍したダイナミツクレンジDRPを必要とする。
このような基本的なダイナミツクレンジDRPの最大値は
電源電圧で抑えられており、従つて第13図に示すように
高い電源電圧VCCHのときには高いゲイン部RH(傾斜が該
当する)を得ることができるが、低い電源電圧VCCLのと
きには高いゲイン部RLのゲインとして高いゲインを得る
ことが難しい。すなわち、低電源電圧により駆動する場
合、所望の入出力特性を実現し得ないおそれがある。
5だけを考えてみると、到来する入力電圧信号vinを第1
2図及び第13図に仮想線Fで示すようにゲインRL/REで増
幅した出力電圧信号を送出する。従つて、第13図に示す
ように従来回路は出力電圧信号voutの実際のダイナミツ
クレンジDRRを越えて基本的には入力電圧信号vinの全範
囲をRL/RE倍したダイナミツクレンジDRPを必要とする。
このような基本的なダイナミツクレンジDRPの最大値は
電源電圧で抑えられており、従つて第13図に示すように
高い電源電圧VCCHのときには高いゲイン部RH(傾斜が該
当する)を得ることができるが、低い電源電圧VCCLのと
きには高いゲイン部RLのゲインとして高いゲインを得る
ことが難しい。すなわち、低電源電圧により駆動する場
合、所望の入出力特性を実現し得ないおそれがある。
また、従来回路においては複数の直列回路2〜4を順
次オン動作させることにより、ゲインを変化させるよう
にしているので、その変化の仕方として徐々に減少して
いくものしか得ることができない。例えば、ビデオ信号
においては黒レベル近傍にノイズが多いため入力電圧信
号vinの低レベルのゲインを小さくし、その後、直線性
を補正するようにゲインを対数関数的に変化させる入出
力特性を欲するような場合があるが、従来回路において
は小さいゲインから大きなゲインに変化させることはで
きず、このような入出力特性を実現することができな
い。すなわち、従来回路により得られる入出力特性の自
由度の範囲は狭いということができる。
次オン動作させることにより、ゲインを変化させるよう
にしているので、その変化の仕方として徐々に減少して
いくものしか得ることができない。例えば、ビデオ信号
においては黒レベル近傍にノイズが多いため入力電圧信
号vinの低レベルのゲインを小さくし、その後、直線性
を補正するようにゲインを対数関数的に変化させる入出
力特性を欲するような場合があるが、従来回路において
は小さいゲインから大きなゲインに変化させることはで
きず、このような入出力特性を実現することができな
い。すなわち、従来回路により得られる入出力特性の自
由度の範囲は狭いということができる。
さらにまた、従来回路によれば、直列回路2〜4を設
ける構成であるため差動出力を得ることが困難である。
従つて、次段の回路を差動出力により動作するような回
路構成とすることができず、差動増幅回路を多数用いる
ことが多い集積回路(IC)の設計をその点から制約する
ことになる。
ける構成であるため差動出力を得ることが困難である。
従つて、次段の回路を差動出力により動作するような回
路構成とすることができず、差動増幅回路を多数用いる
ことが多い集積回路(IC)の設計をその点から制約する
ことになる。
本発明は以上の点を考慮してなされたもので、低電源
電圧でも高ゲインを実現することができると共に、種々
の入出力特性を得ることができるICに搭載するにつき特
に有効な折線近似型関数発生回路を提供しようとするも
のである。
電圧でも高ゲインを実現することができると共に、種々
の入出力特性を得ることができるICに搭載するにつき特
に有効な折線近似型関数発生回路を提供しようとするも
のである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、入力
電圧信号vinに対する相互コンダクタンスgmの特性が異
なる複数の差動増幅回路71〜73に並列に共通の入力電圧
信号vinを与えると共に、複数の差動増幅回路71〜73の
うち少なくとも1つの差動増幅回路(例えば73)に入力
電圧信号vinをさらに増幅した入力電圧信号を与え、複
数の差動増幅回路71〜73に共通の負荷RL1を接続して出
力電圧信号voutを出力端子に導出し、入力電圧信号vin
に対する出力電圧信号voutの特性が入力電圧信号vinの
少なくとも1つ以上の所定レベルにおいて折れ曲がるよ
うにした。
電圧信号vinに対する相互コンダクタンスgmの特性が異
なる複数の差動増幅回路71〜73に並列に共通の入力電圧
信号vinを与えると共に、複数の差動増幅回路71〜73の
うち少なくとも1つの差動増幅回路(例えば73)に入力
電圧信号vinをさらに増幅した入力電圧信号を与え、複
数の差動増幅回路71〜73に共通の負荷RL1を接続して出
力電圧信号voutを出力端子に導出し、入力電圧信号vin
に対する出力電圧信号voutの特性が入力電圧信号vinの
少なくとも1つ以上の所定レベルにおいて折れ曲がるよ
うにした。
F作用 各差動増幅回路71、72、73は入力電圧信号vin又は入
力電圧信号vinを増幅した入力電圧信号が与えられるこ
とにより、この入力電圧信号vin又は入力電圧信号vinを
増幅した入力電圧信号と相互コンダクタンスgm1、gm2、
gm3に応じたコレクタ電流(第4実施例ではio1、io2、i
o3)を流す。ここで、各差動増幅回路71、72、73に対し
て負荷RL1が共通に接続されているため負荷RL1には各コ
レクタ電流の和の電流iLが流れる。従つて、負荷RL1に
流れるiLは各相互コンダクタンスgm1、gm2と増幅された
入力電圧信号が与えられる差動増幅回路73の実質的な相
互コンダクタンスgm3×Gの総和、すなわち総合相互コ
ンダクタンスgm1+gm2+gm3×Gに応じ、出力電圧信号v
outも総合相互コンダクタンスに応じる。
力電圧信号vinを増幅した入力電圧信号が与えられるこ
とにより、この入力電圧信号vin又は入力電圧信号vinを
増幅した入力電圧信号と相互コンダクタンスgm1、gm2、
gm3に応じたコレクタ電流(第4実施例ではio1、io2、i
o3)を流す。ここで、各差動増幅回路71、72、73に対し
て負荷RL1が共通に接続されているため負荷RL1には各コ
レクタ電流の和の電流iLが流れる。従つて、負荷RL1に
流れるiLは各相互コンダクタンスgm1、gm2と増幅された
入力電圧信号が与えられる差動増幅回路73の実質的な相
互コンダクタンスgm3×Gの総和、すなわち総合相互コ
ンダクタンスgm1+gm2+gm3×Gに応じ、出力電圧信号v
outも総合相互コンダクタンスに応じる。
そこで、総合相互コンダクタンスgm1+gm2+gm3×G
が入力電圧信号vinに対して適宜変化するように各差動
増幅回路71〜73の入力電圧信号vinに対する相互コンダ
クタンスgm1、gm2、gm3の特性を選定すると共に、増幅
された入力電圧信号が入力される差動増幅回路を選択す
ることにより、入力電圧信号vinに対する所望の出力電
圧信号voutの特性を得ることができる。
が入力電圧信号vinに対して適宜変化するように各差動
増幅回路71〜73の入力電圧信号vinに対する相互コンダ
クタンスgm1、gm2、gm3の特性を選定すると共に、増幅
された入力電圧信号が入力される差動増幅回路を選択す
ることにより、入力電圧信号vinに対する所望の出力電
圧信号voutの特性を得ることができる。
G実施例 以下、図面について本発明のいくつかの実施例を説明
する。
する。
(G1)差動増幅回路の入力電圧信号−相互コンダクタン
ス特性 先ず、各実施例の説明に先立ち、差動増幅回路の入力
電圧信号に対する相互コンダクタンスの特性につい言及
する。第2図に示すように、第1及び第2のNPN型トラ
ンジスタQ3及びQ4のエミツタ端子が同一抵抗地Re12を有
するエミツタ直列抵抗Re1及びRe2を介して接続され、両
抵抗Re1及びRe2の接続中点Cとアースとの間に定電流I
を吸引する定電流源6が接続されて構成された差動増幅
回路7について、到来する入力電圧信号vin(以下、バ
イアスされていない場合をも同一符号で示す)が変化し
たときの第2のトランジスタQ4のコレクタ電流(出力電
流)ic4の変化の割合、すなわち、相互コンダクタンスg
mはほぼ次式のように表すことができる。
ス特性 先ず、各実施例の説明に先立ち、差動増幅回路の入力
電圧信号に対する相互コンダクタンスの特性につい言及
する。第2図に示すように、第1及び第2のNPN型トラ
ンジスタQ3及びQ4のエミツタ端子が同一抵抗地Re12を有
するエミツタ直列抵抗Re1及びRe2を介して接続され、両
抵抗Re1及びRe2の接続中点Cとアースとの間に定電流I
を吸引する定電流源6が接続されて構成された差動増幅
回路7について、到来する入力電圧信号vin(以下、バ
イアスされていない場合をも同一符号で示す)が変化し
たときの第2のトランジスタQ4のコレクタ電流(出力電
流)ic4の変化の割合、すなわち、相互コンダクタンスg
mはほぼ次式のように表すことができる。
|vin|<V0=ReI/2 …(1) のとき |vin|>V0=ReI/2 …(3) のとき これは入力電圧信号vinが所定値(V0)以上になる
と、定電流源6により吸引される定電流Iが第1のトラ
ンジスタQ3だけを流れ、また入力電圧信号vinが所定値
(−V0)以下になると、定電流Iが第2のトランジスタ
Q4だけを流れ、入力電圧信号vinが変化しても出力電流i
c4は変化せず、これに対して、入力電圧出力vinが所定
範囲−V0〜V0の値のときには出力電流ic4は入力電圧信
号vinに対してほぼ比例して変化することに基づく。
と、定電流源6により吸引される定電流Iが第1のトラ
ンジスタQ3だけを流れ、また入力電圧信号vinが所定値
(−V0)以下になると、定電流Iが第2のトランジスタ
Q4だけを流れ、入力電圧信号vinが変化しても出力電流i
c4は変化せず、これに対して、入力電圧出力vinが所定
範囲−V0〜V0の値のときには出力電流ic4は入力電圧信
号vinに対してほぼ比例して変化することに基づく。
このような入力電圧信号vinと相互コンダクタンスgm
との間の特性は第3図に示すように矩形波REC状に変化
する。
との間の特性は第3図に示すように矩形波REC状に変化
する。
ここで差動増幅回路7の入力電圧信号vinに対する相
互コンダクタンスgmの特性(以下、vin−gm特性と呼
ぶ)として上述の(1)〜(4)式より明らかなように
エミツタ直列抵抗Reと定電流Iとを適宜選定することに
より種々のものを得ることができる。
互コンダクタンスgmの特性(以下、vin−gm特性と呼
ぶ)として上述の(1)〜(4)式より明らかなように
エミツタ直列抵抗Reと定電流Iとを適宜選定することに
より種々のものを得ることができる。
(G2)第1参考例 以下、図面について第1参考例を説明する。第1図に
おいて、第2図に示したと同様の構成を有する3組の差
動増幅回路71、72、73が並列に接続されている。すなわ
ち、各差動増幅回路71、72、73の第1のトランジスタQ3
1、Q32、Q33のコレクタ端子はそれぞれ電源ラインL2に
接続され、各差動増幅回路71、72、73の第2のトランジ
スタQ41、Q42、Q43のコレクタ端子はそれぞれ出力ライ
ンL3に接続され、各差動増幅回路71、72、73の両トラン
ジスタQ31及びQ41、Q32及びQ42、Q33及びQ43のベース端
子にそれぞれ入力電圧信号vinが与えられるようになさ
れている。また、電源ラインL2及び出力ラインL3間には
負荷抵抗RL1が接続され、この負荷抵抗RL1の両端から出
力電圧信号vout(以下、バイアス分を除いた場合をも同
一符号をもつて示す)を送出するようになされている。
おいて、第2図に示したと同様の構成を有する3組の差
動増幅回路71、72、73が並列に接続されている。すなわ
ち、各差動増幅回路71、72、73の第1のトランジスタQ3
1、Q32、Q33のコレクタ端子はそれぞれ電源ラインL2に
接続され、各差動増幅回路71、72、73の第2のトランジ
スタQ41、Q42、Q43のコレクタ端子はそれぞれ出力ライ
ンL3に接続され、各差動増幅回路71、72、73の両トラン
ジスタQ31及びQ41、Q32及びQ42、Q33及びQ43のベース端
子にそれぞれ入力電圧信号vinが与えられるようになさ
れている。また、電源ラインL2及び出力ラインL3間には
負荷抵抗RL1が接続され、この負荷抵抗RL1の両端から出
力電圧信号vout(以下、バイアス分を除いた場合をも同
一符号をもつて示す)を送出するようになされている。
以上の構成において、第1、第2、第3の差動増幅回
路71、72、73には入力電圧信号vinが与えらえることに
より、それぞれ次式 i01=vin・gm1 …(5) i02=vin・gm2 …(6) i03=vin・gm3 …(7) に従う出力信号i01、i02、i03が流れる。ここで、gm1、
gm2、gm3はそれぞれ各差動増幅回路71、72、73の相互コ
ンダクタンスである。これら(5)〜(7)式より、負
荷抵抗RL1に流れる電流iLを次式 iL=i01+i02+i03=vin・(gm1+gm2+gm3) …(8) で表すことができる。従つて、出力信号voutは次式 vout=RL1・iL=vin・RL1・(gm1+gm2+gm3)…(9) で表すことができる。
路71、72、73には入力電圧信号vinが与えらえることに
より、それぞれ次式 i01=vin・gm1 …(5) i02=vin・gm2 …(6) i03=vin・gm3 …(7) に従う出力信号i01、i02、i03が流れる。ここで、gm1、
gm2、gm3はそれぞれ各差動増幅回路71、72、73の相互コ
ンダクタンスである。これら(5)〜(7)式より、負
荷抵抗RL1に流れる電流iLを次式 iL=i01+i02+i03=vin・(gm1+gm2+gm3) …(8) で表すことができる。従つて、出力信号voutは次式 vout=RL1・iL=vin・RL1・(gm1+gm2+gm3)…(9) で表すことができる。
この(9)式より明らかなようにこの実施例における
ゲインは負荷抵抗RL1と3個の差動増幅回路71〜73の総
合相互コンダクタンスΣgm(=gm1+gm2+gm3)との積
で定まり、負荷抵抗RL1は一定値であるのでゲインは総
合相互コンダクタンスΣgmに比例する。
ゲインは負荷抵抗RL1と3個の差動増幅回路71〜73の総
合相互コンダクタンスΣgm(=gm1+gm2+gm3)との積
で定まり、負荷抵抗RL1は一定値であるのでゲインは総
合相互コンダクタンスΣgmに比例する。
従つて、この実施例によれば入力電圧信号vinに対す
る総合相互コンダクタンスΣgmを適宜選択することによ
り所望の入出力特性を得ることができる。
る総合相互コンダクタンスΣgmを適宜選択することによ
り所望の入出力特性を得ることができる。
例えば、第1の差動増幅回路71についてvin−gm特性R
EC1が第4図(A)に示すように範囲−V01〜V01でだけ
値1/R1のコンダクタンスgm1を有するように各パラメー
タR1(抵抗R31、R41の値)、I1の値を選定し、また、第
2の差動増幅回路72についてvin−gm特性REC2が第1の
差動増幅回路71のvin−gm特性REC1より零以外のコンダ
クタンス値1/R2をとり得る範囲−V02〜V02が広く、その
範囲のコンダクタンスgm2の値1/R2が小さくなるように
各パラメータR2(抵抗R32、R42の値)、I2の値を選定
し、さらにまた第3の差動増幅回路73についてvin−gm
特性REC2より零以外のコンダクタンス値1/R3をとり得る
範囲−V03〜V03が広く、その範囲のコンダクタンスm3の
値1/R3が小さくなるように各パラメータR3(抵抗R33、R
43の値)、I3の値を選定したとする。
EC1が第4図(A)に示すように範囲−V01〜V01でだけ
値1/R1のコンダクタンスgm1を有するように各パラメー
タR1(抵抗R31、R41の値)、I1の値を選定し、また、第
2の差動増幅回路72についてvin−gm特性REC2が第1の
差動増幅回路71のvin−gm特性REC1より零以外のコンダ
クタンス値1/R2をとり得る範囲−V02〜V02が広く、その
範囲のコンダクタンスgm2の値1/R2が小さくなるように
各パラメータR2(抵抗R32、R42の値)、I2の値を選定
し、さらにまた第3の差動増幅回路73についてvin−gm
特性REC2より零以外のコンダクタンス値1/R3をとり得る
範囲−V03〜V03が広く、その範囲のコンダクタンスm3の
値1/R3が小さくなるように各パラメータR3(抵抗R33、R
43の値)、I3の値を選定したとする。
この場合、総合相互コンダクタンスΣgmは第4図
(B)に示すように、入力電圧信号vinが−V03より小さ
い範囲で0、−V03〜−V02の範囲で1/R3、−V02〜−V01
の範囲で1/R2+1/R3、−V01〜V01の範囲で1/R1+1/R2+
1/R3、V01〜V02の範囲で1/R2+1/R3、V02〜V03の範囲で
1/R3、V03より大きい範囲で0のように階段的に増加
し、その後対称的に階段的に減少するような特性CH2を
呈する。
(B)に示すように、入力電圧信号vinが−V03より小さ
い範囲で0、−V03〜−V02の範囲で1/R3、−V02〜−V01
の範囲で1/R2+1/R3、−V01〜V01の範囲で1/R1+1/R2+
1/R3、V01〜V02の範囲で1/R2+1/R3、V02〜V03の範囲で
1/R3、V03より大きい範囲で0のように階段的に増加
し、その後対称的に階段的に減少するような特性CH2を
呈する。
従つて、この場合の入出力特性は第4図(C)に示す
ように、入力電圧信号vinが−V01〜V01の範囲のときゲ
インが最大で、この範囲より小さくなるに従いゲインが
徐々に低下し、逆に、この範囲より大きくなるに従いゲ
インが徐々に低下する点対称ないわゆるS字特性Sを呈
する。すなわち、従来回路のような入力電圧信号vinが
大きくなるに従いゲインが徐々に低下するだけの入力出
力特性とは異なる特性を得ることができる。
ように、入力電圧信号vinが−V01〜V01の範囲のときゲ
インが最大で、この範囲より小さくなるに従いゲインが
徐々に低下し、逆に、この範囲より大きくなるに従いゲ
インが徐々に低下する点対称ないわゆるS字特性Sを呈
する。すなわち、従来回路のような入力電圧信号vinが
大きくなるに従いゲインが徐々に低下するだけの入力出
力特性とは異なる特性を得ることができる。
なお、実際上は、第4図(C)に示すような所望の入
出力特性が決まると、逆に総合相互コンダクタンスΣgm
を決定し、最後に差動増幅回路の個数及び各パラメータ
を決定し、かくして所望の入出力特性を達成するように
することになる。
出力特性が決まると、逆に総合相互コンダクタンスΣgm
を決定し、最後に差動増幅回路の個数及び各パラメータ
を決定し、かくして所望の入出力特性を達成するように
することになる。
またこの第1の参考例によれば、必要なダイナミツク
レンジは出力電圧信号voutの範囲そのままであり、従来
回路のような出力電圧信号voutの範囲より大きい、入力
電圧信号の範囲と最大ゲインとの積の範囲となるような
ことはなく、従来回路に比べてダイナミツクレンジを大
幅に改善でき、低電源電圧を用いたとしても高ゲイン部
のゲインが制約されるようなことはない。
レンジは出力電圧信号voutの範囲そのままであり、従来
回路のような出力電圧信号voutの範囲より大きい、入力
電圧信号の範囲と最大ゲインとの積の範囲となるような
ことはなく、従来回路に比べてダイナミツクレンジを大
幅に改善でき、低電源電圧を用いたとしても高ゲイン部
のゲインが制約されるようなことはない。
(G3)第2参考例 次に本発明の第2参考例を第1図との対応部分に同一
符号を付した第5図について説明する。
符号を付した第5図について説明する。
この第2参考例においては、各差動増幅回路71、72、
73の第1トランジスタQ31、Q32、Q33のコレクタ端子は
第2の出力ラインL4に接続され、この出力ラインL4と電
源ラインL2との間に第2の負荷抵抗RL2が接続される。
73の第1トランジスタQ31、Q32、Q33のコレクタ端子は
第2の出力ラインL4に接続され、この出力ラインL4と電
源ラインL2との間に第2の負荷抵抗RL2が接続される。
以上の構成において、第1の出力ラインL3に出力電圧
信号voutが得られる動作は第1図に示す第1参考例の動
作と同様である。差動増幅回路71、72、73を構成してい
るため各第1のトランジスタQ31、Q32、Q33のコレクタ
電流ic31、ic32、ic33は各第2のトランジスタQ41、Q4
2、Q43のコレクタ電流i01、i02、i03に対して逆変化す
る。従つて、第2の負荷抵抗RL2を流れる電流iL2は第1
の負荷抵抗RL1を流れる電流iLに対して逆変化する。
信号voutが得られる動作は第1図に示す第1参考例の動
作と同様である。差動増幅回路71、72、73を構成してい
るため各第1のトランジスタQ31、Q32、Q33のコレクタ
電流ic31、ic32、ic33は各第2のトランジスタQ41、Q4
2、Q43のコレクタ電流i01、i02、i03に対して逆変化す
る。従つて、第2の負荷抵抗RL2を流れる電流iL2は第1
の負荷抵抗RL1を流れる電流iLに対して逆変化する。
これにより、第2の出力ラインL4には第1の出力ライ
ンL3に得られる出力電圧信号voutに対して逆相の出力電
圧信号▲▼が得られる。
ンL3に得られる出力電圧信号voutに対して逆相の出力電
圧信号▲▼が得られる。
すなわち、この実施例によれば、第1実施例と同様の
効果に加えて正相及び逆相の出力電圧信号vout及び▲
▼を得ることができ、従つて、差動入力信号によ
り動作する回路が多く搭載されているICに容易に適用す
ることができるという効果を奏する。
効果に加えて正相及び逆相の出力電圧信号vout及び▲
▼を得ることができ、従つて、差動入力信号によ
り動作する回路が多く搭載されているICに容易に適用す
ることができるという効果を奏する。
(G4)第3参考例 本発明の第3参考例を第1図との対応部分に同一符号
を付した第6図について説明する。
を付した第6図について説明する。
この第3参考例においては、各差動増幅回路71、72、
73に対してそれぞれ直流電源V21、V22、V23により入力
電圧信号vinをオフセツトして与えるようにしている。
このように異なる量ずつオフセツトして入力電圧信号v
inを各差動増幅回路71、72、73に与えるようにすると、
総合相互コンダクタンスΣgmとして第4図(B)に示す
ような線対称なものだけではなく、種々のものを得るこ
とができ、かくして、入出力特性として第1図の回路に
比べてもさらに多様なものを形成し得る回路を得ること
ができる。
73に対してそれぞれ直流電源V21、V22、V23により入力
電圧信号vinをオフセツトして与えるようにしている。
このように異なる量ずつオフセツトして入力電圧信号v
inを各差動増幅回路71、72、73に与えるようにすると、
総合相互コンダクタンスΣgmとして第4図(B)に示す
ような線対称なものだけではなく、種々のものを得るこ
とができ、かくして、入出力特性として第1図の回路に
比べてもさらに多様なものを形成し得る回路を得ること
ができる。
例えば、直流電源V21、V22、V23によるオフセツトが
無い場合のvin−gm特性が上述の第4図(A)に示すよ
うな特性REC1、REC2、REC3を有する各差動増幅回路71、
72、73に対して第7図(A)に示すように、差動増幅回
路71については負側に大きなオフセツト量ΔV1(=
V21)を与え、差動増幅回路72についてはオフセツト量
を零(=V22)とし、差動増幅回路73については負側に
小さなオフセツト量ΔV3(=V23)を与えるとする。
無い場合のvin−gm特性が上述の第4図(A)に示すよ
うな特性REC1、REC2、REC3を有する各差動増幅回路71、
72、73に対して第7図(A)に示すように、差動増幅回
路71については負側に大きなオフセツト量ΔV1(=
V21)を与え、差動増幅回路72についてはオフセツト量
を零(=V22)とし、差動増幅回路73については負側に
小さなオフセツト量ΔV3(=V23)を与えるとする。
このとき、総合相互コンダクタンスΣgmは第7図
(B)に示すように、入力電圧信号vinの中心値0に対
して非対称な、かつ値が大きくなつたり小さくなつたり
複雑に変化する形状CH3を呈し、入出力特性は第7図
(C)に示すように傾斜を入力電圧信号vinの細かい範
囲ごとに大きくしたり、小さくしたりするように変化さ
せる形状CH4を呈する。
(B)に示すように、入力電圧信号vinの中心値0に対
して非対称な、かつ値が大きくなつたり小さくなつたり
複雑に変化する形状CH3を呈し、入出力特性は第7図
(C)に示すように傾斜を入力電圧信号vinの細かい範
囲ごとに大きくしたり、小さくしたりするように変化さ
せる形状CH4を呈する。
従つて、この実施例によれば第1実施例と同様にダイ
ナミツクレンジ面で改善でき、これに加え、第1実施例
のようなS字特性だけでなく一段と多様な入出力特性を
実現させることができる。
ナミツクレンジ面で改善でき、これに加え、第1実施例
のようなS字特性だけでなく一段と多様な入出力特性を
実現させることができる。
(G5)第4実施例 次に、本発明の第4実施例を第1図との対応部分に同
一符号を付して示す第8図について説明する。
一符号を付して示す第8図について説明する。
この第4実施例においては、一部の差動増幅回路、例
えば差動増幅回路73に対しては入力電圧信号vinを前置
増幅回路8を介して増幅した後入力するようにした。こ
のようにすると、前置増幅回路8と差動増幅回路73とで
なく回路部分は相互コンダクタンスとして前置増幅回路
8のゲインGと差動増幅回路73の相互コンダクタンスg
m3との積G×gm3の値を有する差動増幅回路と等価であ
り、従つて、第1参考例の動作と同様の動作を行なう。
えば差動増幅回路73に対しては入力電圧信号vinを前置
増幅回路8を介して増幅した後入力するようにした。こ
のようにすると、前置増幅回路8と差動増幅回路73とで
なく回路部分は相互コンダクタンスとして前置増幅回路
8のゲインGと差動増幅回路73の相互コンダクタンスg
m3との積G×gm3の値を有する差動増幅回路と等価であ
り、従つて、第1参考例の動作と同様の動作を行なう。
この実施例によれば、増幅回路8を介挿することによ
り相互コンダクタンスとして非常に大きな値をとる差動
増幅回路を等価的に得ることができ、非常に高いゲイン
部を有する入出力特性をも容易に実現することができ
る。
り相互コンダクタンスとして非常に大きな値をとる差動
増幅回路を等価的に得ることができ、非常に高いゲイン
部を有する入出力特性をも容易に実現することができ
る。
(G6)その他の実施例 なお、上述の実施例においては3個の差動増幅回路を
並列に接続したものを示したが、本発明はこれに限ら
ず、所望の入出力特性が得られるように複数の差動増幅
回路を必要に応じて並列に接続すれば良い。
並列に接続したものを示したが、本発明はこれに限ら
ず、所望の入出力特性が得られるように複数の差動増幅
回路を必要に応じて並列に接続すれば良い。
また、上述においては第4図(A)及び第7図(A)
に示すように、入力ダイナミツクレンジが異なる差動増
幅回路を並列に接続したものを示したが、同一の入力ダ
イナミツクレンジを有する差動増幅回路を例えば第9図
に示すように所定値ΔVだけ相対的にずらせて使用する
ようにしても良く、要はvin−gm特性が異なる差動増幅
回路を並列に接続して所望の入出力特性が得られるよう
にすれば良い。
に示すように、入力ダイナミツクレンジが異なる差動増
幅回路を並列に接続したものを示したが、同一の入力ダ
イナミツクレンジを有する差動増幅回路を例えば第9図
に示すように所定値ΔVだけ相対的にずらせて使用する
ようにしても良く、要はvin−gm特性が異なる差動増幅
回路を並列に接続して所望の入出力特性が得られるよう
にすれば良い。
さらにまた、第6図の参考例は入力電圧信号を直流電
源によりオフセツトして差動増幅回路に与えるものであ
り、かつ第8図の実施例は入力電圧信号を別途増幅回路
を介して差動増幅回路に与えるものであるが、これらの
特徴点を組み合わせると、一段と多様なvin−gm特性の
差動増幅回路を等価的に形成することができ、その結
果、多様な入出力を得ることができるようになる。
源によりオフセツトして差動増幅回路に与えるものであ
り、かつ第8図の実施例は入力電圧信号を別途増幅回路
を介して差動増幅回路に与えるものであるが、これらの
特徴点を組み合わせると、一段と多様なvin−gm特性の
差動増幅回路を等価的に形成することができ、その結
果、多様な入出力を得ることができるようになる。
例えばこのような関数発生回路を形成する場合、出力
電圧信号voutの最大値OMAXを例えば5〔V〕の電源電圧
VCCとし、出力電圧信号voutの最小値OMINを差動増幅回
路の定電流源が正常に動作するために必要な例えば2
〔V〕とするようにすると、最も広いダイナミツクレン
ジを実現できる。従つて、第10図(A)に示すように入
力電圧信号vinの最大値IMAXを出力電圧信号voutの最大
値OMAXに対応付け(第10図(A)上の対応付けられた点
を終点MAXと呼ぶ)、入力電圧信号vinの最小値IMINを出
力電圧信号voutの最小値OMINに対応付け(第10図(A)
上の対応付けられた点を始点MINと呼ぶ)れば最大のダ
イナミツクレンジを実現できる。
電圧信号voutの最大値OMAXを例えば5〔V〕の電源電圧
VCCとし、出力電圧信号voutの最小値OMINを差動増幅回
路の定電流源が正常に動作するために必要な例えば2
〔V〕とするようにすると、最も広いダイナミツクレン
ジを実現できる。従つて、第10図(A)に示すように入
力電圧信号vinの最大値IMAXを出力電圧信号voutの最大
値OMAXに対応付け(第10図(A)上の対応付けられた点
を終点MAXと呼ぶ)、入力電圧信号vinの最小値IMINを出
力電圧信号voutの最小値OMINに対応付け(第10図(A)
上の対応付けられた点を始点MINと呼ぶ)れば最大のダ
イナミツクレンジを実現できる。
このとき、上述のように、オフセツト及び前置増幅を
適宜組み合わせると、第10図(A)に示すように、始点
MINと終点MAXとが定まつているが、それに至る経路RO1
〜RONが単調増加していれば良い多様な入出力特性を得
ることができる。
適宜組み合わせると、第10図(A)に示すように、始点
MINと終点MAXとが定まつているが、それに至る経路RO1
〜RONが単調増加していれば良い多様な入出力特性を得
ることができる。
因に、従来回路は第10図(B)に示すように始点MIN
と終点MAXとを結ぶ直線LINより傾斜が小さく入力電圧信
号vinが大きくなるに従がい傾斜が一段と低下していく
直線をつなげることにより入出力特性を得るためその多
様性は本発明の回路に比べると格段的に小さくならざる
を得ない。
と終点MAXとを結ぶ直線LINより傾斜が小さく入力電圧信
号vinが大きくなるに従がい傾斜が一段と低下していく
直線をつなげることにより入出力特性を得るためその多
様性は本発明の回路に比べると格段的に小さくならざる
を得ない。
また、上述においては、出力ラインに対して同相のク
レクタ電流が流れる各差動増幅回路における各トランジ
スタのコレクタ端子を接続するものを示したが、同一の
出力ラインに一部の差動増幅回路について逆相のコレク
タ電流が流れるトランジスタを接続するようにしてもよ
く、このようにすると、単調増加(または単調減少)す
る入出力特性だけではなく、さらに多様に変化する入出
力特性を得ることができる。
レクタ電流が流れる各差動増幅回路における各トランジ
スタのコレクタ端子を接続するものを示したが、同一の
出力ラインに一部の差動増幅回路について逆相のコレク
タ電流が流れるトランジスタを接続するようにしてもよ
く、このようにすると、単調増加(または単調減少)す
る入出力特性だけではなく、さらに多様に変化する入出
力特性を得ることができる。
さらにまた、本発明による折線近似型関数発生回路は
上述したテレビジヨンカメラにおけるガンマ補正回路だ
けでなく、必要に応じて種々の回路に適用することがで
きる。
上述したテレビジヨンカメラにおけるガンマ補正回路だ
けでなく、必要に応じて種々の回路に適用することがで
きる。
H発明の効果 以上のように本発明によれば、共通の入力電圧信号が
並列に与えられる複数の差動増幅回路のうち少なくとも
1つの差動増幅回路に増幅された入力電圧信号を与える
ことにより、等価的に非常に大きな値の相互コンダクタ
ンスを有する差動増幅回路を得ることができ、低電源電
圧の場合にも非常に高いゲイン部を有する入出力特性を
実現でき、また、入出力特性として従来回路に比べて格
段的に多様なものを形成することができるIC化に容易に
応じられる折線近似型関数発生回路を得ることができ
る。
並列に与えられる複数の差動増幅回路のうち少なくとも
1つの差動増幅回路に増幅された入力電圧信号を与える
ことにより、等価的に非常に大きな値の相互コンダクタ
ンスを有する差動増幅回路を得ることができ、低電源電
圧の場合にも非常に高いゲイン部を有する入出力特性を
実現でき、また、入出力特性として従来回路に比べて格
段的に多様なものを形成することができるIC化に容易に
応じられる折線近似型関数発生回路を得ることができ
る。
第1図は折線近似型関数発生回路の第1参考例を示す接
続図、第2図及び第3図は差動増幅回路のvin−gm特性
の説明に供する略線図、第4図は第1参考例の各種特性
を示す略線図、第5図及び第6図はそれぞれ第2及び第
3参考例を示す接続図、第7図は第3参考例の各種特性
を示す略線図、第8図は本発明による折線近似型関数発
生回路の実施例を示す接続図、第9図は本発明に適用し
得る差動増幅回路の説明に供する略線図、第10図は本発
明による入出力特性の多様性の説明に供する略線図、第
11図は従来回路を示す接続図、第12図はその入出力特性
を示す略線図、第13図は従来回路の欠点の説明に供する
略線図である。 71〜73……差動増幅回路、RL1……負荷抵抗、vin……入
力電圧信号。
続図、第2図及び第3図は差動増幅回路のvin−gm特性
の説明に供する略線図、第4図は第1参考例の各種特性
を示す略線図、第5図及び第6図はそれぞれ第2及び第
3参考例を示す接続図、第7図は第3参考例の各種特性
を示す略線図、第8図は本発明による折線近似型関数発
生回路の実施例を示す接続図、第9図は本発明に適用し
得る差動増幅回路の説明に供する略線図、第10図は本発
明による入出力特性の多様性の説明に供する略線図、第
11図は従来回路を示す接続図、第12図はその入出力特性
を示す略線図、第13図は従来回路の欠点の説明に供する
略線図である。 71〜73……差動増幅回路、RL1……負荷抵抗、vin……入
力電圧信号。
Claims (1)
- 【請求項1】入力電圧信号に対する相互コンダクタンス
の特性が異なり、かつ上記入力電圧信号を並列に増幅す
る複数の差動増幅回路と、 上記複数の差動増幅回路の出力端に共通に接続されて当
該複数の出力の合成出力を出力端子に導出する負荷と、 上記複数の差動増幅回路のうちの少なくとも1つの差動
増幅回路の入力端側に挿入された前置増幅回路と、 を具え、上記入力電圧信号の少なくとも1つ以上の所定
レベルにおいて折れ曲がるような特性の出力電圧信号を
上記出力端子から出力する ことを特徴とする折線近似型関数発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253406A JP2619858B2 (ja) | 1985-11-11 | 1985-11-11 | 折線近似型関数発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253406A JP2619858B2 (ja) | 1985-11-11 | 1985-11-11 | 折線近似型関数発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62112479A JPS62112479A (ja) | 1987-05-23 |
JP2619858B2 true JP2619858B2 (ja) | 1997-06-11 |
Family
ID=17250936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60253406A Expired - Lifetime JP2619858B2 (ja) | 1985-11-11 | 1985-11-11 | 折線近似型関数発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2619858B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2638148B2 (ja) * | 1988-10-20 | 1997-08-06 | 松下電器産業株式会社 | 信号補正装置 |
JPH05110899A (ja) * | 1991-10-21 | 1993-04-30 | Nec Ic Microcomput Syst Ltd | 映像信号処理回路 |
US5461430A (en) * | 1992-12-04 | 1995-10-24 | Hughes Jvc Tech Corp | Dynamic gamma correction circuit for use in image projectors |
DE672324T1 (de) * | 1992-12-04 | 1996-10-10 | Hughes Jvc Tech Corp | Gamma-korrekturschaltung zur verwendung in bildprojektoren. |
WO1995006999A1 (en) * | 1993-09-03 | 1995-03-09 | Hughes-Jvc Technology Corporation | Dynamic gamma correction circuit for use in image projectors |
US5900918A (en) * | 1997-07-30 | 1999-05-04 | Hughes-Jvc Technology Corporation | Adjustable video gamma circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60257674A (ja) * | 1984-06-04 | 1985-12-19 | Olympus Optical Co Ltd | 広帯域ガンマ補正回路 |
-
1985
- 1985-11-11 JP JP60253406A patent/JP2619858B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62112479A (ja) | 1987-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2990147B2 (ja) | 利得可変増幅回路 | |
JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
JP2619858B2 (ja) | 折線近似型関数発生回路 | |
JPH08237054A (ja) | 利得可変回路 | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JP3058087B2 (ja) | 利得可変増幅器 | |
JP2859880B2 (ja) | 可変利得増幅回路 | |
JP2509462Y2 (ja) | 増幅器 | |
JPH0870223A (ja) | オフセットキャンセル回路 | |
JP3153569B2 (ja) | 電圧電流変換回路 | |
JP3544950B2 (ja) | 可変利得増幅回路 | |
US5525924A (en) | Log conversion circuit | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JPH0478044B2 (ja) | ||
JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
JPH0529853A (ja) | 直線性補正回路 | |
JP3286826B2 (ja) | 可変利得増幅回路 | |
JP2901248B2 (ja) | 可変リアクタンス回路 | |
JPH0145766B2 (ja) | ||
JPH0233387Y2 (ja) | ||
JP3360911B2 (ja) | 差動増幅回路 | |
JP3216753B2 (ja) | D−a変換回路装置 | |
JP2516546B2 (ja) | フロ―ティング増幅器 | |
JP2797322B2 (ja) | 増幅器 | |
JP3752029B2 (ja) | ラインレシーバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |