JP2614983B2 - 電界放射形陰極構造体の製造方法 - Google Patents
電界放射形陰極構造体の製造方法Info
- Publication number
- JP2614983B2 JP2614983B2 JP16500094A JP16500094A JP2614983B2 JP 2614983 B2 JP2614983 B2 JP 2614983B2 JP 16500094 A JP16500094 A JP 16500094A JP 16500094 A JP16500094 A JP 16500094A JP 2614983 B2 JP2614983 B2 JP 2614983B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- thermal oxide
- nitride film
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電界放射形陰極構造体の
製造方法に係り、特に電子放出面積が広くて高い電子放
出特性が得られ、チップの磨耗を極小化することができ
る電界放射形陰極構造体の製造方法に関するものであ
る。
製造方法に係り、特に電子放出面積が広くて高い電子放
出特性が得られ、チップの磨耗を極小化することができ
る電界放射形陰極構造体の製造方法に関するものであ
る。
【０００２】
【従来の技術】人間とコンピュータ及びその他のコンピ
ュータ化された機械のインターフェイスを担当するディ
スプレーの大衆化、コンパクト化要求に応じて、今まで
のディスプレー装置、特に比較的巨大で取扱が困難なＣ
ＲＴの代わりに各種平面スクリーンや平板ディスプレー
が開発されてきた。
ュータ化された機械のインターフェイスを担当するディ
スプレーの大衆化、コンパクト化要求に応じて、今まで
のディスプレー装置、特に比較的巨大で取扱が困難なＣ
ＲＴの代わりに各種平面スクリーンや平板ディスプレー
が開発されてきた。
【０００３】このような平板型ディスプレーとしてはプ
ラズマディスプレーパネル、液晶表示パネル、蛍光表示
パネルあるいは電界放出表示パネルなどがある。これら
の中でも電界放出表示パネルは低消費電力で駆動するこ
とができ、カラー画像の具現が容易なものとして研究が
進行している。
ラズマディスプレーパネル、液晶表示パネル、蛍光表示
パネルあるいは電界放出表示パネルなどがある。これら
の中でも電界放出表示パネルは低消費電力で駆動するこ
とができ、カラー画像の具現が容易なものとして研究が
進行している。
【０００４】この種の電界放出表示パネルは、単位画素
当り電界放出源のカソードチップを高集積化した電界放
出アレーを利用して電子を放出させ、放出された電子を
蛍光スクリーンに集束して画像を形成するものである。
当り電界放出源のカソードチップを高集積化した電界放
出アレーを利用して電子を放出させ、放出された電子を
蛍光スクリーンに集束して画像を形成するものである。
【０００５】前記カソードチップは電子の放出が容易と
なるよう高真空の閉鎖空間内に備えられ金属から形成さ
れている。最近では半導体製造技術の進展につれ、半導
体製造技術を利用したマイクロチップの製造方法が多数
提案されている。
なるよう高真空の閉鎖空間内に備えられ金属から形成さ
れている。最近では半導体製造技術の進展につれ、半導
体製造技術を利用したマイクロチップの製造方法が多数
提案されている。
【０００６】例えば、グリネ等（Green et al.) は USP
4,513,308号でＰ−Ｎ接合構造を利用し、単結晶基板上
に形成されたピラミッド形態の電界放出陰極構造を提案
している。
4,513,308号でＰ−Ｎ接合構造を利用し、単結晶基板上
に形成されたピラミッド形態の電界放出陰極構造を提案
している。
【０００７】そして、スミス等（Smith et al.) は USP
3,970,887号で、熱酸化法によって単結晶半導体基板に
電界放出チップが形成された電界放出陰極構造とその製
造方法を提示している。この方法はシリコン基板に電子
ビーム蒸着法によって酸化物パターンマスクを形成し、
このようにマスキングされたシリコン基板を二回熱酸化
処理して、マスキングされた部分とマスキングされてい
ない部分を差別的に熱酸化させ、その熱酸化速度差によ
って望むチップを形成するものである。
3,970,887号で、熱酸化法によって単結晶半導体基板に
電界放出チップが形成された電界放出陰極構造とその製
造方法を提示している。この方法はシリコン基板に電子
ビーム蒸着法によって酸化物パターンマスクを形成し、
このようにマスキングされたシリコン基板を二回熱酸化
処理して、マスキングされた部分とマスキングされてい
ない部分を差別的に熱酸化させ、その熱酸化速度差によ
って望むチップを形成するものである。
【０００８】
【発明が解決しようとする課題】しかし、前記従来の方
法では、チップの形成過程の反応が反応気体濃度に相当
に敏感であるため電界放出陰極チップの高さ調節が難し
いのみならず、特にチップの先端を鋭利（シャープ）に
形成することができない、即ち先針化の調節が難しい。
法では、チップの形成過程の反応が反応気体濃度に相当
に敏感であるため電界放出陰極チップの高さ調節が難し
いのみならず、特にチップの先端を鋭利（シャープ）に
形成することができない、即ち先針化の調節が難しい。
【０００９】また、この従来の方法によると、パターン
マスクの形成が蒸着法とフォトリソグラフィ法に依存す
るので大量生産体制に相当に不利である等の問題点を有
している。
マスクの形成が蒸着法とフォトリソグラフィ法に依存す
るので大量生産体制に相当に不利である等の問題点を有
している。
【００１０】本発明は前記問題点を解決するために創出
されたもので、その目的は電子を放出するシリコンチッ
プが物理的及び熱的に安定した構造を有し、絶縁層の形
成時間を短縮することができる電界放射形陰極構造体の
製造方法を提供することである。
されたもので、その目的は電子を放出するシリコンチッ
プが物理的及び熱的に安定した構造を有し、絶縁層の形
成時間を短縮することができる電界放射形陰極構造体の
製造方法を提供することである。
【００１１】
【課題を達成するための手段】前記目的を達成するため
に、請求項１記載の発明は基板にＮ型の不純物をドーピ
ングした後、前記基板のドーピング表面を熱酸化して所
定の厚さを有する第１次熱酸化膜を形成する段階と、前
記基板の第１次熱酸化膜を部分食刻して所定のマスクパ
ターンを形成する段階と、前記基板の表面をその平面に
垂直方向にエッチングしてマスクパターンが形成されて
いない部位に所定高さの突出部を形成する段階と、前記
基板を熱酸化処理して基板の表面に第２次熱酸化膜を形
成する段階と、前記第２次酸化膜の全表面に所定厚さを
有する窒化膜を形成する段階と、前記突出部の周辺部に
形成された窒化膜を除いた残り部分の窒化膜を除去する
段階と、前記基板を第３次熱酸化処理し、前記突出部を
除いた残り部分の基板の第２次熱酸化膜の上、下部に第
３次熱酸化膜を形成する段階と、前記突出部を覆ってい
る窒化膜をエッチングして除去する段階と、前記突出部
を覆っている第２次熱酸化膜の表面を除いた残り部分の
表面に金属を蒸着してゲート電極を形成する段階と、前
記ゲート電極の形成が完了した基板をエッチング処理し
て、前記突出部を覆っている第２次及び第３次熱酸化膜
の一部を局部的に除去し、前記突出部がゲート電極の間
に露出されるようにする段階とを有することを特徴とす
る。
に、請求項１記載の発明は基板にＮ型の不純物をドーピ
ングした後、前記基板のドーピング表面を熱酸化して所
定の厚さを有する第１次熱酸化膜を形成する段階と、前
記基板の第１次熱酸化膜を部分食刻して所定のマスクパ
ターンを形成する段階と、前記基板の表面をその平面に
垂直方向にエッチングしてマスクパターンが形成されて
いない部位に所定高さの突出部を形成する段階と、前記
基板を熱酸化処理して基板の表面に第２次熱酸化膜を形
成する段階と、前記第２次酸化膜の全表面に所定厚さを
有する窒化膜を形成する段階と、前記突出部の周辺部に
形成された窒化膜を除いた残り部分の窒化膜を除去する
段階と、前記基板を第３次熱酸化処理し、前記突出部を
除いた残り部分の基板の第２次熱酸化膜の上、下部に第
３次熱酸化膜を形成する段階と、前記突出部を覆ってい
る窒化膜をエッチングして除去する段階と、前記突出部
を覆っている第２次熱酸化膜の表面を除いた残り部分の
表面に金属を蒸着してゲート電極を形成する段階と、前
記ゲート電極の形成が完了した基板をエッチング処理し
て、前記突出部を覆っている第２次及び第３次熱酸化膜
の一部を局部的に除去し、前記突出部がゲート電極の間
に露出されるようにする段階とを有することを特徴とす
る。
【００１２】請求項２記載の発明は第２次熱酸化膜の厚
さが２０００ないし４０００オングストロームの範囲に
あることを特徴とする。
さが２０００ないし４０００オングストロームの範囲に
あることを特徴とする。
【００１３】請求項３および請求項４記載の発明は窒化
膜の厚さが実質的に１０００オングストロームであるこ
とを特徴とする。
膜の厚さが実質的に１０００オングストロームであるこ
とを特徴とする。
【００１４】
【作用】本発明の製造方法では、第２次熱酸化過程を通
じて第２次熱酸化膜の下部に位置する原始形態のチップ
（突出部）を形成し、続けて原始形態のチップをカバリ
ングしている第２次熱酸化膜の表面に窒化膜を形成す
る。これにより窒化膜によって保護されている突出部の
先端部が第３次熱酸化処理過程で影響を受けず、その下
端部の一部だけが酸化され、目的の形態のチップを得
る。
じて第２次熱酸化膜の下部に位置する原始形態のチップ
（突出部）を形成し、続けて原始形態のチップをカバリ
ングしている第２次熱酸化膜の表面に窒化膜を形成す
る。これにより窒化膜によって保護されている突出部の
先端部が第３次熱酸化処理過程で影響を受けず、その下
端部の一部だけが酸化され、目的の形態のチップを得
る。
【００１５】この際、第２次熱酸化膜の厚さは２０００
ないし４０００オングストロームの範囲にあるものと
し、窒化膜の厚さは実質的に１０００オングストローム
とするのが望ましい。
ないし４０００オングストロームの範囲にあるものと
し、窒化膜の厚さは実質的に１０００オングストローム
とするのが望ましい。
【００１６】
【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。
説明する。
【００１７】図１０（Ａ）（Ｂ）には本発明製造方法に
よって製造された電界放射形陰極が概略的に示されてい
る。
よって製造された電界放射形陰極が概略的に示されてい
る。
【００１８】同図によると、シリコン基板２１の上面に
はピンホール２１７を形成した多重の絶縁層２１３，２
１５，２１６が設けられ、この多重の絶縁層２１３，２
１５，２１６の上面には前記ピンホール２１７と対応す
る位置に貫通孔２２ａを備えたゲート電極層２２が形成
されている。
はピンホール２１７を形成した多重の絶縁層２１３，２
１５，２１６が設けられ、この多重の絶縁層２１３，２
１５，２１６の上面には前記ピンホール２１７と対応す
る位置に貫通孔２２ａを備えたゲート電極層２２が形成
されている。
【００１９】そして、前記ピンホール２１７にはシリコ
ンチップ２１２ｂ′，２１２ｂ″が形成されており、前
記シリコン基板２１はこれに対向する面に陽極層と蛍光
体層を形成した前面基板（図示せず）と所定間隔離隔さ
れるように設けられる。
ンチップ２１２ｂ′，２１２ｂ″が形成されており、前
記シリコン基板２１はこれに対向する面に陽極層と蛍光
体層を形成した前面基板（図示せず）と所定間隔離隔さ
れるように設けられる。
【００２０】なお、多重の絶縁層２１３，２１５，２１
６のうち、絶縁層２１３は後述の第２次酸化膜からな
り、絶縁層２１５，２１６は後述の第３次酸化膜からな
る。
６のうち、絶縁層２１３は後述の第２次酸化膜からな
り、絶縁層２１５，２１６は後述の第３次酸化膜からな
る。
【００２１】第２次熱酸化膜の厚さは２０００ないし４
０００オングストロームの範囲にあるものとし、窒化膜
の厚さは実質的に１０００オングストロームとするのが
望ましい。
０００オングストロームの範囲にあるものとし、窒化膜
の厚さは実質的に１０００オングストロームとするのが
望ましい。
【００２２】図１０（Ａ）と図１０（Ｂ）ではシリコン
チップ２１２ｂ′，２１２ｂ″の形において違いがある
が、これは後述する本発明製造過程によって現れる結果
である。
チップ２１２ｂ′，２１２ｂ″の形において違いがある
が、これは後述する本発明製造過程によって現れる結果
である。
【００２３】次に、前記のように構成された電界放射形
陰極構造体を製造するための、本発明製造方法を図２な
いし図１０を参照しながら工程別に詳細に説明する。
陰極構造体を製造するための、本発明製造方法を図２な
いし図１０を参照しながら工程別に詳細に説明する。
【００２４】１．図１に示したように、この工程ではシ
リコン基板２１の上面にＮ型の不純物、例えばＳｂ、Ａ
ｓを所定パターンでドーピングした後、前記シリコン基
板２１の表面を熱酸化して約４０００オングストローム
以上の厚さを有する第１次熱酸化膜２１１を形成する。
リコン基板２１の上面にＮ型の不純物、例えばＳｂ、Ａ
ｓを所定パターンでドーピングした後、前記シリコン基
板２１の表面を熱酸化して約４０００オングストローム
以上の厚さを有する第１次熱酸化膜２１１を形成する。
【００２５】２．図２に示したように、この工程では写
真食刻法（Photolithography) を利用して前記基板２１
の第１次熱酸化膜２１１を部分食刻し、所定のマスクパ
ターン２１１′を形成する。このマスクパターン２１
１′はシリコンチップが形成される部位に対応するよう
に形成する。
真食刻法（Photolithography) を利用して前記基板２１
の第１次熱酸化膜２１１を部分食刻し、所定のマスクパ
ターン２１１′を形成する。このマスクパターン２１
１′はシリコンチップが形成される部位に対応するよう
に形成する。
【００２６】３．図３に示したように、この工程では前
記基板２１の表面をその平面に垂直方法に異方性垂直エ
ッチングして、マスクパターンが形成されていない部位
を所定深さ食刻し、基板２１のマスクパターン２１１′
の低部に配置される突出部２１２を形成する。この過程
では反応性イオンエッチング法を適用することが望まし
い。
記基板２１の表面をその平面に垂直方法に異方性垂直エ
ッチングして、マスクパターンが形成されていない部位
を所定深さ食刻し、基板２１のマスクパターン２１１′
の低部に配置される突出部２１２を形成する。この過程
では反応性イオンエッチング法を適用することが望まし
い。
【００２７】４．図４に示したように、この工程ではシ
リコンチップを鋭利にするためにシリコン基板２１を２
次熱酸化させ、これにより縮小された形態の突出部２１
２ａの上に第２次酸化膜（ＳｉＯ2 ）２１３を形成す
る。
リコンチップを鋭利にするためにシリコン基板２１を２
次熱酸化させ、これにより縮小された形態の突出部２１
２ａの上に第２次酸化膜（ＳｉＯ2 ）２１３を形成す
る。
【００２８】５．図５に示したように、この工程では前
記第２次酸化膜２１３の全表面に１０００オングストロ
ーム程度の厚さを有する窒化膜（Ｓｉ3 Ｎ4 ）２１４を
形成する。この過程ではＬＰＣＶＤ法を適用することが
望ましい。
記第２次酸化膜２１３の全表面に１０００オングストロ
ーム程度の厚さを有する窒化膜（Ｓｉ3 Ｎ4 ）２１４を
形成する。この過程ではＬＰＣＶＤ法を適用することが
望ましい。
【００２９】６．図６に示したように、この工程では前
記突出部（チップ）２１２ａの周辺部に形成された窒化
膜２１４を除いた残り部分の窒化膜を除去する。
記突出部（チップ）２１２ａの周辺部に形成された窒化
膜２１４を除いた残り部分の窒化膜を除去する。
【００３０】７．図７に示したように、この工程では前
記基板２１を第３次熱酸化処理する。これにより、前記
突出部を除いた残り部分の基板の第２次酸化膜の上、下
部に第３次酸化膜２１５，２１６を形成する。この第３
次熱酸化膜の形成時においては縮小された形態の突出部
２１２ｂは窒化膜２１４により保護されているので、突
出部２１２ｂの先端部は酸化されず、その下端部の一部
だけが所定深さ酸化されるようになる。
記基板２１を第３次熱酸化処理する。これにより、前記
突出部を除いた残り部分の基板の第２次酸化膜の上、下
部に第３次酸化膜２１５，２１６を形成する。この第３
次熱酸化膜の形成時においては縮小された形態の突出部
２１２ｂは窒化膜２１４により保護されているので、突
出部２１２ｂの先端部は酸化されず、その下端部の一部
だけが所定深さ酸化されるようになる。
【００３１】８．図８に示したように、この工程では前
記突出部２１２ｂを覆っている窒化膜を燐酸等の溶液で
エッチング除去し、そして前記突出部２１２ｂを覆って
いる第２次酸化膜２１３の表面を除いた残り部分の表面
にＣｒ，Ｍｏ，Ｗ等を蒸着してゲート電極２２を形成す
る。
記突出部２１２ｂを覆っている窒化膜を燐酸等の溶液で
エッチング除去し、そして前記突出部２１２ｂを覆って
いる第２次酸化膜２１３の表面を除いた残り部分の表面
にＣｒ，Ｍｏ，Ｗ等を蒸着してゲート電極２２を形成す
る。
【００３２】９．図９に示したように、この工程ではゲ
ート電極２２の形成が完了した基板２１を溶剤（ＢＨ
Ｆ）でエッチング処理して、前記突出部２１２ｂを覆っ
ている第２次及び第３次熱酸化膜の一部を局部的に除去
し、前記突出部２１２ｂがゲート電極２２の間に露出さ
れるようにする。
ート電極２２の形成が完了した基板２１を溶剤（ＢＨ
Ｆ）でエッチング処理して、前記突出部２１２ｂを覆っ
ている第２次及び第３次熱酸化膜の一部を局部的に除去
し、前記突出部２１２ｂがゲート電極２２の間に露出さ
れるようにする。
【００３３】本発明製造方法は、パターンマスクのため
のフォトリソグラフィ法を実施した後、シリコン基板を
エッチング処理して可視的なチップの高さとエッチプロ
ファイルを確認し、その後、第１次熱酸化法を実施す
る。このようにしてチップの高さ調節及び熱酸化膜の厚
さを容易に目的の通りに調節することができ、特にチッ
プの先端を目的の通り鋭利に形成することが可能とな
る。
のフォトリソグラフィ法を実施した後、シリコン基板を
エッチング処理して可視的なチップの高さとエッチプロ
ファイルを確認し、その後、第１次熱酸化法を実施す
る。このようにしてチップの高さ調節及び熱酸化膜の厚
さを容易に目的の通りに調節することができ、特にチッ
プの先端を目的の通り鋭利に形成することが可能とな
る。
【００３４】本発明製造方法では、第２次熱酸化過程を
完了した後、化学的蒸着法によって得られた窒化膜のう
ちチップをカバーリングしている部位以外の部位を乾式
食刻法により除去するので、第３次熱酸化時に前記チッ
プがその酸化の影響を受けるなくなり、よって当該チッ
プが鈍くなるとか低くなることを防止できる。
完了した後、化学的蒸着法によって得られた窒化膜のう
ちチップをカバーリングしている部位以外の部位を乾式
食刻法により除去するので、第３次熱酸化時に前記チッ
プがその酸化の影響を受けるなくなり、よって当該チッ
プが鈍くなるとか低くなることを防止できる。
【００３５】本発明製造方法では、第３次熱酸化過程で
の拡散濃度調節を行うことができるので、チップのシャ
ープニスと高さを維持した状態で図１０（Ａ）（Ｂ）に
示したようにチップ形の選択が可能となる。
の拡散濃度調節を行うことができるので、チップのシャ
ープニスと高さを維持した状態で図１０（Ａ）（Ｂ）に
示したようにチップ形の選択が可能となる。
【００３６】このような本発明製造方法によると、電界
放出アレーを易く得られ、チップ高さの任意調整が可能
になり、特にゲート電極の下部に二つの層の第２次及び
第３次熱酸化膜が絶縁層として設けられるので、破壊電
場値が相当に高い製品製造が可能になり、かつ製品不良
率がかなり下がるようになる。
放出アレーを易く得られ、チップ高さの任意調整が可能
になり、特にゲート電極の下部に二つの層の第２次及び
第３次熱酸化膜が絶縁層として設けられるので、破壊電
場値が相当に高い製品製造が可能になり、かつ製品不良
率がかなり下がるようになる。
【００３７】ここで、従来製造方法と本発明製造方法に
よる結果の違いを比較すれば次の通りである。
よる結果の違いを比較すれば次の通りである。
【００３８】即ち、従来の電子ビーム蒸着法による絶縁
層の破壊電場値は２MV／cmであるのに比し、本発明製造
方法による絶縁層はその値が８MV／cmに達する。
層の破壊電場値は２MV／cmであるのに比し、本発明製造
方法による絶縁層はその値が８MV／cmに達する。
【００３９】そして、本発明製造方法によれば、第３次
熱酸化によりチップの形状が単純なコン形状ではないも
のとなるので、単純コン形状のチップに比し本発明によ
って得られたチップの方が熱的にかつ物理的に安定的で
ある。
熱酸化によりチップの形状が単純なコン形状ではないも
のとなるので、単純コン形状のチップに比し本発明によ
って得られたチップの方が熱的にかつ物理的に安定的で
ある。
【００４０】また、本発明製造方法によると、絶縁層を
熱酸化法によって得ることができるので、従来のように
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性が極めて秀でる。例えば絶縁層形成時、従来方法では
１回に１枚の基板しか処理できないが、本発明製造方法
は熱処理による酸化法が適用されるので１回に数十枚の
基板を処理することができる。
熱酸化法によって得ることができるので、従来のように
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性が極めて秀でる。例えば絶縁層形成時、従来方法では
１回に１枚の基板しか処理できないが、本発明製造方法
は熱処理による酸化法が適用されるので１回に数十枚の
基板を処理することができる。
【００４１】
【発明の効果】以上のように、本発明製造方法によれ
ば、第３次熱酸化によりチップの形状が単純なコン形状
ではないものとなるので、単純コン形状のチップに比し
熱的にかつ物理的に安定的なチップが得られるととも
に、絶縁層を熱酸化法によって得ることができるので、
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性がよく、絶縁層の形成時間を短縮できる等の効果を有
する。
ば、第３次熱酸化によりチップの形状が単純なコン形状
ではないものとなるので、単純コン形状のチップに比し
熱的にかつ物理的に安定的なチップが得られるととも
に、絶縁層を熱酸化法によって得ることができるので、
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性がよく、絶縁層の形成時間を短縮できる等の効果を有
する。
【図１】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図２】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図３】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図４】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図５】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図６】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図７】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図８】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図９】本発明製造方法による基板の加工過程を段階的
に示した断面図。
に示した断面図。
【図１０】本発明の製造方法によって製造された電界放
射形陰極構造体の抜粋断面図。
射形陰極構造体の抜粋断面図。
２１ 基板 ２１１ 第１次熱酸化膜 ２１１′ マスクパターン ２１１ｂ 突出部 ２１３ 第２次熱酸化膜 ２１４ 窒化膜 ２１５，２１６ 第３次熱酸化膜 ２２ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 康▲オク▼ 大韓民国京畿道水原市八達区高等洞34ー 17番地 (56)参考文献 特開 平４−94033（ＪＰ，Ａ) 特開 平３−95829（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 基板にＮ型の不純物をドーピングした
後、前記基板のドーピング表面を熱酸化して所定の厚さ
を有する第１次熱酸化膜を形成する段階と、 前記基板の第１次熱酸化膜を部分食刻して所定のマスク
パターンを形成する段階と、 前記基板の表面をその平面に垂直方向にエッチングして
マスクパターンが形成されていない部位に所定高さの突
出部を形成する段階と、 前記基板を熱酸化処理して基板の表面に第２次熱酸化膜
を形成する段階と、 前記第２次酸化膜の全表面に所定厚さを有する窒化膜を
形成する段階と、 前記突出部の周辺部に形成された窒化膜を除いた残り部
分の窒化膜を除去する段階と、 前記基板を第３次熱酸化処理し、前記突出部を除いた残
り部分の基板の第２次熱酸化膜の上、下部に第３次熱酸
化膜を形成する段階と、 前記突出部を覆っている窒化膜をエッチングして除去す
る段階と、 前記突出部を覆っている第２次熱酸化膜の表面を除いた
残り部分の表面に金属を蒸着してゲート電極を形成する
段階と、 前記ゲート電極の形成が完了した基板をエッチング処理
して、前記突出部を覆っている第２次及び第３次熱酸化
膜の一部を局部的に除去し、前記突出部がゲート電極の
間に露出されるようにする段階とを有することを特徴と
する電界放射形陰極構造体の製造方法。 - 【請求項２】 第２次熱酸化膜の厚さが２０００ないし
４０００オングストロームの範囲にあることを特徴とす
る請求項１記載の電界放射形陰極構造体の製造方法。 - 【請求項３】 窒化膜の厚さが実質的に１０００オング
ストロームであることを特徴とする請求項２記載の電界
放射形陰極構造体の製造方法。 - 【請求項４】 窒化膜の厚さが実質的に１０００オング
ストロームであることを特徴とする請求項１記載の電界
放射形陰極構造体の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-18662 | 1993-09-16 | ||
| KR1019930018662A KR0183628B1 (ko) | 1993-09-16 | 1993-09-16 | 전계방사형 음극구조체의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0785780A JPH0785780A (ja) | 1995-03-31 |
| JP2614983B2 true JP2614983B2 (ja) | 1997-05-28 |
Family
ID=19363674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16500094A Expired - Fee Related JP2614983B2 (ja) | 1993-09-16 | 1994-07-18 | 電界放射形陰極構造体の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5481156A (ja) |
| JP (1) | JP2614983B2 (ja) |
| KR (1) | KR0183628B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567929A (en) * | 1995-02-21 | 1996-10-22 | University Of Connecticut | Flat panel detector and image sensor |
| KR100218672B1 (ko) * | 1996-09-10 | 1999-10-01 | 정선종 | 진공 소자의 구조 및 제조 방법 |
| US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
| US5965898A (en) * | 1997-09-25 | 1999-10-12 | Fed Corporation | High aspect ratio gated emitter structure, and method of making |
| TW483025B (en) * | 2000-10-24 | 2002-04-11 | Nat Science Council | Formation method of metal tip electrode field emission structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
| US4084942A (en) * | 1975-08-27 | 1978-04-18 | Villalobos Humberto Fernandez | Ultrasharp diamond edges and points and method of making |
| US4513308A (en) * | 1982-09-23 | 1985-04-23 | The United States Of America As Represented By The Secretary Of The Navy | p-n Junction controlled field emitter array cathode |
| KR960009127B1 (en) * | 1993-01-06 | 1996-07-13 | Samsung Display Devices Co Ltd | Silicon field emission emitter and the manufacturing method |
-
1993
- 1993-09-16 KR KR1019930018662A patent/KR0183628B1/ko not_active IP Right Cessation
-
1994
- 1994-07-18 JP JP16500094A patent/JP2614983B2/ja not_active Expired - Fee Related
- 1994-09-08 US US08/302,517 patent/US5481156A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5481156A (en) | 1996-01-02 |
| JPH0785780A (ja) | 1995-03-31 |
| KR0183628B1 (ko) | 1999-03-20 |
| KR950009786A (ko) | 1995-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508124B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| EP1221710B1 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
| US7173366B2 (en) | Field emission display having carbon nanotube emitter and method of manufacturing the same | |
| JP3024641B1 (ja) | シャドウマスク及びその製造方法並びにシャドウマスクを用いた有機ｅｌディスプレイの製造方法 | |
| US20070007615A1 (en) | Devices containing multiple undercut profiles | |
| US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US8282985B2 (en) | Flow-fill spacer structures for flat panel display device | |
| US5458518A (en) | Method for producing silicon tip field emitter arrays | |
| US6685523B2 (en) | Method of fabricating capillary discharge plasma display panel using lift-off process | |
| JP2614983B2 (ja) | 電界放射形陰極構造体の製造方法 | |
| US6428378B2 (en) | Composite self-aligned extraction grid and in-plane focusing ring, and method of manufacture | |
| US20060290260A1 (en) | Field emission display having carbon nanotube emitter and method of manufacturing the same | |
| JPH10312964A (ja) | 半導体装置の製造方法 | |
| JPH08139334A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06111713A (ja) | 電子放出素子 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| US5989976A (en) | Fabrication method for a field emission display emitter | |
| US6042444A (en) | Method for fabricating field emission display cathode | |
| KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| KR100257571B1 (ko) | 이중 금속층을 이용한 실리사이드 필드 에미터 어레이 형성방법 | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| KR20010003752A (ko) | 전계방출 표시소자의 제조방법 | |
| JPH04250426A (ja) | アクティブマトリクスアレイとその製造方法 | |
| KR20010004606A (ko) | 전계방출 표시소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970110 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |